JPH11118854A - Pulse width measuring circuit - Google Patents
Pulse width measuring circuitInfo
- Publication number
- JPH11118854A JPH11118854A JP27632797A JP27632797A JPH11118854A JP H11118854 A JPH11118854 A JP H11118854A JP 27632797 A JP27632797 A JP 27632797A JP 27632797 A JP27632797 A JP 27632797A JP H11118854 A JPH11118854 A JP H11118854A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- constant current
- counter
- capacitor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 238000005259 measurement Methods 0.000 claims abstract description 10
- 238000007599 discharging Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、パルス信号のパル
ス幅をカウンタの計数値として得るパルス幅測定回路に
関する。The present invention relates to a pulse width measuring circuit for obtaining a pulse width of a pulse signal as a count value of a counter.
【0002】[0002]
【従来の技術】パルス信号を利用した各種処理・制御装
置に用意されるパルス幅測定回路は、最も簡単な方法を
図3に示すように、入力パルス信号の前縁でカウンタC
NTが基準クロック信号φの計数を開始し、入力パルス
信号の後縁で基準クロック信号φの計数を停止し、この
ときのカウンタCNTに入力パルス信号の幅に比例した
計数値を得るものがある。2. Description of the Related Art As shown in FIG. 3, a pulse width measuring circuit provided in various processing / control devices utilizing a pulse signal uses a counter C at a leading edge of an input pulse signal.
NT starts counting the reference clock signal φ, stops counting the reference clock signal φ at the trailing edge of the input pulse signal, and there is a counter CNT at this time that obtains a count value proportional to the width of the input pulse signal. .
【0003】[0003]
【発明が解決しようとする課題】従来のパルス幅測定回
路には、以下の問題がある。The conventional pulse width measuring circuit has the following problems.
【0004】(1)測定の分解能は基準クロックφの周
波数に依存するため、基準クロックφの周期以下の高精
度測定ができない。また、短パルスの測定ができない。(1) Since the resolution of the measurement depends on the frequency of the reference clock φ, high-precision measurement less than the period of the reference clock φ cannot be performed. In addition, short pulses cannot be measured.
【0005】(2)分解能を上げるために、基準クロッ
クφに高周波パルス発生装置を用意し、カウンタCNT
に高周波パルスの計数能力を持つものを用意しようとす
ると、その回路技術は高度なものが要求され、高価な測
定回路になる。(2) To increase the resolution, a high-frequency pulse generator is prepared for the reference clock φ, and the counter CNT is provided.
In order to prepare a circuit having a high-frequency pulse counting capability, an advanced circuit technology is required, and an expensive measuring circuit is required.
【0006】本発明の目的は、比較的低い周波数性能に
なる回路素子を用いて高精度のパルス幅測定ができるパ
ルス幅測定回路を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a pulse width measuring circuit capable of measuring a pulse width with high accuracy using a circuit element having a relatively low frequency performance.
【0007】[0007]
【課題を解決するための手段】本発明は、2種類の定電
流源によってコンデンサを充放電し、この充放電の電流
比を時間幅として取り出し、この時間幅でカウンタが基
準クロックを計数し、2種類の定電流源の電流比に応じ
て入力パルス幅に対してカウンタの計数期間を拡大する
ことによって、比較的低い周波数性能になる回路素子を
用いて入力パルス幅を高い分解能で計測できるようにし
たものであり、以下の構成を特徴とする。According to the present invention, a capacitor is charged and discharged by two types of constant current sources, a current ratio of the charging and discharging is taken out as a time width, and a counter counts a reference clock in this time width. By extending the counting period of the counter with respect to the input pulse width according to the current ratio of the two types of constant current sources, the input pulse width can be measured with high resolution using circuit elements having relatively low frequency performance. Which is characterized by the following configuration.
【0008】入力パルス信号の幅をカウンタの計数値と
して得るパルス幅測定回路であって、入力パルスの前縁
で第1の定電流源によってコンデンサを初期状態から充
電開始し、入力パルスの後縁で第2の定電流源によって
前記コンデンサの放電を開始し、前記コンデンサの放電
開始から前記初期状態までの放電期間だけカウンタが基
準クロックを計数する回路手段を備えたことを特徴とす
る。A pulse width measuring circuit for obtaining a width of an input pulse signal as a count value of a counter, wherein charging of a capacitor is started from an initial state by a first constant current source at a leading edge of the input pulse, and a trailing edge of the input pulse is measured. And discharging the capacitor by means of a second constant current source, and a counter means for counting a reference clock only during a discharging period from the start of discharging of the capacitor to the initial state.
【0009】前記回路手段は、前記第1の定電流源と第
2の定電流源の電流比を可変にすることを特徴とする。The circuit means varies the current ratio between the first constant current source and the second constant current source.
【0010】前記回路手段は、前記基準クロックの時間
幅を計測して前記カウンタの計数値を補正することを特
徴とする。[0010] The circuit means measures the time width of the reference clock and corrects the count value of the counter.
【0011】[0011]
【発明の実施の形態】図1は、本発明の実施形態を示す
回路図である。入力パルスは幅T1として制御部U1に
入力される。制御部U1は、入力パルスの前縁でカウン
タU2のリセット信号を反転することでカウンタU2の
リセットを解除した後、幅T1時間と同期間のパルス幅
になるS1信号を発生させ、入力パルスの後縁のタイミ
ングでS2信号を発生させる。FIG. 1 is a circuit diagram showing an embodiment of the present invention. The input pulse is input to the control unit U1 as the width T1. After releasing the reset of the counter U2 by inverting the reset signal of the counter U2 at the leading edge of the input pulse, the control unit U1 generates an S1 signal having a pulse width between the time T1 and the synchronization, and generates the S1 signal. The S2 signal is generated at the timing of the trailing edge.
【0012】定電流源Ia,Ibは、決められた電流比
Ia:Ibを持つ電流を発生し、S1信号及びS2信号
に従ってコンデンサCを充放電する。この充放電に先立
って、制御部U1が信号S3を発生し、コンデンサCを
短絡(完全放電)状態から充電準備状態(初期状態)に
しておく。The constant current sources Ia and Ib generate a current having a determined current ratio Ia: Ib, and charge and discharge the capacitor C according to the S1 signal and the S2 signal. Prior to the charging / discharging, the control unit U1 generates a signal S3 to change the capacitor C from a short-circuit (complete discharge) state to a charge preparation state (initial state).
【0013】比較器U4は、コンデンサCの充電でその
電圧が基準電圧(グランド)を越えたときに出力を反転
し、コンデンサCの放電でその電圧が基準電圧に達した
ときに反転状態から復帰する。The comparator U4 inverts the output when the voltage of the capacitor C exceeds the reference voltage (ground) by charging the capacitor C, and returns from the inversion state when the voltage reaches the reference voltage by discharging the capacitor C. I do.
【0014】カウンタU2は、制御部U1によるリセッ
ト解除後、信号S2を計数開始信号(カウンタスタート
信号)とし、比較器U4の復帰信号を計数停止信号(カ
ウンタストップ信号)にされ、この計数期間だけ基準ク
ロック発生器U3からの基準クロックφを計数する。After the resetting by the control unit U1, the counter U2 sets the signal S2 as a count start signal (counter start signal) and sets the return signal of the comparator U4 as a count stop signal (counter stop signal). The reference clock φ from the reference clock generator U3 is counted.
【0015】上記の構成によるパルス幅計測動作は、図
2に示すタイムチャートになる。計測開始に先立って、
制御部U1による信号S3によりコンデンサCの電圧が
初期状態になり充電準備がなされる。The pulse width measuring operation according to the above configuration is shown in a time chart shown in FIG. Before starting measurement,
The voltage of the capacitor C is set to the initial state by the signal S3 from the control unit U1, and preparation for charging is made.
【0016】この状態で、入力パルスが制御部U1に与
えられたとき、制御部U1からのS1信号がオン状態に
なると、コンデンサCの両端の電圧Vcは定電流源Ia
からの充電で上昇を開始する。In this state, when an input pulse is applied to the control unit U1, when the S1 signal from the control unit U1 is turned on, the voltage Vc across the capacitor C becomes constant current source Ia
Start rising by charging from.
【0017】その後、入力パルスのパルス幅期間T1の
経過で制御部U1が信号S1をオフにしたとき、コンデ
ンサCはT1期間に比例した充電電圧に達する。この状
態で制御部U1が信号S1をオフにすると共に信号S2
をオンにすると、コンデンサCでは定電流源Ibにより
放電が開始されて下降を始め、同時にカウンタU2が基
準クロック発生器U3からのクロックφの計数を開始す
る。Thereafter, when the control unit U1 turns off the signal S1 after the lapse of the pulse width period T1 of the input pulse, the capacitor C reaches a charging voltage proportional to the period T1. In this state, the control unit U1 turns off the signal S1 and simultaneously outputs the signal S2.
Is turned on, the capacitor C starts discharging by the constant current source Ib and starts falling, and at the same time, the counter U2 starts counting the clock φ from the reference clock generator U3.
【0018】その後、コンデンサCの電圧が基準電圧
(グランド)に達すると、比較器U4の出力が反転し、
この反転でカウンタU2が計数動作を停止する。Thereafter, when the voltage of the capacitor C reaches the reference voltage (ground), the output of the comparator U4 is inverted,
With this inversion, the counter U2 stops the counting operation.
【0019】ここで、例えば電流源IaとIbの間に、
Ia=10×Ibの関係があったとすると、比較器U4
の出力期間すなわちT2とT1の関係はT1×10:T
2の関係となり、T2はT1の十倍の時間を表し、カウ
ンタU2に計測される時間は入力T1の期間の10倍に
拡大される。Here, for example, between the current sources Ia and Ib,
If there is a relation of Ia = 10 × Ib, the comparator U4
, The relationship between T2 and T1 is T1 × 10: T
2, T2 represents ten times the time of T1, and the time measured by the counter U2 is expanded to ten times the period of the input T1.
【0020】このため、基準クロック発生器U3の周波
数は、計測値の分解能に対して1/10で良い。分解能
を向上するためには、定電流源Ia,Ibの比を変える
だけで良く、容易に100倍から1000倍程度の分解
能を得ることができ、しかも基準クロックを高周波化す
る必要がないし、カウンタU2の計数動作性能を高める
必要がない。For this reason, the frequency of the reference clock generator U3 may be 1/10 of the resolution of the measured value. In order to improve the resolution, it is only necessary to change the ratio of the constant current sources Ia and Ib, and it is possible to easily obtain a resolution of about 100 to 1000 times. There is no need to improve the counting performance of U2.
【0021】なお、上記の実施形態では、定電流源I
a,Ibは固定としたが、例えばラダー抵抗等を用いて
ディジタル的に電流比を変える可変定電流源としても良
く、その場合には、Ia,Ibは任意となり、分解能の
プログラミング可能なパルス幅計測回路とすることがで
きる。In the above embodiment, the constant current source I
Although a and Ib are fixed, a variable constant current source that digitally changes the current ratio using, for example, a ladder resistor or the like may be used. In this case, Ia and Ib are arbitrary, and the programmable pulse width of the resolution is used. It can be a measurement circuit.
【0022】また、実施形態では、基準クロックの精度
がそのままパルス幅の計測誤差となるが、図1における
aの経路を設け、制御部U1が基準クロックを計測し、
その値によって測定値を補正することができる。この場
合、基準クロックの精度に影響されることのないパルス
幅測定回路を実現できる。Further, in the embodiment, although the accuracy of the reference clock directly becomes a measurement error of the pulse width, the path a in FIG. 1 is provided, and the control unit U1 measures the reference clock.
The measured value can be corrected by the value. In this case, a pulse width measurement circuit that is not affected by the accuracy of the reference clock can be realized.
【0023】また、実施形態における各部の構成は適宜
設計変更できる。Further, the configuration of each part in the embodiment can be appropriately changed in design.
【0024】[0024]
【発明の効果】以上のとおり、本発明によれば、2種類
の定電流源によってコンデンサを充放電し、この充放電
の電流比を時間幅として取り出し、この時間幅でカウン
タが基準クロックを計数してパルス幅に比例した計数値
を得るようにしたため、比較的低い周波数性能になる回
路素子を用いて入力パルス幅を高い分解能で計測できる
効果がある。具体的には、以下の効果がある。As described above, according to the present invention, a capacitor is charged and discharged by two types of constant current sources, the current ratio of the charging and discharging is taken out as a time width, and the counter counts the reference clock in this time width. As a result, a count value proportional to the pulse width is obtained, so that there is an effect that the input pulse width can be measured with high resolution using a circuit element having a relatively low frequency performance. Specifically, the following effects are obtained.
【0025】(1)短時間のパルス幅を計測する場合で
も高速の基準クロックを必要としないし、カウンタに高
速性能のものを必要としない。(1) Even when measuring a short pulse width, a high-speed reference clock is not required, and a counter having a high-speed performance is not required.
【0026】(2)測定値の分解能を簡単に変えること
ができる。(2) The resolution of the measured value can be easily changed.
【0027】(3)基準クロックを計測することで測定
精度を高めることができる。(3) The measurement accuracy can be improved by measuring the reference clock.
【図1】本発明の実施形態を示す回路図。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図2】実施形態におけるタイムチャート。FIG. 2 is a time chart in the embodiment.
【図3】従来のパルス幅測定回路の構成図。FIG. 3 is a configuration diagram of a conventional pulse width measurement circuit.
U1…制御部 U2…カウンタ U3…基準クロック発生器 U4…比較器 C…コンデンサ Ia、Ib…定電流源 U1: control unit U2: counter U3: reference clock generator U4: comparator C: capacitors Ia, Ib: constant current source
Claims (3)
として得るパルス幅測定回路であって、 入力パルスの前縁で第1の定電流源によってコンデンサ
を初期状態から充電開始し、入力パルスの後縁で第2の
定電流源によって前記コンデンサの放電を開始し、前記
コンデンサの放電開始から前記初期状態までの放電期間
だけカウンタが基準クロックを計数する回路手段を備え
たことを特徴とするパルス幅測定回路。1. A pulse width measuring circuit for obtaining a width of an input pulse signal as a count value of a counter, wherein charging of a capacitor from an initial state is started by a first constant current source at a leading edge of the input pulse, and A pulse which starts discharging the capacitor by a second constant current source at a trailing edge, and wherein the counter counts a reference clock only during a discharging period from the start of discharging the capacitor to the initial state. Width measurement circuit.
第2の定電流源の電流比を可変にすることを特徴とする
請求項1に記載のパルス幅測定回路。2. The pulse width measuring circuit according to claim 1, wherein said circuit means changes a current ratio between said first constant current source and said second constant current source.
間幅を計測して前記カウンタの計数値を補正することを
特徴とする請求項1又は2に記載のパルス幅測定回路。3. The pulse width measuring circuit according to claim 1, wherein said circuit corrects a count value of said counter by measuring a time width of said reference clock.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27632797A JPH11118854A (en) | 1997-10-09 | 1997-10-09 | Pulse width measuring circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27632797A JPH11118854A (en) | 1997-10-09 | 1997-10-09 | Pulse width measuring circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11118854A true JPH11118854A (en) | 1999-04-30 |
Family
ID=17567910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27632797A Pending JPH11118854A (en) | 1997-10-09 | 1997-10-09 | Pulse width measuring circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11118854A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100817071B1 (en) | 2006-10-30 | 2008-03-26 | 삼성전자주식회사 | Apparatus and method for measuring pulse width of sideband signal |
| CN101764594A (en) * | 2009-11-09 | 2010-06-30 | 天津南大强芯半导体芯片设计有限公司 | Clock signal detection circuit and abnormal clock signal detection method |
| CN112198390A (en) * | 2020-12-03 | 2021-01-08 | 广东电网有限责任公司佛山供电局 | Real-time evaluation method and system for health state of capacitor bank |
-
1997
- 1997-10-09 JP JP27632797A patent/JPH11118854A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100817071B1 (en) | 2006-10-30 | 2008-03-26 | 삼성전자주식회사 | Apparatus and method for measuring pulse width of sideband signal |
| CN101764594A (en) * | 2009-11-09 | 2010-06-30 | 天津南大强芯半导体芯片设计有限公司 | Clock signal detection circuit and abnormal clock signal detection method |
| CN112198390A (en) * | 2020-12-03 | 2021-01-08 | 广东电网有限责任公司佛山供电局 | Real-time evaluation method and system for health state of capacitor bank |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10754370B2 (en) | Fine-grained clock resolution using low and high frequency clock sources in a low-power system | |
| JPH081332U (en) | Pulse generator | |
| CN207573331U (en) | A kind of on piece oscillator with self-calibration function | |
| EP3447481B1 (en) | Method for operating a gas sensor arrangement and gas sensor arrangement | |
| JPH11118854A (en) | Pulse width measuring circuit | |
| EP1963870B1 (en) | Current measurement circuit and method | |
| JPH08271284A (en) | Waveform shaping device | |
| JP2003143011A (en) | Analog-digital conversion circuit | |
| US7746066B2 (en) | Position sensor | |
| RU2017087C1 (en) | Temperature gauge with frequency output | |
| JP3552123B2 (en) | Time measuring device and distance measuring device | |
| Raisanen-Ruotsalainen et al. | A BiCMOS time-to-digital converter with 30 ps resolution | |
| KR930007788Y1 (en) | Time measuring device between two signals | |
| JP2536404B2 (en) | Semiconductor integrated circuit device | |
| CN108649900B (en) | Oscillator link delay correction circuit | |
| JPS63234618A (en) | Monostable multivibrator | |
| SU1627998A1 (en) | Converter converting product of two dc voltages to dc voltage | |
| JPS632352B2 (en) | ||
| JP3829064B2 (en) | Capacitive sensor | |
| JP2004184296A (en) | Pulse interval measuring device | |
| JP3802431B2 (en) | Capacitive sensor | |
| JP4627982B2 (en) | Time information pulse generator | |
| JP3216303B2 (en) | Sphygmomanometer pressure measuring device | |
| JP3825565B2 (en) | Integration type A / D conversion calibration method and integration type A / D converter | |
| Mishra et al. | An Iterative Delay Chain based Impedance to Digital Converter using 0.18 μm CMOS |