[go: up one dir, main page]

JPH1065043A - Ball grid array type package substrate and method of manufacturing the same - Google Patents

Ball grid array type package substrate and method of manufacturing the same

Info

Publication number
JPH1065043A
JPH1065043A JP23130796A JP23130796A JPH1065043A JP H1065043 A JPH1065043 A JP H1065043A JP 23130796 A JP23130796 A JP 23130796A JP 23130796 A JP23130796 A JP 23130796A JP H1065043 A JPH1065043 A JP H1065043A
Authority
JP
Japan
Prior art keywords
hole
conductor layer
package substrate
type package
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23130796A
Other languages
Japanese (ja)
Inventor
Hiroshi Takamichi
博 高道
Takeshi Miyazaki
毅 宮崎
Toshihiko Kubo
敏彦 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Nippon Steel Corp
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc, Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP23130796A priority Critical patent/JPH1065043A/en
Publication of JPH1065043A publication Critical patent/JPH1065043A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 従来のBGA型パッケージ基板においては、
スルーホール周囲に形成された導体層にスルーホールを
塞ぐようにハンダボールを接着した後、リフローさせて
導体層に接続する方法を採っていたが、リフロー時にス
ルーホール内部に水蒸気等のガスが発生すると、このガ
スに起因してハンダボール内部に空洞が形成されたり、
あるいはハンダボールが破裂して散失してしまい、導体
層へのハンダボールの接続において接続不良が発生する
という課題があった。 【解決手段】 中空状のスルーホール13が形成され、
スルーホール13の一端がソルダレジスト層12で閉塞
され、開口したスルーホール13他端の周囲にハンダボ
ール接続用の導体層14bが形成されたBGA型パッケ
ージ基板10において、導体層14bの一部を、導体層
14bの周辺よりスルーホール13に至るガス抜き用レ
ジスト層19で被覆する。
(57) [Problem] To provide a conventional BGA type package substrate,
Solder balls were adhered to the conductor layer formed around the through hole so as to cover the through hole, and then reflowed and connected to the conductor layer.However, gas such as water vapor was generated inside the through hole during reflow. Then, a cavity is formed inside the solder ball due to this gas,
Alternatively, there has been a problem that the solder ball is ruptured and lost, and connection failure occurs in connection of the solder ball to the conductor layer. SOLUTION: A hollow through hole 13 is formed,
In the BGA type package substrate 10 in which one end of the through hole 13 is closed by the solder resist layer 12 and a conductor layer 14b for solder ball connection is formed around the other end of the opened through hole 13, a part of the conductor layer 14b is formed. Then, the conductor layer 14b is covered with a gas release resist layer 19 extending from the periphery to the through hole 13.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はボールグリッドアレ
イ型パッケージ基板(以下、BGA型パッケージ基板と
記す)及びその製造方法に関し、より詳細には半導体素
子を搭載するBGA型パッケージ基板及びその製造方法
に関する。
The present invention relates to a ball grid array type package substrate (hereinafter, referred to as a BGA type package substrate) and a method of manufacturing the same, and more particularly, to a BGA type package substrate on which a semiconductor element is mounted and a method of manufacturing the same. .

【0002】[0002]

【従来の技術】半導体素子を保護すると同時に、マザー
ボード上に形成された配線との接続を図るために、前記
半導体素子は種々のパッケージに実装される。前記パッ
ケージとしては、例えばQFP(Quad Flat Package) 、
PGA(Pin Grid Array)型パッケージ等が挙げられ、こ
れらパッケージは、現在盛んに使用されている。しか
し、最近の半導体素子の高集積化に伴い、半導体素子に
形成される接続端子の数は急激に増加してきている。従
って、マザーボードとの接続を図るためのパッケージの
接続端子の数も増加させる必要があるが、上記したQF
P、PGA型パッケージでは、その構造上接続端子の数
を増加させるのには限界がある。
2. Description of the Related Art In order to protect a semiconductor device and at the same time to connect with a wiring formed on a motherboard, the semiconductor device is mounted on various packages. As the package, for example, QFP (Quad Flat Package),
PGA (Pin Grid Array) type packages and the like are listed, and these packages are currently being used actively. However, with the recent increase in the degree of integration of semiconductor devices, the number of connection terminals formed on the semiconductor device has been rapidly increasing. Therefore, it is necessary to increase the number of connection terminals of the package for connection with the motherboard.
In P and PGA type packages, there is a limit in increasing the number of connection terminals due to its structure.

【0003】そこで、最近注目されているのが、BGA
型パッケージ基板である。図6は、プラスチック製のB
GA型パッケージ基板の一例を模式的に示した部分拡大
断面図である。
[0003] Recently, BGA has attracted attention.
It is a mold package substrate. FIG. 6 shows plastic B
It is the elements on larger scale which showed an example of GA type package substrate typically.

【0004】このBGA型パッケージ基板30において
は、半導体素子32がダイボンディングによりプラスチ
ック基板31に接続、固定されている。プラスチック基
板31の両主面には銅(Cu)等からなる導体層34
a、34bが形成され、これら導体層34a、34bは
中空状のスルーホール33壁面に形成された導体層34
cにより接続されている。また、マザーボード接続面3
8には、スルーホール33周囲に存在する導体層34b
と、この導体層34bの近くに形成された電極パッド3
5とが接続され、電極パッド35にハンダボール36が
接続されている。また、半導体素子搭載面37に搭載さ
れた半導体素子32の電極パッド(図示せず)と導体層
34aとは、ワイヤ39を用いたワイヤボンディングに
より接続されている。
In this BGA type package substrate 30, a semiconductor element 32 is connected and fixed to a plastic substrate 31 by die bonding. A conductor layer 34 made of copper (Cu) or the like is provided on both main surfaces of the plastic substrate 31.
a and 34b are formed, and the conductor layers 34a and 34b are formed on the wall of the hollow through hole 33.
c. Also, motherboard connection surface 3
8 includes a conductor layer 34 b existing around the through hole 33.
And an electrode pad 3 formed near the conductor layer 34b.
5 is connected, and a solder ball 36 is connected to the electrode pad 35. Further, an electrode pad (not shown) of the semiconductor element 32 mounted on the semiconductor element mounting surface 37 is connected to the conductor layer 34 a by wire bonding using a wire 39.

【0005】マザーボードとの接続を行う場合には、例
えばこのBGA型パッケージ基板30の電極パッド35
に接続されたハンダボール36がマザーボードに形成さ
れた接続端子(図示せず)の直上にくるように位置合わ
せを行い、ハンダボール36をリフローさせる。
For connection with a motherboard, for example, the electrode pads 35 of the BGA type package substrate 30
Is positioned so that the solder ball 36 connected to the solder ball 36 is directly above a connection terminal (not shown) formed on the motherboard, and the solder ball 36 is reflowed.

【0006】しかし、このBGA型パッケージ基板30
においては、ハンダボール36を接続するための電極パ
ッド35をスルーホール33と異なる位置に形成してい
るため、パッケージ基板の面積を大きくとらざるを得
ず、パッケージ基板が大型化してしまうという問題があ
った。
However, the BGA type package substrate 30
In (2), since the electrode pads 35 for connecting the solder balls 36 are formed at positions different from the through holes 33, the area of the package substrate must be increased, and the size of the package substrate increases. there were.

【0007】そこで本出願人らは、先に、パッケージの
小型化を図るための手段として、プラスチック基板に形
成された中空状のスルーホール直下にハンダボールが接
続されたBGA型パッケージ基板を提案した(特願平8
−64977号)。
Accordingly, the present applicants have previously proposed a BGA type package substrate in which solder balls are connected directly below hollow through holes formed in a plastic substrate as means for reducing the size of a package. (Japanese Patent Application No. 8
-64977).

【0008】図7(a)は、上記構造を有するBGA型
パッケージ基板を模式的に示した部分拡大断面図であ
り、(b)はその底面図である。
FIG. 7A is a partially enlarged sectional view schematically showing a BGA type package substrate having the above structure, and FIG. 7B is a bottom view thereof.

【0009】このBGA型パッケージ基板40において
は、プラスチック基板11の両主面に導体層14a、1
4bが形成され、これら導体層14a、14bはスルー
ホール13壁面に形成された導体層14cにより接続さ
れている。また、半導体素子搭載面17は、導体層14
a、14bを保護するためにソルダレジスト層12でほ
ぼ全面が被覆されており、マザーボード接続面18も、
スルーホール13が形成されている部分の周囲を除き、
同様にソルダレジスト層12で被覆されている。従っ
て、半導体素子搭載面17のスルーホール13はソルダ
レジスト層12により閉塞されているが、その他の部分
(スルーホール13の大部分、及びマザーボード接続面
18におけるスルーホール13の周囲)は、ソルダレジ
スト層12が除去されている。また、ソルダレジスト層
12で被覆されていないスルーホール13壁面の導体層
14c、及びマザーボード接続面18の導体層14b上
には、めっき被膜15(Ni層、又はNi層とAu層)
が形成されている。そして、このスルーホール13の直
下にハンダボール16が接続されている。
In the BGA type package substrate 40, the conductor layers 14a, 1
4b are formed, and these conductor layers 14a and 14b are connected by a conductor layer 14c formed on the wall surface of the through hole 13. The semiconductor element mounting surface 17 is
Almost the entire surface is covered with the solder resist layer 12 to protect the a and 14b, and the motherboard connection surface 18 is also
Except around the part where the through hole 13 is formed,
Similarly, it is covered with a solder resist layer 12. Therefore, the through hole 13 on the semiconductor element mounting surface 17 is closed by the solder resist layer 12, but the other portions (most of the through hole 13 and the periphery of the through hole 13 on the mother board connection surface 18) are solder resist. Layer 12 has been removed. Further, a plating film 15 (Ni layer, or Ni layer and Au layer) is formed on the conductor layer 14 c on the wall surface of the through hole 13 not covered with the solder resist layer 12 and the conductor layer 14 b on the motherboard connection surface 18.
Are formed. A solder ball 16 is connected directly below the through hole 13.

【0010】マザーボードとの接続方法は、図6に示し
たBGA型パッケージ基板30の場合とほぼ同様であ
る。
The connection method with the motherboard is almost the same as that of the BGA type package substrate 30 shown in FIG.

【0011】このBGA型パッケージ基板40において
は、スルーホール13の直下にハンダボール16が接続
されているため、図6に示したBGA型パッケージ基板
30のように電極パッド35を形成するための領域を必
要としなくなり、パッケージ基板の小型化を図ることが
できる。
In the BGA type package substrate 40, since the solder balls 16 are connected immediately below the through holes 13, a region for forming the electrode pads 35 like the BGA type package substrate 30 shown in FIG. Is not required, and the size of the package substrate can be reduced.

【0012】[0012]

【発明が解決しようとする課題】図8(a)〜(d)は
図7に示したBGA型パッケージ基板40の製造工程の
一部を模式的に示した部分拡大断面図である。
FIGS. 8A to 8D are partially enlarged sectional views schematically showing a part of the manufacturing process of the BGA type package substrate 40 shown in FIG.

【0013】中空状のスルーホール13が形成されたプ
ラスチック基板11の両主面及びスルーホール13に導
体層14を形成した後、導体層14の上にマスク27を
形成し(図8(a))、その後エッチング処理を施して
所定パターンの導体層14(14a、14b、14c)
を形成する。
After the conductor layer 14 is formed on both main surfaces of the plastic substrate 11 having the hollow through-holes 13 formed therein and the through-holes 13, a mask 27 is formed on the conductor layer 14 (FIG. 8A). Then, an etching process is applied to the conductor layer 14 (14a, 14b, 14c) having a predetermined pattern.
To form

【0014】次に、導体層14(14a、14b、14
c)が形成されたプラスチック基板11の両主面に紫外
線硬化性のソルダレジスト層12を形成する。この際、
スルーホール13の内部にもソルダレジスト層12が充
填される。次に、マスク20を介してプラスチック基板
11の両主面に紫外線21を照射し(図8(b))、そ
の後現像処理を施すことにより、スルホール13の内部
及びマザーボード搭載面18のスルーホール13周囲の
ソルダレジスト層12を除去する(図8(c))。
Next, the conductor layers 14 (14a, 14b, 14
An ultraviolet-curable solder resist layer 12 is formed on both main surfaces of the plastic substrate 11 on which c) is formed. On this occasion,
The inside of the through hole 13 is also filled with the solder resist layer 12. Next, both main surfaces of the plastic substrate 11 are irradiated with ultraviolet rays 21 via the mask 20 (FIG. 8B), and then subjected to a development process, whereby the inside of the through holes 13 and the through holes 13 in the motherboard mounting surface 18 are formed. The surrounding solder resist layer 12 is removed (FIG. 8C).

【0015】上記現像処理により露出した導体層14
b、14cにめっき処理を施し、スルーホール13内壁
及びマザーボード搭載面18のスルーホール13周囲に
めっき被膜15を形成する(図8(d))。
The conductor layer 14 exposed by the development process
A plating process is performed on b and 14c to form a plating film 15 on the inner wall of the through hole 13 and around the through hole 13 on the motherboard mounting surface 18 (FIG. 8D).

【0016】その後、スルホール13直下に(導体層1
4bに)ハンダボール16を接着し、リフローを行うこ
とにより、図7に示したBGA型パッケージ基板40の
製造を終了する。
Then, immediately below the through hole 13 (the conductor layer 1)
By bonding the solder balls 16 and performing reflow to 4b), the manufacture of the BGA type package substrate 40 shown in FIG. 7 is completed.

【0017】しかし、従来のBGA型パッケージ基板4
0においては、上記したハンダボール16のリフロー時
に、図9に示すように、ハンダボール16内部に空洞1
6aが形成されたり、あるいはハンダボール16が破裂
して散失してしまうという課題があった。この原因は、
スルーホール13内部に残留していた水分がリフロー時
の加熱により水蒸気となり、スルーホール13内部の圧
力が上昇するためであると考えられる。
However, the conventional BGA type package substrate 4
In FIG. 9, when the solder ball 16 is reflowed, as shown in FIG.
There has been a problem that the solder balls 6a are formed or the solder balls 16 burst and are lost. This is because
It is considered that the moisture remaining in the through hole 13 becomes steam due to heating during reflow, and the pressure inside the through hole 13 increases.

【0018】本発明は上記課題に鑑みなされたものであ
り、スルーホール直下に(導体層に)接着されたハンダ
ボールをリフローさせた場合にも、ハンダボール内部に
空洞が形成されたり、ハンダボールが散失することのな
いBGA型パッケージ基板及びその製造方法を提供する
ことを目的としている。
The present invention has been made in view of the above problems, and even when a solder ball bonded (to a conductor layer) immediately below a through hole is reflowed, a cavity is formed inside the solder ball or the solder ball is formed. It is an object of the present invention to provide a BGA type package substrate which does not dissipate and a method of manufacturing the same.

【0019】[0019]

【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係るBGA型パッケージ基板
(1)は、中空状のスルーホールが形成され、該スルー
ホールの一端がソルダレジスト層により閉塞され、開口
した前記スルーホールの他端の周囲にハンダボール接続
用の導体層が形成されたBGA型パッケージ基板におい
て、前記導体層の一部が、該導体層の周辺より前記スル
ーホールに至るガス抜き用レジスト層で被覆されている
ことを特徴としている。
In order to achieve the above object, a BGA type package substrate (1) according to the present invention has a hollow through hole, and one end of the through hole has a solder resist layer. In a BGA type package substrate in which a conductor layer for solder ball connection is formed around the other end of the through hole which has been closed and opened, a part of the conductor layer is formed from the periphery of the conductor layer to the through hole. It is characterized by being covered with a resist layer for gas release.

【0020】上記BGA型パッケージ基板(1)によれ
ば、前記ハンダボール接続用の導体層の一部がハンダと
の濡れ性が悪いガス抜き用レジスト層で被覆されている
ので、ハンダボールを前記導体層に接着した後リフロー
させた際、スルーホール内に水蒸気等が発生しても、前
記ガス抜き用レジスト層の周囲とハンダボールとの間を
通って水蒸気が外部に抜け、ハンダボール内に空洞が形
成されたり、ハンダボールが破裂したりすることはな
い。従って、良好に前記導体層に前記ハンダボールが接
続されたBGA型パッケージ基板とすることができる。
According to the BGA type package substrate (1), since a part of the solder ball connecting conductor layer is covered with the degassing resist layer having poor wettability with the solder, the solder ball can be removed. When reflow is performed after bonding to the conductor layer, even if water vapor or the like is generated in the through hole, the water vapor passes through between the periphery of the degassing resist layer and the solder ball, and escapes to the outside, and enters into the solder ball. No cavities are formed and no solder balls burst. Therefore, it is possible to provide a BGA type package substrate in which the solder balls are satisfactorily connected to the conductor layer.

【0021】また、本発明に係るBGA型パッケージ基
板(2)は、中空状のスルーホールが形成され、該スル
ーホールの一端がソルダレジスト層により閉塞され、開
口した前記スルーホールの他端の周囲にハンダボール接
続用の導体層が形成されたBGA型パッケージ基板にお
いて、前記導体層の一部に、該導体層の周辺より前記ス
ルーホールに至るガス抜き用切り欠け部が形成されてい
ることを特徴としている。
Further, in the BGA type package substrate (2) according to the present invention, a hollow through-hole is formed, one end of the through-hole is closed by a solder resist layer, and the other end of the opened through-hole is formed around the other end. In the BGA type package substrate in which a conductor layer for solder ball connection is formed, a notch for venting from a periphery of the conductor layer to the through hole is formed in a part of the conductor layer. Features.

【0022】上記BGA型パッケージ基板(2)によれ
ば、前記ハンダボール接続用の導体層の一部にガス抜き
用切り欠け部が形成され、ハンダとの濡れ性が悪い基板
が露出しているので、ハンダボールを前記導体層に接着
した後リフローさせた際、スルーホール内に水蒸気等が
発生しても、前記ガス抜き用切り欠け部を通って水蒸気
が外部に抜け、ハンダボール内に空洞が形成されたり、
ハンダボールが破裂したりすることはない。従って、良
好に前記導体層に前記ハンダボールが接続されたBGA
型パッケージ基板とすることができる。
According to the BGA type package substrate (2), a cutout portion for venting gas is formed in a part of the conductor layer for solder ball connection, and the substrate having poor wettability with solder is exposed. Therefore, when the solder ball is adhered to the conductor layer and then reflowed, even if steam or the like is generated in the through hole, the steam escapes to the outside through the gas vent cutout portion, and a cavity is formed in the solder ball. Is formed,
The solder balls do not burst. Therefore, the BGA in which the solder ball is connected to the conductor layer satisfactorily
It can be a mold package substrate.

【0023】また、本発明に係るBGA型パッケージ基
板の製造方法(1)は、上記BGA型パッケージ基板
(1)の製造方法において、中空状のスルーホールが形
成され、該スルーホールの前記他端周囲にハンダボール
接続用の導体層が形成された基板の両面であって、前記
スルーホール及び前記導体層を含む部分に、ソルダレジ
スト層を形成するソルダレジスト層形成工程と、フォト
リソグラフィーの手法を用い、前記導体層上のソルダレ
ジスト層をガス抜き用レジスト層のみが残るように除去
するソルダレジスト層除去工程とを含むことを特徴とし
ている。
Further, according to the method (1) for manufacturing a BGA type package substrate according to the present invention, in the method for manufacturing the BGA type package substrate (1), a hollow through hole is formed, and the other end of the through hole is formed. A solder resist layer forming step of forming a solder resist layer on both surfaces of the substrate on which a conductor layer for solder ball connection is formed, and including the through hole and the conductor layer, and a photolithography method. A solder resist layer removing step of removing the solder resist layer on the conductor layer so that only the gas release resist layer remains.

【0024】上記BGA型パッケージ基板の製造方法
(1)によれば、従来より行われているフォトレジスト
層の一部除去工程において、紫外線を照射する際のマス
クの形状を変えることにより、比較的容易に前記導体層
上にガス抜き用レジスト層を形成することができ、前記
導体層にハンダボールを良好に接続することができる。
According to the manufacturing method (1) of the BGA type package substrate, in the conventional step of partially removing the photoresist layer, the shape of the mask when irradiating ultraviolet rays is changed, so that the method is relatively easy. A gas release resist layer can be easily formed on the conductor layer, and a solder ball can be favorably connected to the conductor layer.

【0025】また、本発明に係るBGA型パッケージ基
板の製造方法(2)は、上記BGA型パッケージ基板
(2)の製造方法において、中空状のスルーホールが形
成され、該スルーホールの周囲を含む少なくとも一主面
に導体層が形成された基板に、前記ガス抜き用切り欠け
部が形成されるように導体層にエッチング処理を施す工
程を含むことを特徴としている。
In the method (2) for manufacturing a BGA type package substrate according to the present invention, the method for manufacturing a BGA type package substrate (2) is such that a hollow through hole is formed and includes a periphery of the through hole. The method includes a step of performing an etching process on the conductor layer so that the gas vent cutout is formed on the substrate having the conductor layer formed on at least one main surface.

【0026】上記BGA型パッケージ基板の製造方法
(2)によれば、従来より行われている導体層のエッチ
ングによるパターニング工程において、マスクの形状を
変えることにより、比較的容易にハンダボール接続用の
導体層にガス抜き用切り欠け部を形成することができ、
前記導体層にハンダボールを良好に接続することができ
る。
According to the manufacturing method (2) of the BGA type package substrate, in the conventional patterning step of etching the conductor layer, the shape of the mask is changed to relatively easily connect the solder ball. A notch for venting can be formed in the conductor layer,
Solder balls can be satisfactorily connected to the conductor layer.

【0027】[0027]

【発明の実施の形態】以下、本発明に係るBGA型パッ
ケージ基板の実施の形態を図面に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a BGA type package substrate according to the present invention will be described below with reference to the drawings.

【0028】実施の形態に係るBGA型パッケージ基板
において、対象とするBGA型パッケージ基板の種類は
特に限定されるものではないが、通常、中空状のスルー
ホールが形成されるのはプラスチック製のものである。
そこで、以下においては、図7に示したプラスチック製
のBGA型パッケージ基板と同種類のものを例にとって
説明する。
In the BGA-type package substrate according to the embodiment, the type of the target BGA-type package substrate is not particularly limited, but usually, a hollow through hole is formed of plastic. It is.
Therefore, hereinafter, the same type as the plastic BGA type package substrate shown in FIG. 7 will be described as an example.

【0029】図1(a)は実施の形態に係るBGA型パ
ッケージ基板の一部を模式的に示した部分拡大断面図で
あり、(b)はその底面図である。
FIG. 1A is a partially enlarged sectional view schematically showing a part of a BGA type package substrate according to the embodiment, and FIG. 1B is a bottom view thereof.

【0030】本実施の形態に係るBGA型パッケージ基
板10においては、露出した導体層14b上の一部に帯
状のガス抜き用レジスト層19が被覆、形成されている
以外は、図7に示した従来のBGA型パッケージ基板4
0と同様に構成されているため、ここではその詳しい説
明を省略する。
The BGA type package substrate 10 according to the present embodiment is shown in FIG. 7 except that a strip-shaped degassing resist layer 19 is coated and formed on a part of the exposed conductor layer 14b. Conventional BGA type package substrate 4
0, the detailed description is omitted here.

【0031】このBGA型パッケージ基板10を製造す
るには、図8(a)に示した方法と同様にプラスチック
基板11上及びスルーホール13内壁に所定パターンの
導体層14を形成した後、両主面に紫外線硬化型のソル
ダレジスト層12を形成する。この際、スルーホール1
3内部もソルダレジスト層12が充填される。
In order to manufacture the BGA type package substrate 10, a conductor layer 14 having a predetermined pattern is formed on the plastic substrate 11 and on the inner wall of the through hole 13 in the same manner as shown in FIG. An ultraviolet-curable solder resist layer 12 is formed on the surface. At this time, the through hole 1
3 is also filled with a solder resist layer 12.

【0032】図2(a)は、ソルダレジスト層12が形
成されたプラスチック基板11に紫外線を照射している
状態を模式的に示した部分拡大断面図であり、(b)は
その底面図である。
FIG. 2A is a partially enlarged sectional view schematically showing a state where the plastic substrate 11 on which the solder resist layer 12 is formed is irradiated with ultraviolet rays, and FIG. 2B is a bottom view thereof. is there.

【0033】図2に示したように、プラスチック基板1
1の両面に紫外線21を照射するが、マザーボード接続
面18側に紫外線を照射する際には、スルーホール13
及びその周囲に紫外線が照射されないように、(b)に
示した形状のマスク20をソルダレジスト12の上に位
置させて、紫外線21の照射を行う。その後、現像処理
を施すと、紫外線が照射されていないスルーホール13
内部とその周囲部分が溶解、除去され、導体層14b上
にはガス抜き用レジスト層19(図1)のみが残る。そ
の後めっき処理を施すことによりめっき被膜15を形成
し、ハンダボール16を接続することにより図1に示し
た構成のBGA型パッケージ基板10が得られる。
As shown in FIG. 2, the plastic substrate 1
1 are irradiated with ultraviolet rays 21, but when the ultraviolet rays are irradiated on the motherboard connection surface 18 side, the through holes 13
The mask 20 having the shape shown in FIG. 2B is positioned on the solder resist 12 and irradiated with ultraviolet rays 21 so that ultraviolet rays are not irradiated around the solder resist 12. Thereafter, when a developing process is performed, the through holes 13 not irradiated with the ultraviolet rays are formed.
The inside and its surroundings are dissolved and removed, leaving only the gas release resist layer 19 (FIG. 1) on the conductor layer 14b. Thereafter, a plating process is performed to form a plating film 15 and solder balls 16 are connected to obtain a BGA type package substrate 10 having the configuration shown in FIG.

【0034】このBGA型パッケージ基板10において
は、導体層14b(めっき被膜15)とハンダボール1
6との間にガス抜き用レジスト層19が介在しており、
このガス抜き用レジスト層19はハンダボール16との
濡れ性がよくない。従って、ハンダボール16のリフロ
ー時にはガス抜き用レジスト層19とハンダボール16
との間に空隙が形成され、この空隙部を通って水蒸気等
のガスが抜ける。そのため、ハンダボール16のリフロ
ー時にハンダボール16内部に空洞16aが形成された
り、あるいはハンダボール16が破裂して散失してしま
うという不都合は生じない。
In this BGA type package substrate 10, the conductor layer 14b (plated film 15) and the solder ball 1
6, a gas release resist layer 19 is interposed,
The degassing resist layer 19 has poor wettability with the solder balls 16. Therefore, when the solder ball 16 is reflowed, the gas release resist layer 19 and the solder ball 16
And a gap is formed, and gas such as water vapor escapes through the gap. Therefore, there is no inconvenience that the cavity 16a is formed inside the solder ball 16 during the reflow of the solder ball 16, or the solder ball 16 is ruptured and lost.

【0035】図3(a)は、別の実施の形態に係るBG
A型パッケージ基板を模式的に示した部分拡大断面図で
あり、(b)はその底面図である。
FIG. 3A shows a BG according to another embodiment.
FIG. 2 is a partially enlarged cross-sectional view schematically illustrating an A-type package substrate, and FIG.

【0036】本実施の形態に係るBGA型パッケージ基
板25においては、露出した導体層14bの一部に帯状
のガス抜き用切り欠け部26が形成されている以外は、
図7に示した従来のBGA型パッケージ基板40と同様
に構成されているため、ここではその詳しい説明を省略
する。
In the BGA type package substrate 25 according to the present embodiment, except that a strip-shaped gas vent cutout 26 is formed in a part of the exposed conductor layer 14b.
Since the configuration is the same as that of the conventional BGA type package substrate 40 shown in FIG. 7, the detailed description is omitted here.

【0037】このBGA型パッケージ基板25を製造す
るには、図8(a)に相当する工程において、プラスチ
ック基板11上に形成された導体層14上にマスク27
を形成し、エッチング処理を施して所定パターンの導体
層14(14a、14b、14c)を形成するが、導体
層14bの形状が従来の場合と異なる。
In order to manufacture the BGA type package substrate 25, a mask 27 is formed on the conductor layer 14 formed on the plastic substrate 11 in a process corresponding to FIG.
Is formed and an etching process is performed to form the conductor layer 14 (14a, 14b, 14c) having a predetermined pattern, but the shape of the conductor layer 14b is different from the conventional case.

【0038】図4(a)は導体層14上にマスク27が
形成されたプラスチック基板11を模式的に示した部分
拡大断面図であり、(b)はその底面図である。図4
(b)に示したように、マスク27はほぼ円形である
が、マスク27の外周の一部からスルーホール13に至
る部分に帯状の切り欠け部26’が形成されている。従
って、エッチング処理後は、マスク27で被覆されてい
る部分を除いて導体層14がエッチングされ、図3に示
したようにマザーボード搭載面18のスルーホール13
周囲に、ガス抜き用切り欠け部26を有する略円形の導
体層14bが形成される。その後は、図8(b)〜
(d)に示した方法と同様にして、BGA型パッケージ
基板25を製造する。
FIG. 4A is a partially enlarged sectional view schematically showing the plastic substrate 11 in which the mask 27 is formed on the conductor layer 14, and FIG. 4B is a bottom view thereof. FIG.
As shown in (b), the mask 27 is substantially circular, but a band-shaped notch 26 ′ is formed from a part of the outer periphery of the mask 27 to the through hole 13. Therefore, after the etching process, the conductor layer 14 is etched except for the portion covered with the mask 27, and as shown in FIG.
A substantially circular conductor layer 14b having a gas vent cutout 26 is formed around the periphery. After that, FIG.
The BGA type package substrate 25 is manufactured in the same manner as the method shown in FIG.

【0039】このBGA型パッケージ基板25において
は、円形の導体層14b(めっき被膜15)に導体層1
4bが形成されていない部分(ガス抜き用切り欠け部2
6)が存在し、このガス抜き用切り欠け部26にはハン
ダボール16との濡れ性がよくないプラスチック基板1
1が露出している。従って、ハンダボール16のリフロ
ー時には露出したプラスチック基板11とハンダボール
16との間に空隙部28が形成され、この空隙部28を
通って水蒸気等のガスが抜ける。そのため、ハンダボー
ル16のリフロー時にハンダボール16内部に空洞16
aが形成されたり、あるいはハンダボール16が破裂し
て散失してしまうという不都合は生じない。
In the BGA type package substrate 25, the conductor layer 1b is formed on the circular conductor layer 14b (the plating film 15).
4b is not formed (notch portion 2 for degassing)
6), and the plastic substrate 1 having poor wettability with the solder ball 16 is formed in the cutout portion 26 for degassing.
1 is exposed. Therefore, when the solder ball 16 reflows, a gap 28 is formed between the exposed plastic substrate 11 and the solder ball 16, and a gas such as water vapor escapes through the gap 28. Therefore, when the solder ball 16 reflows, the cavity 16 is formed inside the solder ball 16.
There is no inconvenience that a is formed or the solder ball 16 ruptures and is lost.

【0040】図5は、BGA型パッケージ基板25のマ
ザーボード搭載面18側を模式的に示した底面図であ
り、この図では導体層14bに形成されたガス抜き用切
り欠け部26の方向を示している。
FIG. 5 is a bottom view schematically showing the motherboard mounting surface 18 side of the BGA type package substrate 25. In this figure, the direction of the gas vent notch 26 formed in the conductor layer 14b is shown. ing.

【0041】BGA型パッケージ基板25は、マザーボ
ードに実装された後、実際に使用される際には半導体素
子から発生する熱のため温度が上昇し、BGA型パッケ
ージ基板25は熱膨張しようとする。しかし、BGA型
パッケージ基板25は導体層14bに接続されたハンダ
ボール16によりマザーボードに固定されているため、
ハンダボール16に熱応力が発生する。導体層14bに
はガス抜き用切り欠け部26が形成されており、このガ
ス抜き用切り欠け部26にはハンダボール16が接着さ
れていないため、この部分で接着強度が弱く、ガス抜き
用切り欠け部26の方向によっては、ハンダボール16
が熱応力により導体層14bから剥離する虞れもある。
After the BGA type package substrate 25 is mounted on a motherboard, the temperature rises due to heat generated from a semiconductor element when actually used, and the BGA type package substrate 25 tends to thermally expand. However, since the BGA type package substrate 25 is fixed to the motherboard by the solder balls 16 connected to the conductor layer 14b,
Thermal stress is generated in the solder balls 16. A gas vent cutout 26 is formed in the conductor layer 14b, and since the solder ball 16 is not bonded to the gas vent cutout 26, the bonding strength is weak at this portion, and the gas vent cutout is formed. Depending on the direction of the notch 26, the solder ball 16
May be separated from the conductor layer 14b by thermal stress.

【0042】しかし、本実施の形態においては、図5に
示したように、ガス抜き用切り欠け部26の長手方向が
BGA型パッケージ基板25の中心からスルーホール1
3に向かって引かれた直線A、Bに対して直角になるよ
うに形成されていれるため、ハンダボール16の熱応力
が最も小さくなり、ハンダボール16が熱応力により、
導体層14bから剥離する虞れはない。ガス抜き用切り
欠け部26の幅d2 (図3)はハンダボール16のリフ
ロー時にガスが抜ける幅さえ確保できれば、導体層14
bとの接着力を大きくするためなるべく狭い方がよく、
実際には100〜200μm程度が好ましい。
However, in the present embodiment, as shown in FIG. 5, the longitudinal direction of the gas vent notch 26 extends from the center of the BGA type package substrate 25 to the through hole 1.
3 are formed so as to be perpendicular to the straight lines A and B drawn toward 3, the solder ball 16 has the smallest thermal stress, and the solder ball 16
There is no fear of peeling off from the conductor layer 14b. The width d 2 (FIG. 3) of the gas vent cutout 26 is not limited as long as the width through which the gas escapes during reflow of the solder ball 16 can be secured.
It is better to be as narrow as possible to increase the adhesive strength with b.
Actually, it is preferably about 100 to 200 μm.

【0043】なお、BGA型パッケージ基板10に形成
されたガス抜き用レジスト層19(図1)の場合も全く
同様であり、その長手方向がBGA型パッケージ基板1
0の中心からスルーホール13に引かれた直線に対して
直角の方向になるのが好ましく、その幅d1 も100〜
200μm程度が好ましい。
The degassing resist layer 19 (FIG. 1) formed on the BGA type package substrate 10 is exactly the same, and its longitudinal direction is the BGA type package substrate 1.
It is preferable that the direction be perpendicular to the straight line drawn from the center of 0 to the through hole 13, and the width d 1 be 100 to 100.
It is preferably about 200 μm.

【0044】[0044]

【実施例及び比較例】以下、本発明に係るBGA型パッ
ケージ基板及びその製造方法の実施例を説明する。な
お、比較例として、従来の方法によりBGA型パッケー
ジ基板を製造し、評価を行った。
Examples and Comparative Examples Hereinafter, examples of a BGA type package substrate and a method of manufacturing the same according to the present invention will be described. As a comparative example, a BGA type package substrate was manufactured by a conventional method and evaluated.

【0045】<実施例及び比較例に共通の条件> プラスチック基板11 プラスチックの種類:BT(ビスマレイミド・トリアジ
ン)樹脂 縦:約330mm、横:約250mm、厚さ:0.3m
m スルーホール13の直径:30μm以上 導体層14 導体層14a、14b、14cを構成する金属:Cu 導体層14a、14bの厚さ:30μm Ni/Auめっき被膜15の厚さ:10μm サンプル数:実施例、比較例ともに10個 <実施例1の場合の条件> BGA型パッケージ基板10(図1)の製造 ガス抜き用レジスト層19 厚さt1 :50μm、幅d1 :150μm、長さl1
0.3mm ハンダボール16の直径:0.7mm スルーホール13直下に接続するハンダボール16の
数:300個 <実施例2の場合の条件> BGA型パッケージ基板25(図3)の製造 ガス抜き用切り欠け部26 幅d2 :150μm、長さl2 :0.3mm ハンダボール16の直径:0.7mm スルーホール13直下に接続するハンダボール16の
数:300個< 比較例1の場合の条件> BGA型パッケージ基板40(図7)の製造 ガス抜き用レジスト層19を形成しなかった他は、実施
例1と同様の条件で製造した。
<Conditions Common to Examples and Comparative Examples> Plastic substrate 11 Type of plastic: BT (bismaleimide / triazine) resin Length: about 330 mm, width: about 250 mm, thickness: 0.3 m
m Diameter of through hole 13: 30 μm or more Conductive layer 14 Metal constituting conductive layers 14a, 14b, 14c: Cu Thickness of conductive layers 14a, 14b: 30 μm Thickness of Ni / Au plating film 15: 10 μm Number of samples: implemented Example and Comparative Example 10 <Conditions in Example 1> Production of BGA Type Package Substrate 10 (FIG. 1) Degassing resist layer 19 Thickness t 1 : 50 μm, width d 1 : 150 μm, length l 1 :
0.3 mm Diameter of the solder balls 16: 0.7 mm Number of the solder balls 16 connected directly below the through holes 13: 300 <Conditions for the second embodiment> Manufacture of the BGA type package substrate 25 (FIG. 3) For degassing Notch 26 Width d 2 : 150 μm, length l 2 : 0.3 mm Diameter of solder ball 16: 0.7 mm Number of solder balls 16 connected directly below through hole 13: 300 <Conditions of Comparative Example 1 Production of BGA Type Package Substrate 40 (FIG. 7) Except that the outgassing resist layer 19 was not formed, it was produced under the same conditions as in Example 1.

【0046】<評価方法及び評価結果> 評価方法 ハンダボール16を導体層14bに接着した後、温度が
30℃、相対湿度が60%の条件でBGA型パッケージ
基板10、25、40を10日間放置し、その後210
℃でリフローさせた。そして、リフロー時にハンダボー
ル16に空洞が形成されたもの、及びハンダボール16
が破裂したものの割合を導体層14bに接続されたハン
ダボール16全数に対して求めた。なお、ハンダボール
16に空洞が形成されたか否かは、目視により判定し
た。
<Evaluation Method and Evaluation Results> Evaluation Method After bonding the solder balls 16 to the conductor layer 14b, the BGA type package substrates 10, 25 and 40 were left for 10 days at a temperature of 30 ° C. and a relative humidity of 60%. And then 210
Reflowed at ℃. The solder ball 16 having a cavity formed during reflow, and the solder ball 16
Was determined for the total number of solder balls 16 connected to the conductor layer 14b. In addition, whether the cavity was formed in the solder ball 16 was visually determined.

【0047】 評価結果 実施例1及び実施例2の場合には、いずれもリフロー時
にハンダボール16に空洞が形成されたものやハンダボ
ール16が破裂したもののは存在せず、ハンダボール接
続の不良割合は0%であった。一方、比較例1の場合に
は、前記ハンダボール接続の不良割合は5〜30%とな
り、リフロー時にかなりの割合のハンダボール16に空
洞16aが形成されたり、破裂が発生したりした。
Evaluation Results In Examples 1 and 2, none of the solder balls 16 had a cavity formed during reflow or the solder ball 16 ruptured, and the percentage of defective solder ball connections did not exist. Was 0%. On the other hand, in the case of Comparative Example 1, the defective rate of the solder ball connection was 5 to 30%, and a considerable proportion of the solder balls 16 had cavities 16a formed or burst when reflowed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は、本発明の実施の形態に係るBGA型
パッケージ基板の一部を模式的に示した部分拡大断面図
であり、(b)はその底面図である。
FIG. 1A is a partially enlarged sectional view schematically showing a part of a BGA type package substrate according to an embodiment of the present invention, and FIG. 1B is a bottom view thereof.

【図2】(a)は、図1に示したBGA型パッケージ基
板の製造方法において、ソルダレジスト層が形成された
プラスチック基板に紫外線を照射している状態を模式的
に示した部分拡大断面図であり、(b)はその底面図で
ある。
2A is a partially enlarged cross-sectional view schematically showing a state in which a plastic substrate on which a solder resist layer is formed is irradiated with ultraviolet rays in the method of manufacturing the BGA type package substrate shown in FIG. And (b) is a bottom view thereof.

【図3】(a)は、別の実施の形態に係るプラスチック
製BGA型パッケージ基板を模式的に示した部分拡大断
面図であり、(b)はその底面図である。
FIG. 3A is a partially enlarged cross-sectional view schematically showing a plastic BGA type package substrate according to another embodiment, and FIG. 3B is a bottom view thereof.

【図4】(a)は、図3に示したBGA型パッケージ基
板の製造方法において、導体層上にマスクが形成された
プラスチック基板を模式的に示した部分拡大断面図であ
り、(b)はその底面図である。
FIG. 4A is a partially enlarged cross-sectional view schematically showing a plastic substrate having a mask formed on a conductor layer in the method of manufacturing the BGA type package substrate shown in FIG. 3; Is a bottom view thereof.

【図5】別の実施の形態に係るBGA型パッケージ基板
のマザーボード搭載面側を模式的に示した底面図であ
る。
FIG. 5 is a bottom view schematically showing a motherboard mounting surface side of a BGA type package substrate according to another embodiment.

【図6】従来のプラスチック製のBGA型パッケージ基
板の一例を模式的に示した部分拡大断面図である。
FIG. 6 is a partially enlarged cross-sectional view schematically showing an example of a conventional plastic BGA type package substrate.

【図7】(a)は、従来の別のBGA型パッケージ基板
を模式的に示した部分拡大断面図であり、(b)はその
部分拡大底面図である。
7A is a partially enlarged sectional view schematically showing another conventional BGA type package substrate, and FIG. 7B is a partially enlarged bottom view thereof.

【図8】(a)〜(d)は、図7に示したBGA型パッ
ケージ基板の製造工程の一部を模式的に示した部分拡大
断面図である。
FIGS. 8A to 8D are partially enlarged cross-sectional views schematically showing a part of the manufacturing process of the BGA type package substrate shown in FIG.

【図9】従来のBGA型パッケージ基板におけるハンダ
ボールリフロー時にハンダボールに空洞が形成される様
子を示した部分拡大断面図である。
FIG. 9 is a partially enlarged cross-sectional view showing a state in which a cavity is formed in a solder ball during solder ball reflow in a conventional BGA type package substrate.

【符号の説明】[Explanation of symbols]

10、25 BGA型パッケージ基板基体 12 ソルダレジスト層 13 スルーホール 14(14a、14b、14c) 導体層 19 ガス抜き用レジスト層 26 ガス抜き用切り欠け部 10, 25 BGA type package substrate base 12 Solder resist layer 13 Through hole 14 (14a, 14b, 14c) Conductive layer 19 Gas resist layer 26 Gas notch

───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保 敏彦 大阪府大阪市中央区北浜4丁目5番33号 住友金属工業株式会社内 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Toshihiko Kubo 4-33, Kitahama, Chuo-ku, Osaka City, Osaka Sumitomo Metal Industries, Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 中空状のスルーホールが形成され、該ス
ルーホールの一端がソルダレジスト層により閉塞され、
開口した前記スルーホールの他端の周囲にハンダボール
接続用の導体層が形成されたボールグリッドアレイ型パ
ッケージ基板において、前記導体層の一部が、該導体層
の周辺より前記スルーホールに至るガス抜き用レジスト
層で被覆されていることを特徴とするボールグリッドア
レイ型パッケージ基板。
1. A hollow through-hole is formed, and one end of the through-hole is closed by a solder resist layer.
In a ball grid array type package substrate in which a conductor layer for solder ball connection is formed around the other end of the opened through hole, a part of the conductor layer is formed by a gas reaching from the periphery of the conductor layer to the through hole. A ball grid array type package substrate, which is covered with a punching resist layer.
【請求項2】 中空状のスルーホールが形成され、該ス
ルーホールの一端がソルダレジスト層により閉塞され、
開口した前記スルーホールの他端の周囲にハンダボール
接続用の導体層が形成されたボールグリッドアレイ型パ
ッケージ基板において、前記導体層の一部に、該導体層
の周辺より前記スルーホールに至るガス抜き用切り欠け
部が形成されていることを特徴とするボールグリッドア
レイ型パッケージ基板。
2. A hollow through hole is formed, and one end of the through hole is closed by a solder resist layer.
In a ball grid array type package substrate in which a conductor layer for solder ball connection is formed around the other end of the opened through hole, a gas reaching from the periphery of the conductor layer to the through hole is formed in a part of the conductor layer. A ball grid array type package substrate, wherein a cutout notch is formed.
【請求項3】 中空状のスルーホールが形成され、該ス
ルーホールの前記他端周囲にハンダボール接続用の導体
層が形成された基板の両面であって、前記スルーホール
及び前記導体層を含む部分に、ソルダレジスト層を形成
するソルダレジスト層形成工程と、フォトリソグラフィ
ーの手法を用い、前記導体層上のソルダレジスト層をガ
ス抜き用レジスト層のみが残るように除去するソルダレ
ジスト層除去工程とを含むことを特徴とする請求項1記
載のボールグリッドアレイ型パッケージ基板の製造方
法。
3. A substrate having a hollow through-hole formed therein and a conductor layer for solder ball connection formed around the other end of the through-hole, including the through-hole and the conductor layer. In part, a solder resist layer forming step of forming a solder resist layer, and using a photolithography technique, a solder resist layer removing step of removing the solder resist layer on the conductor layer so that only the degassing resist layer remains 2. The method for manufacturing a ball grid array type package substrate according to claim 1, further comprising:
【請求項4】 中空状のスルーホールが形成され、該ス
ルーホールの周囲を含む少なくとも一主面に導体層が形
成された基板に、前記ガス抜き用切り欠け部が形成され
るように導体層にエッチング処理を施す工程を含むこと
を特徴とする請求項2記載のボールグリッドアレイ型パ
ッケージ基板の製造方法。
4. A conductor layer such that the gas vent cutout is formed in a substrate having a hollow through hole formed therein and a conductor layer formed on at least one main surface including the periphery of the through hole. 3. The method for manufacturing a ball grid array type package substrate according to claim 2, further comprising a step of performing an etching process on the substrate.
JP23130796A 1996-08-13 1996-08-13 Ball grid array type package substrate and method of manufacturing the same Pending JPH1065043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23130796A JPH1065043A (en) 1996-08-13 1996-08-13 Ball grid array type package substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23130796A JPH1065043A (en) 1996-08-13 1996-08-13 Ball grid array type package substrate and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JPH1065043A true JPH1065043A (en) 1998-03-06

Family

ID=16921580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23130796A Pending JPH1065043A (en) 1996-08-13 1996-08-13 Ball grid array type package substrate and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JPH1065043A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030077786A (en) * 2002-03-27 2003-10-04 주식회사 칩팩코리아 Tape ball grid array package
US6664139B2 (en) * 2000-06-16 2003-12-16 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6796028B2 (en) 2000-08-23 2004-09-28 Micron Technology, Inc. Method of Interconnecting substrates for electrical coupling of microelectronic components
US6838760B1 (en) 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
JP2008153455A (en) * 2006-12-18 2008-07-03 Fuji Electric Device Technology Co Ltd Ultra-compact power converter

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664139B2 (en) * 2000-06-16 2003-12-16 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6796028B2 (en) 2000-08-23 2004-09-28 Micron Technology, Inc. Method of Interconnecting substrates for electrical coupling of microelectronic components
US6982386B2 (en) 2000-08-23 2006-01-03 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6983551B2 (en) 2000-08-23 2006-01-10 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US7049685B2 (en) 2000-08-24 2006-05-23 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
US7101737B2 (en) 2000-08-28 2006-09-05 Micron Technology, Inc. Method of encapsulating interconnecting units in packaged microelectronic devices
US7332376B2 (en) 2000-08-28 2008-02-19 Micron Technology, Inc. Method of encapsulating packaged microelectronic devices with a barrier
KR20030077786A (en) * 2002-03-27 2003-10-04 주식회사 칩팩코리아 Tape ball grid array package
JP2008153455A (en) * 2006-12-18 2008-07-03 Fuji Electric Device Technology Co Ltd Ultra-compact power converter

Similar Documents

Publication Publication Date Title
KR100964833B1 (en) Semiconductor device and manufacturing method thereof
US6239488B1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
JP4312766B2 (en) Semiconductor device
US20080179740A1 (en) Package substrate, method of fabricating the same and chip package
JPH11186294A (en) Semiconductor package and manufacturing method thereof
US7101781B2 (en) Integrated circuit packages without solder mask and method for the same
JP3934104B2 (en) Method for producing ball grid array substrate
JP5117270B2 (en) WIRING BOARD, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
CN100524724C (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
US20090184413A1 (en) Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board
JP3939847B2 (en) Manufacturing method of semiconductor device
JPH1065043A (en) Ball grid array type package substrate and method of manufacturing the same
JP3281591B2 (en) Semiconductor device and manufacturing method thereof
KR100629887B1 (en) Metal chip scale semiconductor package and manufacturing method thereof
JP2003142632A (en) Semiconductor device
JP3616742B2 (en) Chip support substrate for semiconductor package
US20010012644A1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
JP4605176B2 (en) Semiconductor mounting substrate, semiconductor package manufacturing method, and semiconductor package
JP3180719B2 (en) BGA type package substrate
JPH08204103A (en) Multi-terminal semiconductor package
JP3684517B2 (en) Semiconductor device
JP2005217445A (en) Manufacturing method of semiconductor device
JP4605177B2 (en) Semiconductor mounting substrate
JP4696368B2 (en) Semiconductor package substrate and manufacturing method thereof, and semiconductor package and manufacturing method thereof
KR19990073289A (en) Manufacturing method of PCB and PCB thereby