JPH10308368A - Manufacture of semiconductor wafer - Google Patents
Manufacture of semiconductor waferInfo
- Publication number
- JPH10308368A JPH10308368A JP13591297A JP13591297A JPH10308368A JP H10308368 A JPH10308368 A JP H10308368A JP 13591297 A JP13591297 A JP 13591297A JP 13591297 A JP13591297 A JP 13591297A JP H10308368 A JPH10308368 A JP H10308368A
- Authority
- JP
- Japan
- Prior art keywords
- grinding
- semiconductor wafer
- ground
- polishing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000005498 polishing Methods 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000005530 etching Methods 0.000 abstract description 10
- 239000006061 abrasive grain Substances 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 81
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 39
- 229910052710 silicon Inorganic materials 0.000 description 39
- 239000010703 silicon Substances 0.000 description 39
- 238000010438 heat treatment Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000008119 colloidal silica Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910017435 S2 In Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 235000011187 glycerol Nutrition 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は半導体ウェーハの
製造方法、詳しくは研削砥石による平面研削を用いたシ
リコンウェーハの製造方法に関する。The present invention relates to a method for manufacturing a semiconductor wafer, and more particularly, to a method for manufacturing a silicon wafer using surface grinding with a grinding wheel.
【０００２】[0002]
【従来の技術】従来のシリコンウェーハの製造方法を図
８のフローチャートを参照して説明する。まず、スライ
ス工程（Ｓ８０１）で、インゴットからシリコンウェー
ハをスライスする。次の面取り工程（Ｓ８０２）では、
このシリコンウェーハの周縁に面取り加工が施される。
次のラップ工程（Ｓ８０３）においては、ラップ盤によ
りそのウェーハの表裏両面にラップ加工が施される。さ
らに、ＣＣＲ（Ｃｈｅｍｉｃａｌ Ｃｏｒｎｏｒ Ｒｏ
ｕｎｄｉｎｇ）工程（Ｓ８０４）では、周縁の面取り面
に対してエッチングが施される。そして、次のエッチン
グ工程（Ｓ８０５）では、ラップドウェーハは所定のエ
ッチング液（混酸）に浸漬され、そのラップ加工での歪
み、面取り工程での歪み等が除去される。この場合、片
面で２０μｍ、両面で４０μｍ程度がエッチングされて
いた。この後、シリコンウェーハはドナーキラー熱処理
工程（Ｓ８０６）、所望の場合はゲッタリング工程（Ｓ
８０７）を経る。続いて、このシリコンウェーハはワッ
クスを用いて研磨盤に固着され、片面が鏡面研磨される
（Ｓ８０８）。さらに、このシリコンウェーハの研磨面
には、仕上げ研磨工程（Ｓ８０９）にて仕上げ研磨が施
される。この後、シリコンウェーハは表面に付着したワ
ックス等が除去され、さらには仕上げ洗浄工程（Ｓ８１
０）を経る。2. Description of the Related Art A conventional method for manufacturing a silicon wafer will be described with reference to a flowchart of FIG. First, in a slicing step (S801), a silicon wafer is sliced from an ingot. In the next chamfering step (S802),
The periphery of the silicon wafer is chamfered.
In the next lapping step (S803), lapping is performed on both front and back surfaces of the wafer by a lapping machine. Furthermore, CCR (Chemical Cornor Ro)
In the undoing step (S804), etching is performed on the peripheral chamfered surface. Then, in the next etching step (S805), the wrapped wafer is immersed in a predetermined etching solution (mixed acid) to remove distortion in the lapping process, distortion in the chamfering step, and the like. In this case, about 20 μm was etched on one side and about 40 μm was etched on both sides. Thereafter, the silicon wafer is subjected to a donor killer heat treatment step (S806) and, if desired, a gettering step (S806).
807). Subsequently, the silicon wafer is fixed to a polishing board using wax, and one side is mirror-polished (S808). Further, the polished surface of the silicon wafer is subjected to finish polishing in a finish polishing step (S809). Thereafter, the wax and the like adhering to the surface of the silicon wafer are removed, and the silicon wafer is further subjected to a finish cleaning step (S81).
0).
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、このよ
うな従来のシリコンウェーハの製造方法にあっては、作
製されたシリコンウェーハの表面が低平坦度であるとい
う課題があった。However, such a conventional method of manufacturing a silicon wafer has a problem that the surface of the manufactured silicon wafer has a low flatness.
【０００４】[0004]
【発明の目的】この発明の目的は、表面平坦度が高い半
導体ウェーハの製造方法を提供するものである。また、
この発明の目的は、エッチング工程でのエッチング量・
エッチング時間を減じて、スループットを高めること
を、その目的としている。An object of the present invention is to provide a method for manufacturing a semiconductor wafer having a high surface flatness. Also,
An object of the present invention is to provide an etching amount in an etching process.
The aim is to increase the throughput by reducing the etching time.
【０００５】[0005]
【課題を解決するための手段】請求項１に記載の発明
は、面取り加工が施された半導体ウェーハをラップする
工程と、この半導体ウェーハのラップされた表裏両面
を、高番手の研削砥石を用いて順に平面研削する工程
と、その後、この表裏両面を同時に研磨する工程とを含
む半導体ウェーハの製造方法である。According to a first aspect of the present invention, there is provided a method of wrapping a chamfered semiconductor wafer, and lapping the wrapped front and back surfaces of the semiconductor wafer using a high-count grinding wheel. This is a method for manufacturing a semiconductor wafer including a step of sequentially performing surface grinding and a step of simultaneously polishing both front and back surfaces.
【０００６】請求項２に記載の発明は、面取り加工後の
半導体ウェーハの一面を低番手の研削砥石を用いて平面
研削する工程と、この半導体ウェーハの研削面を高番手
の研削砥石を用いて平面研削する工程と、この研削面を
研磨する工程と、を備えた半導体ウェーハの製造方法で
ある。According to a second aspect of the present invention, there is provided a step of surface-grinding one surface of a semiconductor wafer after chamfering using a low-number grinding wheel, and using a high-number grinding wheel to grind the ground surface of the semiconductor wafer. This is a method for manufacturing a semiconductor wafer comprising a step of performing surface grinding and a step of polishing the ground surface.
【０００７】請求項３に記載した発明は、上記半導体ウ
ェーハの一面は張り合わせ半導体ウェーハの活性層側の
表面である請求項２に記載の半導体ウェーハの製造方法
である。The invention according to claim 3 is the method for manufacturing a semiconductor wafer according to claim 2, wherein one surface of the semiconductor wafer is a surface on the active layer side of the bonded semiconductor wafer.
【０００８】請求項４に記載の発明は、半導体ウェーハ
の一面に被着されたポリシリコン膜を、高番手の研削砥
石を用いて平面研削する工程と、この研削面を研磨する
工程と、を備えた半導体ウェーハの製造方法である。According to a fourth aspect of the present invention, a step of surface-polishing a polysilicon film deposited on one surface of a semiconductor wafer using a high-count grinding wheel and a step of polishing the ground surface are provided. This is a method of manufacturing a semiconductor wafer provided with the method.
【０００９】請求項５に記載の発明は、上記高番手の研
削砥石は、＃１５００〜＃２５００である請求項１〜請
求項４のいずれか１項に記載の半導体ウェーハの製造方
法である。A fifth aspect of the present invention is the method for manufacturing a semiconductor wafer according to any one of the first to fourth aspects, wherein the high-count grinding wheel is # 1500 to # 2500.
【００１０】[0010]
【作用】請求項１に記載の発明では、面取り加工が施さ
れた半導体ウェーハをラップ盤でラップする。この後、
この半導体ウェーハのラップされた表裏両面を、高番手
（例えば＃２５００）の研削砥石を用いて順番に平面研
削する。片面毎に平面研削するものである。その後、こ
の表裏両面を同時に研磨する。この場合、このラップ面
には、所定のダメージが残っているため、研削砥石での
平面研削を行うことができるものである。そして、この
研削によりラップドダメージを除去するものである。According to the first aspect of the present invention, the semiconductor wafer subjected to the chamfering process is wrapped by a lapping machine. After this,
Both sides of the wrapped front and back sides of the semiconductor wafer are sequentially ground using a high-count (for example, # 2500) grinding wheel. Surface grinding is performed on each side. Thereafter, the front and back surfaces are simultaneously polished. In this case, since predetermined damage remains on the lap surface, surface grinding with a grinding wheel can be performed. Then, lapping damage is removed by this grinding.
【００１１】図１にはこのラップドダメージ層の研削
（Ａ）の概念を、ロウダメージ層のそれ（Ｂ）とともに
示している。すなわち、ラップドダメージ層の研削
（Ａ）では、大きめの切り屑が発生する。よって、磨滅
した砥粒が脱落する。また、刃先に付着した切り屑が飛
ぶ。また、ボンド磨耗が進行する。その結果、研削能力
が向上することとなる。一方、ロウダメージ層の研削
（Ｂ）では、発生する切り屑が小さい。その結果、砥粒
磨滅が進行する。切り屑が刃先に付着する。ボンド磨耗
が進行しない。よって、研削能力が低下する。FIG. 1 shows the concept of grinding (A) of the wrapped damage layer together with that of the low damage layer (B). That is, in the grinding (A) of the wrapped damage layer, large chips are generated. Therefore, the worn abrasive grains fall off. Also, the chips attached to the cutting edge fly. In addition, bond wear proceeds. As a result, the grinding ability is improved. On the other hand, in the grinding of the low damage layer (B), the generated chips are small. As a result, abrasive grain wear proceeds. Chips adhere to the cutting edge. Bond wear does not progress. Therefore, the grinding ability is reduced.
【００１２】請求項２に記載の発明では、面取り加工後
の半導体ウェーハの一面を低番手の研削砥石を用いて平
面研削する。例えば＃３００〜＃６００の砥石を使用す
る。その結果、研削面には研削ダメージが付加されるこ
ととなる。この半導体ウェーハの研削面を高番手（＃２
５００）の研削砥石を用いて平面研削する。低番手の砥
石で研削ダメージが付与された面は高番手の砥石でも研
削することができるからである。その後、この研削面を
鏡面研磨する。研削ダメージを除去するものである。According to the second aspect of the present invention, one surface of the semiconductor wafer after the chamfering is surface-ground using a low-count grinding wheel. For example, grinding wheels # 300 to # 600 are used. As a result, grinding damage is added to the ground surface. The ground surface of this semiconductor wafer is changed to high count (# 2
The surface is ground using a grinding wheel (500). This is because a surface to which grinding damage has been applied by a low-counter grindstone can also be ground by a higher-counter grindstone. Thereafter, the ground surface is mirror-polished. This is to remove grinding damage.
【００１３】請求項３に記載の発明では、張り合わせら
れた半導体ウェーハの活性層側の表面を低番手の砥石で
平面研削した後、高番手の砥石で平面研削する。そし
て、この後、この研削面は鏡面研磨される。この結果、
張り合わせウェーハの活性層側部分を所定の厚さに形成
することができる。According to the third aspect of the present invention, the surface of the bonded semiconductor wafer on the active layer side is subjected to surface grinding with a low-counter grindstone and then surface-ground with a higher-counter grindstone. Thereafter, the ground surface is mirror-polished. As a result,
The active layer side portion of the bonded wafer can be formed to a predetermined thickness.
【００１４】請求項４に記載の発明では、半導体ウェー
ハの一面に被着されたポリシリコン膜を、高番手の研削
砥石を用いて平面研削する。そして、この研削面を研磨
し、研削ダメージを除去する。ポリシリコン膜を有する
ウェーハをも研削することができる。According to the invention described in claim 4, the polysilicon film deposited on one surface of the semiconductor wafer is surface-ground using a high-count grinding wheel. Then, the ground surface is polished to remove grinding damage. A wafer having a polysilicon film can also be ground.
【００１５】請求項５に記載の発明では、上記高番手の
研削砥石は、＃１５００〜＃２５００である。よって、
このような細かな砥粒を有する砥石での研削を、半導体
ウェーハの各面（ラップ面、低番手砥石での研削面、ポ
リシリコン面）に対して実行することができる。上述し
たように、リドレッシング効果により、＃２５００の研
削砥石で研削を行うことができるものである。According to the fifth aspect of the present invention, the high-count grinding wheels are # 1500 to # 2500. Therefore,
Grinding with a grindstone having such fine abrasive grains can be performed on each surface (lap surface, ground surface with a low-counter grindstone, polysilicon surface) of the semiconductor wafer. As described above, the grinding can be performed with the # 2500 grinding wheel due to the redressing effect.
【００１６】[0016]
【発明の実施の形態】以下、この発明の実施例を図面を
参照して説明する。図２〜図５は、この発明の第１実施
例に係るシリコンウェーハの製造方法を説明するための
図である。Embodiments of the present invention will be described below with reference to the drawings. 2 to 5 are views for explaining a method for manufacturing a silicon wafer according to the first embodiment of the present invention.
【００１７】図２に示すように、この実施例にあって
は、大略、スライス、面取り、ラップ、ＣＣＲ、片面毎
の研削、熱処理、ゲッタリング処理、両面同時研磨、片
面仕上げ研磨、仕上げ洗浄の各工程を経て、シリコンウ
ェーハが作製される。As shown in FIG. 2, in this embodiment, in general, slicing, chamfering, lapping, CCR, grinding for each side, heat treatment, gettering processing, simultaneous polishing on both sides, finish polishing on one side, and finish cleaning are performed. Through each step, a silicon wafer is manufactured.
【００１８】具体的には、ＣＺ法により引き上げられた
シリコンインゴットは、スライス工程（Ｓ２０１）で所
定の厚さにスライスされる。次に、このスライスドウェ
ーハは、面取り工程（Ｓ２０２）で、その周縁部が面取
り用の砥石を用いて所定形状に面取りされる。この結
果、シリコンウェーハの周縁部は所定の丸みを帯びた形
状（例えばＭＯＳ型の面取り形状）に成形される。次
に、この面取り加工が施されたシリコンウェーハはラッ
プ工程（Ｓ２０３）でラップされる。このラップ工程で
は、シリコンウェーハを、互いに平行に保たれたラップ
定盤の間に配置し、アルミナ砥粒とグリセリンの混合物
であるラップ液をこのラップ定盤とシリコンウェーハと
の間に流し込む。そして、加圧下で回転・摺り合わせを
行うことにより、このウェーハ両面を機械的に研磨す
る。Specifically, the silicon ingot pulled up by the CZ method is sliced to a predetermined thickness in a slicing step (S201). Next, in the chamfering step (S202), the periphery of the sliced wafer is chamfered into a predetermined shape using a chamfering grindstone. As a result, the peripheral portion of the silicon wafer is formed into a predetermined rounded shape (for example, a MOS type chamfered shape). Next, the chamfered silicon wafer is wrapped in a wrapping step (S203). In this lapping step, a silicon wafer is placed between lapping plates kept parallel to each other, and a lapping liquid, which is a mixture of alumina abrasive grains and glycerin, is poured between the lapping plate and the silicon wafer. Then, both sides of the wafer are mechanically polished by rotating and sliding under pressure.
【００１９】次のＣＣＲ工程（Ｓ２０４）においては、
シリコンウェーハはその面取り面がエッチングされて面
取り加工での歪みなどが除去されるとともに平坦化され
る。複数のシリコンウェーハを重ね合わせて（ギャザー
して）混酸の液槽中に浸して各面取り面のみをエッチン
グするものである。なお、この面取り面にＰＣＲ（Ｐｏ
ｌｉｓｈｉｎｇ Ｃｏｎｏｒ Ｒｏｕｎｄｉｎｇ）加工
を施して鏡面化してもよい。In the next CCR step (S204),
The chamfered surface of the silicon wafer is etched to remove distortion and the like in the chamfering process and to be flattened. A plurality of silicon wafers are overlapped (gathered) and immersed in a mixed acid solution bath to etch only the chamfered surfaces. In addition, PCR (Po
It may be mirror-finished by subjecting it to a Living Conor Rounding process.
【００２０】さらに、このシリコンウェーハのラップ面
を、高番手の（例えば＃２５００）研削砥石を用いて平
面研削する。まず、ウェーハ表面を研削し（Ｓ２０
５）、次いでウェーハ裏面を同様に研削する（Ｓ２０
６）。これら研削工程での、シリコンウェーハの研削量
は、片面側で１５μｍ程度、両面を合計すると３０μｍ
程度である。研削装置については後述する。この後、シ
リコンウェーハは６００℃以上のドナーキラー熱処理が
（Ｓ２０７）、所望の場合はさらにゲッタリング処理
（Ｓ２０８）が施されることとなる。例えばシリコンウ
ェーハの裏面にサンドブラスト処理が施される。Further, the lap surface of the silicon wafer is ground using a high-count (eg, 2500) grinding wheel. First, the wafer surface is ground (S20
5) Then, the back surface of the wafer is similarly ground (S20).
6). The grinding amount of the silicon wafer in these grinding steps is about 15 μm on one side, and 30 μm in total on both sides.
It is about. The grinding device will be described later. Thereafter, the silicon wafer is subjected to a donor killer heat treatment at a temperature of 600 ° C. or higher (S207) and, if desired, a gettering process (S208). For example, sandblasting is performed on the back surface of the silicon wafer.
【００２１】次に、このシリコンウェーハは両面同時研
磨工程において、その表裏両面に同時に機械的化学的研
磨が施される（Ｓ２０９）。上記研削またはラップ加工
での歪み等が除去される。例えばこの片面毎の研削によ
るウェーハでは、その研磨量は、片面で５〜１０μｍ、
両面で１０〜２０μｍである。Next, in the double-sided simultaneous polishing step, the front and back surfaces of the silicon wafer are simultaneously subjected to mechanical and chemical polishing (S209). The distortion or the like in the grinding or lapping is removed. For example, in the case of a wafer obtained by grinding on each side, the polishing amount is 5 to 10 μm on one side,
It is 10 to 20 μm on both sides.
【００２２】このようにして加工、処理されたシリコン
ウェーハは仕上げ研磨工程（Ｓ２１０）に付され、この
工程で片面について仕上げ鏡面研磨が実施される。この
後、仕上げ洗浄工程（Ｓ２１１）を経てシリコンウェー
ハは製造される。The silicon wafer processed and processed as described above is subjected to a finish polishing step (S210), and in this step, finish mirror polishing is performed on one side. Thereafter, a silicon wafer is manufactured through a finish cleaning step (S211).
【００２３】図３、図４には上記研削工程で使用する片
面研削装置を示す。上記片面研削工程（Ｓ２０５，Ｓ２
０６）では、この研削装置に、ラップドウェーハｗｆを
搭載してその片面毎の研削を行う。すなわち、チャック
テーブル４１にウェーハｗｆを搭載・固定し、回転する
研削ヘッド４２を接近・下降させてその上面（表面）を
例えば１５μｍ程度研削する。一方の面の研削が終了す
ると、チャック４１にウェーハを裏返して吸着し、同様
に裏面を研削する。FIGS. 3 and 4 show a single-side grinding apparatus used in the above-mentioned grinding step. The single-side grinding process (S205, S2
In step 06), the lapped wafer wf is mounted on the grinding apparatus, and grinding is performed on each side. That is, the wafer wf is mounted and fixed on the chuck table 41, and the rotating grinding head 42 is approached and lowered to grind the upper surface (surface) by, for example, about 15 μm. When the grinding of one surface is completed, the wafer is turned upside down and adsorbed on the chuck 41, and the back surface is similarly ground.
【００２４】また、上記両面同時研磨（Ｓ２０９）は、
両面研磨装置を使用して以下のようにして施される。す
なわち、シリコンウェーハを、両面研磨装置のキャリア
プレートにワックスレスの状態で保持させた後、その上
下から回転する研磨布をウェーハ表裏両面に同時に当接
させ、アルカリ性研磨液を供給しつつ、メカノケミカル
研磨を行うものである。In addition, the simultaneous double-side polishing (S 209)
It is applied as follows using a double-side polishing apparatus. That is, after holding the silicon wafer in a wax-less state on the carrier plate of the double-side polishing apparatus, the polishing cloth rotating from above and below is simultaneously brought into contact with the front and back surfaces of the wafer, and while supplying the alkaline polishing liquid, the mechanochemical Polishing is performed.
【００２５】この両面研磨装置は、シリコンウェーハを
保持するキャリアプレートと、このキャリアプレートの
上下に配設された一対の研磨ヘッドとを有して構成され
ている。キャリアプレートにはシリコンウェーハが嵌入
される円形孔が形成されている。一対の研磨ヘッドはそ
れぞれ回転自在に設けられ、各研磨ヘッドの上定盤、下
定盤の表面には研磨布が貼付されている。供給する研磨
液としては、ＳｉＯ2（コロイダルシリカ）等の微細な
研磨粒子を含有するアルカリ性研磨液が使用される。ま
た、研磨布に対する当接圧力は５０〜４００ｇｆ／ｃｍ
2程度、研磨液のｐＨ濃度は９〜１１、コロイダルシリ
カ粒子の平均粒径は０．０１〜０．０２μｍ程度が好ま
しい。これにより、ポリッシング面の平均粗さＲａ、最
大粗さＲmaxは所定値に形成されることとなる。研磨時
のシリコン層の平均除去量は、上述のように研削ウェー
ハでは５〜１０μｍ程度である。This double-side polishing apparatus includes a carrier plate for holding a silicon wafer, and a pair of polishing heads disposed above and below the carrier plate. The carrier plate has a circular hole into which the silicon wafer is inserted. Each of the pair of polishing heads is provided rotatably, and a polishing cloth is affixed to the surface of the upper surface plate and the lower surface plate of each polishing head. As the supplied polishing liquid, an alkaline polishing liquid containing fine polishing particles such as SiO 2 (colloidal silica) is used. The contact pressure against the polishing pad is 50 to 400 gf / cm.
About 2, pH concentration of the polishing solution is 9-11, the average particle size of the colloidal silica particles of about 0.01~0.02μm are preferred. Thus, the average roughness Ra of the polishing surface, the maximum roughness R max that is formed to a predetermined value. The average removal amount of the silicon layer during polishing is about 5 to 10 μm for the ground wafer as described above.
【００２６】図５には、この実施例で作製されたシリコ
ンウェーハの表面平坦度（マイクロラフネス）を従来例
の場合と比較している。比較は同一サイズのシリコンウ
ェーハを同一のスライス・面取り工程を経て作製し、各
条件を経て、同一条件で測定したものである。ＴＴＶ
（Ｔｏｔａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏ
ｎ）の測定は公知の装置（ＡＤＥ）で行った。この結
果、従来のエッチングを含むプロセスに比較して本実施
例の場合が表面平坦度は向上していることが明らかであ
る。FIG. 5 compares the surface flatness (micro-roughness) of the silicon wafer manufactured in this embodiment with that of the conventional example. In the comparison, silicon wafers of the same size were manufactured through the same slicing and chamfering steps, and were measured under the same conditions under the respective conditions. TTV
(Total Thickness Variatio
The measurement of n) was performed by a known device (ADE). As a result, it is clear that the surface flatness of this embodiment is improved as compared with the conventional process including etching.
【００２７】次に、この発明の第２実施例について説明
する。この実施例は、張り合わせ基板のＡ板（活性層側
ウェーハ）に対していわゆる２段研削を実施した例であ
る。図６に示すように、張り合わせ（Ｓ６０１）、張り
合わせ強化熱処理（Ｓ６０２）、Ａ板の面取り加工（Ｓ
６０３）が施された張り合わせ半導体ウェーハの活性層
側ウェーハ（Ａ板）の表面を、まず、低番手の研削砥石
（＃５００）を用いて平面研削する（Ｓ６０４）。研削
装置は上記実施例の場合と同じとする。よって、研削面
には所定のダメージが形成されることとなる（図１
（Ａ）参照）。そして、この張り合わせウェーハの低番
手研削面を、さらに、高番手の研削砥石（＃２５００）
を用いて平面研削する（Ｓ６０５）。次いで、この研削
面に鏡面研磨を施す（Ｓ６０６）。研磨量は約２５μｍ
以上とする。研削ダメージを除去するものでもある。そ
の後、仕上げ研磨（Ｓ６０７）を経て、張り合わせウェ
ーハが作製されることとなる。この実施例にあっても、
ウェーハ表面の平坦度を高めることができる。Next, a second embodiment of the present invention will be described. This embodiment is an example in which a so-called two-stage grinding is performed on the A plate (active layer side wafer) of the bonded substrate. As shown in FIG. 6, lamination (S601), lamination strengthening heat treatment (S602), chamfering of A plate (S601)
First, the surface of the active layer side wafer (A plate) of the bonded semiconductor wafer subjected to 603) is surface-ground using a low-counter grinding wheel (# 500) (S604). The grinding device is the same as in the above embodiment. Therefore, predetermined damage is formed on the ground surface (FIG. 1).
(A)). Then, the low-count grinding surface of the bonded wafer is further converted to a high-count grinding wheel (# 2500).
Is used for surface grinding (S605). Next, the ground surface is mirror-polished (S606). Polishing amount is about 25μm
Above. It also removes grinding damage. Thereafter, the bonded wafer is manufactured through finish polishing (S607). Even in this example,
The flatness of the wafer surface can be increased.
【００２８】この発明の第３実施例を以下説明する。こ
の実施例では、ポリシリコン膜についての研削を説明し
ている。図７（Ａ）〜（Ｅ）に示すように、シリコンウ
ェーハｗｆの一面（デバイスｄｅｖ形成面）に被着され
たポリシリコン膜ｐｏｌｙを、高番手の研削砥石（＃２
５００）を用いて平面研削する。この平坦な研削面１０
０を研磨した後、他のシリコンウェーハＳｉと張り合わ
せる（Ｄ）。そして、シリコンウェーハｗｆのデバイス
形成面の反対側のシリコン面１０１を研削、研磨して、
デバイスｄｅｖを露出させる（Ｅ）。この実施例でも研
削面の平坦度は高い。A third embodiment of the present invention will be described below. In this embodiment, grinding of a polysilicon film is described. As shown in FIGS. 7A to 7E, the polysilicon film poly deposited on one surface (device dev formation surface) of the silicon wafer wf is converted into a high-count grinding wheel (# 2).
The surface is ground by using (500). This flat ground surface 10
After polishing 0, it is bonded to another silicon wafer Si (D). Then, the silicon surface 101 opposite to the device forming surface of the silicon wafer wf is ground and polished,
The device dev is exposed (E). Also in this embodiment, the flatness of the ground surface is high.
【００２９】[0029]
【発明の効果】この発明によれば、得られる半導体ウェ
ーハの平坦度を十分に高めることもできる。また、エッ
チング工程をなくすことができる。According to the present invention, the flatness of the obtained semiconductor wafer can be sufficiently increased. Further, the etching step can be eliminated.
【図１】この発明に係るリドレッシング効果の概念を説
明するための模式図である。FIG. 1 is a schematic diagram for explaining a concept of a redressing effect according to the present invention.
【図２】この発明の第１実施例に係る半導体ウェーハの
製造方法を示すフローチャートである。FIG. 2 is a flowchart showing a method for manufacturing a semiconductor wafer according to the first embodiment of the present invention.
【図３】この発明の第１実施例に係る片面研削装置を示
す斜視図である。FIG. 3 is a perspective view showing a single-side grinding apparatus according to the first embodiment of the present invention.
【図４】この発明の第１実施例に係る片面研削装置を示
す斜視図およびその主要部の断面図である。FIG. 4 is a perspective view showing the single-side grinding apparatus according to the first embodiment of the present invention and a sectional view of a main part thereof.
【図５】この発明の第１実施例に係る研削の効果を示す
グラフである。FIG. 5 is a graph showing the effect of grinding according to the first embodiment of the present invention.
【図６】この発明の第２実施例に係る張り合わせ半導体
ウェーハの製造方法を示すフローチャートである。FIG. 6 is a flowchart showing a method for manufacturing a bonded semiconductor wafer according to a second embodiment of the present invention.
【図７】この発明の第３実施例に係る張り合わせ半導体
ウェーハの製造方法を示す工程毎の断面図である。FIG. 7 is a sectional view for each step showing a method for manufacturing a bonded semiconductor wafer according to a third embodiment of the present invention.
【図８】従来の半導体ウェーハの製造方法を説明するた
めのフローチャートである。FIG. 8 is a flowchart illustrating a conventional method of manufacturing a semiconductor wafer.
ｗｆ シリコンウェーハ。 wf Silicon wafer.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺沢 昭浩 東京都千代田区大手町１丁目５番１号 三 菱マテリアルシリコン株式会社内 ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Akihiro Terasawa 1-5-1, Otemachi, Chiyoda-ku, Tokyo Mitsubishi Materials Silicon Corporation
Claims (5)
ラップする工程と、 この半導体ウェーハのラップされた表裏両面を、高番手
の研削砥石を用いて順に平面研削する工程と、 その後、この表裏両面を同時に研磨する工程とを含む半
導体ウェーハの製造方法。1. A step of wrapping a chamfered semiconductor wafer, a step of sequentially grinding both surfaces of the wrapped front and back surfaces of the semiconductor wafer using a high-count grinding wheel, and Polishing a semiconductor wafer simultaneously.
低番手の研削砥石を用いて平面研削する工程と、 この半導体ウェーハの研削面を高番手の研削砥石を用い
て平面研削する工程と、 この研削面を研磨する工程とを備えた半導体ウェーハの
製造方法。2. A step of surface-grinding one surface of the semiconductor wafer after chamfering using a low-number grinding wheel, and a step of surface-grinding the ground surface of the semiconductor wafer using a high-number grinding wheel. Polishing a ground surface.
半導体ウェーハの活性層側の表面である請求項２に記載
の半導体ウェーハの製造方法。3. The method for manufacturing a semiconductor wafer according to claim 2, wherein one surface of the semiconductor wafer is a surface on the active layer side of the bonded semiconductor wafer.
シリコン膜を、高番手の研削砥石を用いて平面研削する
工程と、 この研削面を研磨する工程とを備えた半導体ウェーハの
製造方法。4. A method for manufacturing a semiconductor wafer, comprising: a step of surface-polishing a polysilicon film applied on one surface of a semiconductor wafer using a high-count grinding wheel; and a step of polishing the ground surface.
＃２５００である請求項１〜請求項４のいずれか１項に
記載の半導体ウェーハの製造方法。5. The high-count grinding wheel is # 1500
The method for manufacturing a semiconductor wafer according to any one of claims 1 to 4, wherein the method is # 2500.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13591297A JP3521051B2 (en) | 1997-05-08 | 1997-05-08 | Silicon wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13591297A JP3521051B2 (en) | 1997-05-08 | 1997-05-08 | Silicon wafer manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10308368A true JPH10308368A (en) | 1998-11-17 |
| JP3521051B2 JP3521051B2 (en) | 2004-04-19 |
Family
ID=15162753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13591297A Expired - Fee Related JP3521051B2 (en) | 1997-05-08 | 1997-05-08 | Silicon wafer manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3521051B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102331A (en) * | 1999-09-30 | 2001-04-13 | Mitsubishi Materials Silicon Corp | High flatness back surface matted wafer and its manufacturing method and/or front surface grinding back surface lapping device used for manufacturing method |
| JP2003257906A (en) * | 2002-03-05 | 2003-09-12 | Sumitomo Mitsubishi Silicon Corp | Method for polishing semiconductor wafer |
-
1997
- 1997-05-08 JP JP13591297A patent/JP3521051B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102331A (en) * | 1999-09-30 | 2001-04-13 | Mitsubishi Materials Silicon Corp | High flatness back surface matted wafer and its manufacturing method and/or front surface grinding back surface lapping device used for manufacturing method |
| JP2003257906A (en) * | 2002-03-05 | 2003-09-12 | Sumitomo Mitsubishi Silicon Corp | Method for polishing semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3521051B2 (en) | 2004-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6312976B2 (en) | Manufacturing method of semiconductor wafer | |
| US6352927B2 (en) | Semiconductor wafer and method for fabrication thereof | |
| KR20000017512A (en) | Method for reclaiming wafer substrate and polishing solution composition for reclaiming wafer substrate | |
| JPH0997775A (en) | Manufacture of mirror-surface semiconductor wafer | |
| JP6027346B2 (en) | Manufacturing method of semiconductor wafer | |
| JP3328193B2 (en) | Method for manufacturing semiconductor wafer | |
| JP3775176B2 (en) | Semiconductor wafer manufacturing method and manufacturing apparatus | |
| JP3336191B2 (en) | Method for manufacturing semiconductor wafer | |
| JP4366928B2 (en) | Manufacturing method for single-sided mirror wafer | |
| WO2007026556A1 (en) | Method and system for mirror-polishing semiconductor wafer | |
| WO2005070619A1 (en) | Method of grinding wafer and wafer | |
| JP3606432B2 (en) | Manufacturing method of high flatness wafer | |
| JP3521051B2 (en) | Silicon wafer manufacturing method | |
| JP4110801B2 (en) | Semiconductor wafer polishing method | |
| JP2002025950A (en) | Manufacturing method for semiconductor wafer | |
| JP2003151939A (en) | Method of manufacturing soi substrate | |
| JP4154683B2 (en) | Manufacturing method of high flatness back surface satin wafer and surface grinding back surface lapping apparatus used in the manufacturing method | |
| JP2000091282A (en) | Manufacture of high flatness wafer | |
| JPH09213593A (en) | Adhesive substrate and manufacturing method thereof | |
| JP3596405B2 (en) | Manufacturing method of semiconductor wafer | |
| JP2004319717A (en) | Method of manufacturing semiconductor wafer | |
| JP4153810B2 (en) | Manufacturing method of SOI wafer | |
| JP3435165B2 (en) | Polishing method and polishing apparatus | |
| JP4337079B2 (en) | Method for forming chamfered surface of semiconductor wafer | |
| JP2004255541A (en) | Semiconductor wafer manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040129 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140213 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |