[go: up one dir, main page]

JPH10285922A - Power unit - Google Patents

Power unit

Info

Publication number
JPH10285922A
JPH10285922A JP9078497A JP9078497A JPH10285922A JP H10285922 A JPH10285922 A JP H10285922A JP 9078497 A JP9078497 A JP 9078497A JP 9078497 A JP9078497 A JP 9078497A JP H10285922 A JPH10285922 A JP H10285922A
Authority
JP
Japan
Prior art keywords
transformer
power
period
switching element
switching means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9078497A
Other languages
Japanese (ja)
Other versions
JP3245544B2 (en
Inventor
Katsuhiko Nishimura
勝彦 西村
Hisao Shimizu
久雄 清水
Takahiro Niikura
高広 新倉
Yoshikatsu Saito
義勝 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP09078497A priority Critical patent/JP3245544B2/en
Publication of JPH10285922A publication Critical patent/JPH10285922A/en
Application granted granted Critical
Publication of JP3245544B2 publication Critical patent/JP3245544B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To maintain the rectifying efficiency of a power unit which converts AC power into DC power by synchronously rectifying the AC power and supplies the DC power to a load at a high level without changing the basic circuit configuration of the unit. SOLUTION: A power unit is provided with a transformer 10, a switching means 12 which supplies AC power to the primaryside winding of the transformer 10 by intermittently supplying its DC power input by means of an incorporated switching element, a snubber circuit 14 which forms an annular resonance circuit together with the primary-side winding of the transformer 10 during the breaking period of the switching element, and a rectifying means 16 which incorporates a plurality of elements alternately conducted in accordance with the polarity of the voltage induced in the secondary-side winding of the transformer 10 and generates DC power by rectifying the AC power through the elements. The resonance period T of the resonance circuit is set to a value that meets the inequality of 2τ<=T<=4τ (where, represents the duration of the breaking period τ of the switching element).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、交流電力を同期整
流によって直流電力に変換して負荷に供給する電源装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device for converting AC power into DC power by synchronous rectification and supplying the DC power to a load.

【0002】[0002]

【従来の技術】情報機器や通信機器などに直流電力を供
給する電源装置には、負荷の変動などによる電圧変動を
補償し、安定した直流電力を供給するスイッチングレギ
ュレータ方式が採用されている。近年、このような電源
装置では、パワートランジスタやFETなどスイッチン
グの高速化および導通損失の低減が可能なスイッチング
素子を用いることによって、損失の低減がはかられてい
る。
2. Description of the Related Art A power supply device for supplying DC power to information equipment and communication equipment employs a switching regulator system for compensating for voltage fluctuations due to load fluctuations and supplying stable DC power. In recent years, in such a power supply device, the loss has been reduced by using a switching element such as a power transistor or an FET capable of increasing the switching speed and reducing the conduction loss.

【0003】図6は、従来の電源装置の構成を示す図で
ある。図において、トランスTの一次側巻線N1の一端
は入力電源Eの陽極に接続され、トランスTの一次側巻
線N1の他端は主スイッチQ1のドレインに接続され
る。主スイッチQ1のソースは入力電源Eの陰極に接続
され、主スイッチQ1のゲートは制御回路100の出力
に接続される。
FIG. 6 is a diagram showing a configuration of a conventional power supply device. In the figure, one end of a primary winding N1 of a transformer T is connected to the anode of the input power supply E, and the other end of the primary winding N1 of the transformer T is connected to the drain of the main switch Q1. The source of the main switch Q1 is connected to the cathode of the input power supply E, and the gate of the main switch Q1 is connected to the output of the control circuit 100.

【0004】トランスTの二次側巻線N2の一端は、整
流側同期整流器(FET)Q2のゲートと、転流側同期
整流器(FET)Q3のドレインと、チョークコイルL
の一端とに接続される。また、トランスTの二次側巻線
N2の他端は、整流側同期整流器Q2のドレインおよび
転流側同期整流器Q3のゲートに接続される。整流側同
期整流器Q2のソースと転流側同期整流器Q3のソース
とは、負荷およびコンデンサC2の一端と制御回路10
0の一方の入力とに接続される。チョークコイルLの他
端は、負荷およびコンデンサC2の他端と制御回路10
0の他方の入力とに接続される。
[0004] One end of the secondary winding N2 of the transformer T has a gate of a rectifier-side synchronous rectifier (FET) Q2, a drain of a commutation-side synchronous rectifier (FET) Q3, and a choke coil L.
To one end. The other end of the secondary winding N2 of the transformer T is connected to the drain of the rectifier-side synchronous rectifier Q2 and the gate of the commutation-side synchronous rectifier Q3. The source of the rectifier side synchronous rectifier Q2 and the source of the commutation side synchronous rectifier Q3 are connected to one end of the load and the capacitor C2 and the control circuit 10.
0 is connected to one input. The other end of the choke coil L is connected to the other end of the load and the capacitor C2 and the control circuit 10.
0 is connected to the other input.

【0005】このような構成の電源装置では、主スイッ
チQ1がターンオンすると、一次側巻線N1には電磁エ
ネルギーを蓄積され、入力電源Eから供給される直流電
力が二次側に供給される。トランスTの二次側では、主
スイッチQ1がON状態の場合、一次側巻線N1から供
給される電力によって整流側同期整流器Q2がバイアス
される。このようにして整流側同期整流器Q2がバイア
スされると、トランスTの二次側では、チョークコイル
Lを介して負荷に電流が流れる。また、チョークコイル
Lには電磁エネルギーが蓄積され、コンデンサC2は充
電される。
In the power supply device having such a configuration, when the main switch Q1 is turned on, electromagnetic energy is accumulated in the primary winding N1, and DC power supplied from the input power supply E is supplied to the secondary side. On the secondary side of the transformer T, when the main switch Q1 is ON, the rectifier-side synchronous rectifier Q2 is biased by the power supplied from the primary winding N1. When the rectifier-side synchronous rectifier Q2 is biased in this manner, a current flows to the load via the choke coil L on the secondary side of the transformer T. Further, the electromagnetic energy is stored in the choke coil L, and the capacitor C2 is charged.

【0006】一方、主スイッチQ1がターンオフする
と、トランスTの二次側では、転流側同期整流器Q3が
バイアスされる。このようにして転流側同期整流器Q3
がバイアスされると、トランスTの二次側では、チョー
クコイルLに蓄えられていた電磁エネルギーが転流側同
期整流器Q3を介して放出され、負荷に電流が流れる。
すなわち、トランスTの二次側では、極性の異なる電圧
が交互に誘起され、整流側同期整流器Q2および転流側
同期整流器Q3が交互に導通することによって、整流が
行われる。
On the other hand, when the main switch Q1 is turned off, the commutation side synchronous rectifier Q3 is biased on the secondary side of the transformer T. Thus, the commutation side synchronous rectifier Q3
Is biased, on the secondary side of the transformer T, the electromagnetic energy stored in the choke coil L is released via the commutation-side synchronous rectifier Q3, and a current flows to the load.
That is, on the secondary side of the transformer T, voltages having different polarities are induced alternately, and the rectification-side synchronous rectifier Q2 and the commutation-side synchronous rectifier Q3 are alternately turned on to perform rectification.

【0007】なお、制御回路100は、主スイッチQ1
に高周波のパルス信号を与えると共に、負荷に印加され
る電圧を常時監視する。また、制御回路100は、この
ような監視の結果、負荷に印加される直流電圧が変動し
たことを認識した場合には、パルス信号のデューティ比
を調整するPWM制御を行うことによって、その電圧の
変動を補償する。
The control circuit 100 includes a main switch Q1
And a high-frequency pulse signal, and constantly monitors the voltage applied to the load. When the control circuit 100 recognizes that the DC voltage applied to the load has changed as a result of such monitoring, the control circuit 100 performs PWM control for adjusting the duty ratio of the pulse signal, thereby controlling the voltage. Compensate for fluctuations.

【0008】[0008]

【発明が解決しようとする課題】しかし、このような従
来例では、高速のスイッチング動作が行われてスイッチ
ング損失が増加し、また、PWM制御によって主スイッ
チQ1のON状態の期間が増減したり、入力電源Eの起
電力に変動が伴うため、一次側巻線N1に蓄積される電
磁エネルギーは一定とはならない。
However, in such a conventional example, a high-speed switching operation is performed to increase the switching loss, and the ON period of the main switch Q1 is increased or decreased by the PWM control. Since the electromotive force of the input power supply E fluctuates, the electromagnetic energy stored in the primary winding N1 is not constant.

【0009】したがって、主スイッチQ1がOFF状態
の期間には、主スイッチQ1がターンオンするまで、転
流側同期整流器Q3に対して印加されるべきバイアス電
圧が維持されず、整流の効率が低下するという問題があ
った。そこで、本発明は、基本的な回路の構成を変更す
ることなく整流効率を高く維持できる電源装置を提供す
ることを目的とする。
Therefore, while the main switch Q1 is in the OFF state, the bias voltage to be applied to the commutation side synchronous rectifier Q3 is not maintained until the main switch Q1 is turned on, and the rectification efficiency is reduced. There was a problem. Therefore, an object of the present invention is to provide a power supply device capable of maintaining a high rectification efficiency without changing a basic circuit configuration.

【0010】[0010]

【課題を解決するための手段】図1は、請求項1に記載
の発明の原理ブロック図である。請求項1に記載の発明
は、トランス10と、内蔵されたスイッチング素子によ
って直流電力の入力を断続して、前記トランス10の一
次側の巻線に交流電力を供給するスイッチング手段12
と、前記スイッチング手段12に内蔵されたスイッチン
グ素子が遮断する期間に、前記トランス10の一次側の
巻線と共に環状の共振回路を形成するスナバ回路14
と、前記トランス10の二次側の巻線に誘起される電圧
の極性に応じて交互に導通する複数の素子を内蔵し、か
つ前記スイッチング手段12から供給されて前記トラン
ス10によって伝達された交流電力をこれらの素子を介
して整流し、直流電力を生成する整流手段16とを備
え、前記スナバ回路14によって形成される共振回路の
共振周期Tは、前記スイッチング手段12に内蔵された
スイッチング素子が遮断する期間の長さτに対して2τ
≦T≦4τの不等式を満たす値に設定されることを特徴
とする。
FIG. 1 is a block diagram showing the principle of the first aspect of the present invention. According to the first aspect of the present invention, the input of DC power is interrupted by a transformer and a built-in switching element, and switching means for supplying AC power to a primary winding of the transformer is provided.
And a snubber circuit 14 that forms an annular resonance circuit together with the primary winding of the transformer 10 during a period when the switching element built in the switching means 12 is cut off.
And a plurality of elements which alternately conduct according to the polarity of the voltage induced in the secondary winding of the transformer 10, and are supplied from the switching means 12 and transmitted by the transformer 10. A rectifier 16 for rectifying power through these elements to generate DC power, wherein a resonance cycle T of a resonance circuit formed by the snubber circuit 14 is determined by a switching element built in the switching means 12. 2τ for the length τ of the blocking period
It is characterized by being set to a value that satisfies the inequality of ≦ T ≦ 4τ.

【0011】図2は、請求項2に記載の発明の原理ブロ
ック図である。請求項2に記載の発明は、トランス20
と、直流電力の入力を断続するスイッチング素子を内蔵
し、かつそのスイッチング素子が遮断する期間の長さτ
を増減することによって前記トランス20の一次側の巻
線に所望のレベルの交流電力を供給するスイッチング手
段22と、前記スイッチング手段22に内蔵されたスイ
ッチング素子が遮断する期間に、前記トランス20の一
次側の巻線と共に環状の共振回路を形成するスナバ回路
24と、前記トランス20の二次側の巻線に誘起される
電圧の極性に応じて交互に導通する複数の素子を内蔵
し、かつ前記スイッチング手段22から供給されて前記
トランス20によって伝達された交流電力をこれらの素
子を介して整流し、直流電力を生成する整流手段26
と、前記スイッチング手段22に内蔵されたスイッチン
グ素子が遮断する期間を検出し、かつその期間の長さτ
に対し、前記スナバ回路24によって形成される共振回
路の共振周期Tを2τ≦T≦4τの不等式を満たす値に
設定する制御手段28とを備えたことを特徴とする。
FIG. 2 is a block diagram showing the principle of the second aspect of the present invention. The invention according to claim 2 is a transformer
And a switching element for interrupting the input of DC power, and the length of the period τ during which the switching element is interrupted.
Switching means 22 for supplying a desired level of AC power to the winding on the primary side of the transformer 20 by increasing or decreasing the voltage of the primary winding of the transformer 20 during a period in which the switching element built in the switching means 22 is cut off. A snubber circuit 24 that forms an annular resonance circuit with the winding of the transformer 20 and a plurality of elements that alternately conduct according to the polarity of the voltage induced in the secondary winding of the transformer 20. A rectifying unit 26 that rectifies AC power supplied from the switching unit 22 and transmitted by the transformer 20 through these elements to generate DC power.
A period during which the switching element incorporated in the switching means 22 is cut off, and the length of the period τ
On the other hand, there is provided a control means 28 for setting the resonance period T of the resonance circuit formed by the snubber circuit 24 to a value satisfying the inequality of 2τ ≦ T ≦ 4τ.

【0012】(作用)請求項1に記載の発明にかかわる
電源装置では、スイッチング手段12に内臓されたスイ
ッチング素子が導通すると二次側に直流電力が供給され
る。一方、スイッチング素子が遮断すると、トランス1
0の一次側の巻線に蓄積された電磁エネルギーが放出さ
れるため、トランス10の一次側に流れる電流は単調に
減少する。
(Operation) In the power supply device according to the first aspect of the present invention, when the switching element built in the switching means 12 becomes conductive, DC power is supplied to the secondary side. On the other hand, when the switching element is shut off, the transformer 1
Since the electromagnetic energy stored in the primary winding of the transformer 10 is released, the current flowing through the primary side of the transformer 10 monotonously decreases.

【0013】また、スイッチング素子が遮断する期間で
は、スナバ回路14によってトランス10の一次側に共
振回路が形成されるため、トランス10の一次側と二次
側とに誘起する電圧の波形は、上述した電流の変化率に
比例し、かつ共振回路の共振周期Tに同期して共振する
正弦波状になる。すなわち、このような電圧の波形は、
スイッチング素子が遮断する時点を基点として、T/2
毎に極性が反転する正弦波状になる。
In the period in which the switching element is cut off, a resonance circuit is formed on the primary side of the transformer 10 by the snubber circuit 14, so that the waveform of the voltage induced on the primary side and the secondary side of the transformer 10 is as described above. It becomes a sinusoidal wave that resonates in proportion to the current change rate and in synchronization with the resonance cycle T of the resonance circuit. That is, the waveform of such a voltage is
T / 2 is based on the time when the switching element is turned off.
It becomes a sine wave shape whose polarity is inverted every time.

【0014】したがって、スイッチング素子が遮断する
期間の長さτとTとの間に2τ≦Tの不等式が成立する
場合、トランス10の二次側の巻線に誘起される電圧の
極性は、スイッチング素子が導通するまで反転すること
がない。また、τとTとの間にT≦4τの不等式が成立
する場合には、トランス10の一次側に流れる電流の極
性が反転するまで、スイッチング素子が遮断する期間が
維持されるため、トランス10の磁気的な飽和が回避さ
れる。
Therefore, if an inequality of 2τ ≦ T is established between the length τ of the period during which the switching element is shut off and T, the polarity of the voltage induced in the secondary winding of the transformer 10 is It does not reverse until the element conducts. When the inequality T ≦ 4τ is satisfied between τ and T, a period in which the switching element is shut off is maintained until the polarity of the current flowing to the primary side of the transformer 10 is reversed. Magnetic saturation is avoided.

【0015】したがって、Tが2τ≦T≦4τの不等式
を満たす値に設定された場合、トランスの二次側の巻線
に誘起される電圧がスイッチング素子の断続に同期して
確実に反転するため、整流手段16では、このような電
圧の反転に応じて交互に導通する素子を介して交流電圧
を効率よく整流することができる。
Therefore, when T is set to a value that satisfies the inequality of 2τ ≦ T ≦ 4τ, the voltage induced in the secondary winding of the transformer is surely inverted in synchronization with the switching element. The rectifying means 16 can rectify the AC voltage efficiently through the elements that are alternately turned on in response to the inversion of the voltage.

【0016】請求項2に記載の発明にかかわる電源装置
では、スイッチング手段22に内臓されたスイッチング
素子が導通すると二次側に直流電力が供給される。一
方、スイッチング素子が遮断すると、トランス20の一
次側の巻線に蓄積された電磁エネルギーが放出されるた
め、トランス20の一次側に流れる電流は単調に減少す
る。
In the power supply device according to the second aspect of the present invention, when the switching element incorporated in the switching means 22 conducts, DC power is supplied to the secondary side. On the other hand, when the switching element is cut off, the electromagnetic energy accumulated in the primary winding of the transformer 20 is released, so that the current flowing through the primary side of the transformer 20 monotonously decreases.

【0017】また、スイッチング素子が遮断する期間で
は、スナバ回路24によってトランス20の一次側に共
振回路が形成されるため、トランス20の一次側と二次
側とに誘起する電圧の波形は、上述した電流の変化率に
比例し、かつ共振回路の共振周期Tに同期して共振する
正弦波状になる。すなわち、このような電圧の波形は、
スイッチング素子が遮断する時点を基点として、T/2
毎に極性が反転する正弦波を示す。
In the period in which the switching element is cut off, a resonance circuit is formed on the primary side of the transformer 20 by the snubber circuit 24. Therefore, the waveform of the voltage induced on the primary side and the secondary side of the transformer 20 is as described above. It becomes a sinusoidal wave that resonates in proportion to the current change rate and in synchronization with the resonance cycle T of the resonance circuit. That is, the waveform of such a voltage is
T / 2 is based on the time when the switching element is turned off.
A sine wave whose polarity is inverted every time is shown.

【0018】制御手段28では、スイッチング素子が遮
断する期間の長さτの増減に応じて、共振周期Tが2τ
≦T≦4τの不等式を満たす値に設定される。したがっ
て、2τ≦Tの不等式が成立する場合、トランス20の
二次側の巻線に誘起される電圧の極性は、スイッチング
素子が導通するまで反転することがない。
The control means 28 adjusts the resonance period T to 2τ according to the increase or decrease of the length τ of the period during which the switching element is cut off.
It is set to a value that satisfies the inequality of ≦ T ≦ 4τ. Therefore, when the inequality of 2τ ≦ T holds, the polarity of the voltage induced in the secondary winding of the transformer 20 does not reverse until the switching element is turned on.

【0019】また、T≦4τの不等式が成立する場合に
は、トランス20の一次側に流れる電流の極性が反転す
るまで、スイッチング素子が遮断する期間が維持される
ため、トランス20の磁気的な飽和が回避される。した
がって、τを増減して交流電力のレベルを調整した場合
であっても、Tが2τ≦T≦4τの不等式を満たす値に
設定されるため、整流手段26では、トランス20の二
次側の巻線に誘起される電圧の反転に応じて交互に導通
する素子を介して交流電圧を効率よく整流することがで
きる。
When the inequality T ≦ 4τ holds, the period during which the switching element is cut off is maintained until the polarity of the current flowing to the primary side of the transformer 20 is reversed. Saturation is avoided. Therefore, even if the level of the AC power is adjusted by increasing or decreasing τ, T is set to a value that satisfies the inequality of 2τ ≦ T ≦ 4τ. The AC voltage can be efficiently rectified through the elements that alternately conduct according to the inversion of the voltage induced in the winding.

【0020】[0020]

【発明の実施の形態】以下、図面に基づいて本発明の実
施形態について詳細を説明する。図3は、請求項1に記
載の発明に対応した実施形態の構成を示す図である。図
において、機能が図6に示す従来例と同じものについて
は、同じ符号を付与し、ここでは構成の説明を省略す
る。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 3 is a diagram showing a configuration of an embodiment corresponding to the first aspect of the present invention. In the figure, components having the same functions as those of the conventional example shown in FIG. 6 are denoted by the same reference numerals, and the description of the configuration is omitted here.

【0021】なお、本実施形態と図6に示す従来例との
構成の相違点は、トランスTの一次側にスナバ回路20
0が付加された点である。スナバ回路200は、入力電
源Eの極性に対して逆方向に接続された2つのダイオー
ド(ダイオードDa1およびダイオードDa2)、これ
らのダイオードの間に直列に接続されたインダクタンス
La、そのインダクタンスLaとダイオードDa1との
接続点と主スイッチQ1のドレインとの間に接続された
コンデンサC1で構成される。
The difference between this embodiment and the conventional example shown in FIG. 6 is that the snubber circuit 20 is provided on the primary side of the transformer T.
This is the point where 0 has been added. The snubber circuit 200 includes two diodes (diodes Da1 and Da2) connected in the opposite direction to the polarity of the input power supply E, an inductance La connected in series between these diodes, the inductance La and the diode Da1. , And a capacitor C1 connected between the drain of the main switch Q1.

【0022】また、図1に示す原理ブロック図と本実施
形態との対応関係については、トランス10はトランス
Tに対応し、スイッチング手段12は主スイッチQ1お
よび制御回路100内のパルス信号を発生する回路に対
応し、スナバ回路14はスナバ回路200に対応し、整
流手段16は整流側同期整流器(FET)Q2、転流側
同期整流器(FET)Q3、チョークコイルLおよびコ
ンデンサC2に対応する。
As for the correspondence between the principle block diagram shown in FIG. 1 and this embodiment, the transformer 10 corresponds to the transformer T, and the switching means 12 generates a pulse signal in the main switch Q1 and the control circuit 100. The snubber circuit 14 corresponds to the snubber circuit 200, and the rectifier 16 corresponds to the rectifier-side synchronous rectifier (FET) Q2, the commutation-side synchronous rectifier (FET) Q3, the choke coil L, and the capacitor C2.

【0023】図4は、請求項1に記載の発明に対応した
実施形態の動作波形を示す図である。なお、図におい
て、TONは主スイッチQ1がON状態の期間を示し、T
OFF はOFF状態の期間を示す。以下、図3および図4
を参照して請求項1に記載の発明に対応した実施形態の
動作を説明する。
FIG. 4 is a diagram showing operation waveforms of the embodiment according to the first aspect of the present invention. In the figure, T ON indicates a period in which the main switch Q1 is in an ON state, and T ON
OFF indicates a period of the OFF state. Hereinafter, FIGS. 3 and 4
The operation of the embodiment according to the first aspect will be described with reference to FIG.

【0024】トランスTの一次側では、主スイッチQ1
がターンオンした場合、一次側巻線N1によって二次側
に直流電力が供給される共に励磁する。このような過程
では、コンデンサC1は一旦充電された後、主スイッチ
Q1を介して接地される。そのため、ダイオードDa2
が導通することによってコンデンサC1とインダクタン
スLaとからなる環状の回路が形成される。
On the primary side of the transformer T, the main switch Q1
Is turned on, DC power is supplied to the secondary side by the primary winding N1 and the primary side winding N1 is excited. In such a process, the capacitor C1 is once charged and then grounded via the main switch Q1. Therefore, the diode Da2
Is conducted, an annular circuit composed of the capacitor C1 and the inductance La is formed.

【0025】また、主スイッチQ1がターンオフした場
合、サージ電圧は一次側巻線N1−コンデンサC1−ダ
イオードDa1にてサージ吸収される。また、ダイオー
ドDa1が導通して一次側巻線N1とコンデンサC1と
によってLC振動が発生し、主スイッチQ1の電圧VDS
の波形は、図4に示すように正弦波状に変化する。な
お、図4は、正弦波の半周期がTOFF 期間と一致した場
合を示す。
When the main switch Q1 is turned off, the surge voltage is absorbed by the primary winding N1, the capacitor C1, and the diode Da1. Further, the diode Da1 conducts, and LC oscillation is generated by the primary winding N1 and the capacitor C1, and the voltage V DS of the main switch Q1 is changed.
Changes in a sine wave shape as shown in FIG. FIG. 4 shows a case where the half cycle of the sine wave coincides with the T OFF period.

【0026】さらに、一次側巻線N1には、図4に示す
ように、時刻t0から時刻t2までを1周期とする交流
電流IL が流れる。また、トランスTの二次側に誘起さ
れる電圧V2 の波形は、TOFF 期間には、図4に示すよ
うに、主スイッチQ1のドレイン−ソース間の電圧VDS
の波形と逆相の信号となる。
Furthermore, one in the primary winding N1, as shown in FIG. 4, flows alternating current I L for the time t2 as one cycle from the time t0. Further, the waveform of the voltage V 2 induced in the secondary side of the transformer T, the T OFF period, as shown in FIG. 4, the drain of the main switch Q1 - voltage V DS between the source
The signal has a phase opposite to that of the waveform.

【0027】このような電圧V2 は、転流側同期整流器
Q3のバイアス電圧として印加される。したがって、そ
の電圧V2 の波形が0[V]未満である期間(ここでは、
LC振動の半周期に相当する。)がTOFF 期間よりも長
く設定されること(以下、「条件1」とする。)によっ
て、転流側同期整流器Q3には、時刻t2までバイアス
電圧が確実に印加される。
Such a voltage V 2 is applied as a bias voltage for the commutation-side synchronous rectifier Q3. Therefore, a period in which the waveform of the voltage V 2 is less than 0 [V] (here,
This corresponds to a half cycle of LC oscillation. ) Is set longer than the T OFF period (hereinafter, referred to as “condition 1”), so that the bias voltage is reliably applied to the commutation side synchronous rectifier Q3 until time t2.

【0028】ところで、一般に、LC振動による共振周
波数fは、 f=1/(2π(LC)1/2) ・・・(1) で与えられる。したがって、コンデンサC1のキャパシ
タンスおよび一次側巻線N1のインダクタンスをそれぞ
れCaおよびLmとすると、LC振動の周期Tは、 T=2π(LmCa)1/2 ・・・(2) となる。
In general, a resonance frequency f due to LC vibration is given by f = 1 / (2π (LC) 1/2 ) (1). Therefore, assuming that the capacitance of the capacitor C1 and the inductance of the primary winding N1 are Ca and Lm, respectively, the period T of LC oscillation is T = 2π (LmCa) 1/2 (2).

【0029】なお、ここでは簡単のため、Caにはトラ
ンスTの二次側との結合容量を含むこととする。ここ
で、Lmが一定であると仮定してCaを変えた場合、電
圧V2の波形は図4に示すように変化する。したがっ
て、上述した「条件1」を満足するためには、 T/2≧TOFF ・・・(3) が成立する必要がある。
Here, for simplicity, it is assumed that Ca includes the coupling capacity with the secondary side of the transformer T. Here, if Lm is changed Ca was assumed to be constant, the waveform of the voltage V 2 changes as shown in FIG. Therefore, in order to satisfy the above-mentioned “condition 1”, it is necessary to satisfy T / 2 ≧ T OFF (3).

【0030】また、トランスTは、TOFF 期間内に一次
側巻線N1を流れる電流の方向が反転しない場合、磁気
的に飽和する。したがって、トランスTを飽和させない
ためには、時刻t1から主スイッチQ1の電圧が極大と
なる時刻に至る期間(ここではLC振動の4分の1周期
に相当する。)をTOFF 期間よりも短くする(以下、
「条件2」とする。)必要がある。
The transformer T is magnetically saturated when the direction of the current flowing through the primary winding N1 does not reverse during the T OFF period. Therefore, in order not to saturate the transformer T, the period from the time t1 to the time when the voltage of the main switch Q1 becomes maximum (corresponding to a quarter cycle of the LC oscillation here) is shorter than the T OFF period. (Hereafter,
Here, “condition 2” is set. )There is a need.

【0031】すなわち、このような「条件2」を満足す
るためには、 T/4≦TOFF ・・・(4) が成立する必要がある。ここで、式(3)および式
(4)に、それぞれ式(2)を代入すると、 Ca≧(TOFF /π)2/Lm ・・・(5) Ca≦(2TOFF /π)2/Lm ・・・(6) が得られる。
That is, in order to satisfy such “Condition 2”, it is necessary to satisfy T / 4 ≦ T OFF (4). Here, by substituting equation (2) into equations (3) and (4), Ca ≧ (T OFF / π) 2 / Lm (5) Ca ≦ (2T OFF / π) 2 / Lm (6) is obtained.

【0032】式(5)および式(6)より、「条件1」
および「条件2」を満足するCaの範囲は、 (TOFF /π)2/Lm≦Ca≦(2TOFF /π)2/Lm ・・・(7) で示される。すなわち、スナバ回路200を構成するコ
ンデンサC1のキャパシタンスが式(7)を満たすこと
によって、トランスTを飽和させることなく、主スイッ
チQ1がターンオンするまで転流側同期整流器Q3にバ
イアス電圧を供給し続けることができる。
From the expressions (5) and (6), "condition 1"
And the range of Ca that satisfies “Condition 2” is represented by (T OFF / π) 2 / Lm ≦ Ca ≦ (2T OFF / π) 2 / Lm (7) That is, when the capacitance of the capacitor C1 constituting the snubber circuit 200 satisfies Expression (7), the bias voltage is continuously supplied to the commutation side synchronous rectifier Q3 until the main switch Q1 is turned on without saturating the transformer T. be able to.

【0033】したがって、整流側同期整流器Q2と転流
側同期整流器Q3とが交互に導通することによって、整
流を効率よく行うことができる。なお、本実施形態で
は、一石フォワードコンバータに本発明が適用されてい
るが、本発明は、多石のコンバータや昇圧形コンバータ
に適用してもよく、スイッチングレギュレータ方式のコ
ンバータであるならば如何なるコンバータに適用するこ
とも可能である。
Therefore, the rectification can be performed efficiently by alternately conducting the rectifier-side synchronous rectifier Q2 and the commutation-side synchronous rectifier Q3. In the present embodiment, the present invention is applied to a single-stone forward converter. However, the present invention may be applied to a multi-stone converter or a boost converter, and any converter as long as it is a switching regulator type converter. It is also possible to apply to.

【0034】また、本実施形態では、図3に示すような
構成のスナバ回路200が適用されている、主スイッチ
Q1がOFF状態の場合に一次側巻線N1を含む共振回
路が形成するならば、如何なる構成のスナバ回路が適用
されてもよい。図5は、請求項2に記載の発明に対応し
た実施形態の構成を示す図である。図において、機能が
図3に示す実施形態と同じものについては、同じ符号を
付与し、ここでは構成の説明を省略する。
In the present embodiment, if a snubber circuit 200 having a configuration as shown in FIG. 3 is applied, and a resonance circuit including the primary winding N1 is formed when the main switch Q1 is in the OFF state, Any configuration of snubber circuit may be applied. FIG. 5 is a diagram showing the configuration of an embodiment according to the second aspect of the present invention. In the figure, components having the same functions as those of the embodiment shown in FIG. 3 are denoted by the same reference numerals, and the description of the configuration is omitted here.

【0035】なお、本実施形態と図3に示す実施形態と
の構成の相違点は、コンデンサC1が可変容量素子で構
成され、かつその可変容量素子の制御端子に制御回路1
00の対応する出力が接続された点にある。また、図2
に示す原理ブロック図と本実施形態との対応関係につい
ては、トランス20はトランスTに対応し、スイッチン
グ手段22は主スイッチQ1および制御回路100のパ
ルス信号を発生する機能に対応し、スナバ回路24はス
ナバ回路200に対応し、整流手段26は整流側同期整
流器(FET)Q2、転流側同期整流器(FET)Q
3、チョークコイルLおよびコンデンサC2に対応し、
制御手段28は制御回路100内のPWM制御を行う回
路およびコンデンサC1のキャパシタンスを制御する回
路に対応する。
The difference between the present embodiment and the embodiment shown in FIG. 3 is that the capacitor C1 is composed of a variable capacitance element, and the control circuit 1 is connected to the control terminal of the variable capacitance element.
The corresponding output of 00 is at the connected point. FIG.
In this embodiment, the transformer 20 corresponds to the transformer T, the switching means 22 corresponds to the main switch Q1 and the function of generating the pulse signal of the control circuit 100, and the snubber circuit 24 Corresponds to the snubber circuit 200, and the rectifying means 26 includes a rectifier-side synchronous rectifier (FET) Q2 and a commutation-side synchronous rectifier (FET) Q2.
3, corresponding to choke coil L and capacitor C2,
The control means 28 corresponds to a circuit for performing PWM control in the control circuit 100 and a circuit for controlling the capacitance of the capacitor C1.

【0036】以下、図5を参照して請求項2に記載の発
明に対応した実施形態の動作を説明する。制御回路10
0では、従来例と同様に負荷に印加される直流電圧が監
視され、直流電圧が変動したことを認識した場合には、
PWM制御によってパルス信号のデューティ比が調整さ
れる。
The operation of the embodiment according to the second aspect of the present invention will be described below with reference to FIG. Control circuit 10
At 0, the DC voltage applied to the load is monitored as in the conventional example, and when it is recognized that the DC voltage has changed,
The duty ratio of the pulse signal is adjusted by the PWM control.

【0037】制御回路100は、このようにしてパルス
信号のデューティ比を調整した場合には、調整したデュ
ーティ比に基づきTOFF 期間を求め、コンデンサC1の
キャパシタンスを上述した式(7)を満足する値に変更
する。したがって、本実施形態によれば、負荷の変動に
対して柔軟に電圧の安定化がはかられると共に、整流効
率が確実に高く維持される。
When the duty ratio of the pulse signal is adjusted in this manner, the control circuit 100 obtains the T OFF period based on the adjusted duty ratio, and sets the capacitance of the capacitor C1 to satisfy the above equation (7). Change to a value. Therefore, according to the present embodiment, the voltage can be flexibly stabilized with respect to the fluctuation of the load, and the rectification efficiency is reliably maintained at a high level.

【0038】なお、本実施形態では、コンデンサC1の
キャパシタンスCaを変える場合を示したが、一次側巻
線N1に直結する可変インダクタンス素子を設けてイン
ダクタンスLmを変えることによってLC振動の周期の
最適化をはかることも可能である。また、本実施形態で
は、PWM制御が適用されてTOFF 期間の長さが調整さ
れているが、TOFF 期間の長さはPFM制御によって調
整されてもよい。
In the present embodiment, the case where the capacitance Ca of the capacitor C1 is changed has been described. However, the variable inductance element directly connected to the primary winding N1 is provided to change the inductance Lm, thereby optimizing the LC oscillation period. It is also possible to measure. Further, in the present embodiment, the length of the T OFF period is adjusted by applying the PWM control, but the length of the T OFF period may be adjusted by the PFM control.

【0039】[0039]

【発明の効果】上述したように請求項1に記載の発明で
は、トランスの磁気的な飽和を回避しつつ、トランスの
二次側の巻線に誘起される電圧がスイッチング素子の断
続に同期して確実に反転するため、このような電圧の反
転に応じて交互に導通する素子を介して交流電圧を効率
よく整流することができる。
As described above, in the first aspect of the present invention, the voltage induced in the secondary winding of the transformer is synchronized with the intermittent switching of the switching element while avoiding magnetic saturation of the transformer. Therefore, the AC voltage can be efficiently rectified through the elements that are alternately turned on in response to the inversion of the voltage.

【0040】また、請求項2に記載の発明では、スイッ
チング素子が遮断する期間の長さを増減することによっ
て交流電力のレベルを調整した場合であっても、その交
流電力を請求項1に記載の発明と同様に効率よく整流す
ることができる。したがって、これらの発明が適用され
た電源装置では、スイッチング素子が遮断する期間に共
振回路を形成するスナバ回路を設けることによって、既
存の回路の基本的な構成を変更することなく同期整流の
効率が確実に高められる。
According to the second aspect of the present invention, even when the level of the AC power is adjusted by increasing or decreasing the length of the period during which the switching element is cut off, the AC power is controlled by the first aspect. The rectification can be performed efficiently as in the invention of the first aspect. Therefore, in the power supply device to which these inventions are applied, by providing the snubber circuit forming the resonance circuit during the period when the switching element is cut off, the efficiency of the synchronous rectification can be improved without changing the basic configuration of the existing circuit. It is definitely enhanced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1に記載の発明の原理ブロック図であ
る。
FIG. 1 is a principle block diagram of the invention according to claim 1;

【図2】請求項2に記載の発明の原理ブロック図であ
る。
FIG. 2 is a principle block diagram of the invention according to claim 2;

【図3】請求項1に記載の発明に対応した実施形態の構
成を示す図である。
FIG. 3 is a diagram showing a configuration of an embodiment corresponding to the invention described in claim 1;

【図4】請求項1に記載の発明に対応した実施形態の動
作波形を示す図である。
FIG. 4 is a diagram showing operation waveforms of the embodiment according to the first aspect of the present invention.

【図5】請求項2に記載の発明に対応した実施形態の構
成を示す図である。
FIG. 5 is a diagram showing a configuration of an embodiment corresponding to the invention described in claim 2;

【図6】従来の電源装置の構成を示す図である。FIG. 6 is a diagram showing a configuration of a conventional power supply device.

【符号の説明】[Explanation of symbols]

10、20、T トランス 12、22 スイッチング手段 14、24、200 スナバ回路 16、26 整流手段 28 制御手段 E 入力電源 N1 一次側巻線 Q1 主スイッチ Da1、Da2 ダイオード La インダクタンス C1 コンデンサ 100 制御回路 N2 二次側巻線 Q1 整流側同期整流器(FET) Q2 転流側同期整流器(FET) L チョークコイル C2 コンデンサ 10, 20, T transformer 12, 22 Switching means 14, 24, 200 Snubber circuit 16, 26 Rectification means 28 Control means E Input power supply N1 Primary winding Q1 Main switch Da1, Da2 Diode La Inductance C1 Capacitor 100 Control circuit N2 Two Secondary winding Q1 Rectifier synchronous rectifier (FET) Q2 Commutator synchronous rectifier (FET) L Choke coil C2 Capacitor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 義勝 神奈川県川崎市高津区坂戸1丁目17番3号 富士通電装株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Yoshikatsu Saito 1-17-3 Sakado, Takatsu-ku, Kawasaki City, Kanagawa Prefecture Inside Fuji Denso Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 トランスと、内蔵されたスイッチング素
子によって直流電力の入力を断続して、前記トランスの
一次側の巻線に交流電力を供給するスイッチング手段
と、 前記スイッチング手段に内蔵されたスイッチング素子が
遮断する期間に、前記トランスの一次側の巻線と共に環
状の共振回路を形成するスナバ回路と、 前記トランスの二次側の巻線に誘起される電圧の極性に
応じて交互に導通する複数の素子を内蔵し、かつ前記ス
イッチング手段から供給されて前記トランスによって伝
達された交流電力をこれらの素子を介して整流し、直流
電力を生成する整流手段とを備え、 前記スナバ回路によって形成される共振回路の共振周期
Tは、前記スイッチング手段に内蔵されたスイッチング
素子が遮断する期間の長さτに対して2τ≦T≦4τの
不等式を満たす値に設定されることを特徴とする電源装
置。
A switching means for intermittently inputting DC power by a transformer and a built-in switching element to supply AC power to a primary winding of the transformer; and a switching element built in the switching means. And a snubber circuit that forms an annular resonant circuit together with the primary winding of the transformer during a period in which the transformer is turned off, and a plurality of alternately conducting currents depending on the polarity of the voltage induced in the secondary winding of the transformer. Rectifying means for rectifying the AC power supplied from the switching means and transmitted by the transformer through these elements, to generate DC power, and comprising the snubber circuit. The resonance period T of the resonance circuit is 2τ ≦ T ≦ 4τ with respect to the length of the period τ during which the switching element built in the switching means is cut off. A power supply device set to a value satisfying the following inequality.
【請求項2】 トランスと、 直流電力の入力を断続するスイッチング素子を内蔵し、
かつそのスイッチング素子が遮断する期間の長さτを増
減することによって前記トランスの一次側の巻線に所望
のレベルの交流電力を供給するスイッチング手段と、 前記スイッチング手段に内蔵されたスイッチング素子が
遮断する期間に、前記トランスの一次側の巻線と共に環
状の共振回路を形成するスナバ回路と、 前記トランスの二次側の巻線に誘起される電圧の極性に
応じて交互に導通する複数の素子を内蔵し、かつ前記ス
イッチング手段から供給されて前記トランスによって伝
達された交流電力をこれらの素子を介して整流し、直流
電力を生成する整流手段と、 前記スイッチング手段に内蔵されたスイッチング素子が
遮断する期間を検出し、かつその期間の長さτに対し、
前記スナバ回路によって形成される共振回路の共振周期
Tを2τ≦T≦4τの不等式を満たす値に設定する制御
手段とを備えたことを特徴とする電源装置。
2. A transformer and a switching element for intermittently inputting DC power.
Switching means for supplying a desired level of AC power to the primary winding of the transformer by increasing or decreasing the length of the period τ during which the switching element is turned off; and a switching element built in the switching means being turned off. A snubber circuit that forms an annular resonance circuit together with the primary winding of the transformer during a period of time, and a plurality of elements that alternately conduct according to the polarity of the voltage induced in the secondary winding of the transformer. And a rectifier for rectifying AC power supplied from the switching means and transmitted by the transformer via these elements to generate DC power; and a switching element built in the switching means is turned off. Is detected, and for the length τ of the period,
A power supply device comprising: a control unit that sets a resonance period T of a resonance circuit formed by the snubber circuit to a value satisfying an inequality of 2τ ≦ T ≦ 4τ.
JP09078497A 1997-04-09 1997-04-09 Power supply Expired - Fee Related JP3245544B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09078497A JP3245544B2 (en) 1997-04-09 1997-04-09 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09078497A JP3245544B2 (en) 1997-04-09 1997-04-09 Power supply

Publications (2)

Publication Number Publication Date
JPH10285922A true JPH10285922A (en) 1998-10-23
JP3245544B2 JP3245544B2 (en) 2002-01-15

Family

ID=14008235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09078497A Expired - Fee Related JP3245544B2 (en) 1997-04-09 1997-04-09 Power supply

Country Status (1)

Country Link
JP (1) JP3245544B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001145359A (en) * 1999-11-17 2001-05-25 Ohira Denshi Kk Switching power supply
JP2022052183A (en) * 2020-09-23 2022-04-04 ニチコン株式会社 Switching power supply device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001145359A (en) * 1999-11-17 2001-05-25 Ohira Denshi Kk Switching power supply
JP2022052183A (en) * 2020-09-23 2022-04-04 ニチコン株式会社 Switching power supply device

Also Published As

Publication number Publication date
JP3245544B2 (en) 2002-01-15

Similar Documents

Publication Publication Date Title
US7965523B2 (en) Switching power supply device
US7330365B2 (en) Synchronous commutation DC-DC converter
JP5463759B2 (en) Switching power supply device and switching power supply control circuit
JP6103445B2 (en) Non-contact charging device power supply device
EP1120896B1 (en) Resonant power converter
EP0658968B1 (en) Switching regulator
KR100623555B1 (en) Current resonant switching power supply
US20100172159A1 (en) Multiple-output switching power supply unit
JP4751513B2 (en) Zero voltage switching power supply with burst mode
US7113411B2 (en) Switching power supply
JP5278224B2 (en) Switching power supply device and switching power supply control circuit
JP2002112544A (en) Switching power supply apparatus
JP2001197740A (en) Switching power supply
US9276482B2 (en) Forward type DC-DC converter
JP4452466B2 (en) Power converter and dead time generator
JPH09131058A (en) Tuned switch mode power supply
KR100966965B1 (en) Multi-Output DC / DC Converters
JP3245544B2 (en) Power supply
JP2001292571A (en) Synchronous rectification circuit
KR101492621B1 (en) Resonant fly-back converter with multi-output
JP4430188B2 (en) Resonant power supply
JP2004328837A (en) Switching power supply circuit and switching regulator comprising the same
KR100916488B1 (en) Power Supply Synchronized with Input Power Switching
JP3137236B2 (en) Power supply circuit
JP2936561B2 (en) DC converter device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20091026

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20091026

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20101026

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20111026

LAPS Cancellation because of no payment of annual fees