JPH038320A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH038320A JPH038320A JP1143476A JP14347689A JPH038320A JP H038320 A JPH038320 A JP H038320A JP 1143476 A JP1143476 A JP 1143476A JP 14347689 A JP14347689 A JP 14347689A JP H038320 A JPH038320 A JP H038320A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- etched
- etching
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パターン形成方法に関する。
本発明は、パターン形成方法において、第1の被エツチ
ング層上にガス状の原料を含む雰囲気中で荷電粒子ビー
ムを照射することにより上記原料から生成される物質か
ら成る第1のマスク層を上記第1の被エツチング層上に
形成する工程と、上記第1の被エツチング層及び上記第
1のマスク層上に第2の被エツチング層を形成する工程
と、上記第2の被エツチング層上にガス状の原料を含む
雰囲気中で荷電粒子ビームを照射することにより上記原
料から生成される物質から成る第2のマスク層を上記第
2の被エツチング層上に形成する工程と、上記第2のマ
スク層及び上記第1のマスク層を用いて上記第2の被エ
ツチング層及び上記第1の被エツチング層を連続してエ
ツチングする工程とを具備している。これによって、パ
ターン形成のプロセスの簡略化を図ることができるとと
もに、極微細幅のパターンを形成することができる。
ング層上にガス状の原料を含む雰囲気中で荷電粒子ビー
ムを照射することにより上記原料から生成される物質か
ら成る第1のマスク層を上記第1の被エツチング層上に
形成する工程と、上記第1の被エツチング層及び上記第
1のマスク層上に第2の被エツチング層を形成する工程
と、上記第2の被エツチング層上にガス状の原料を含む
雰囲気中で荷電粒子ビームを照射することにより上記原
料から生成される物質から成る第2のマスク層を上記第
2の被エツチング層上に形成する工程と、上記第2のマ
スク層及び上記第1のマスク層を用いて上記第2の被エ
ツチング層及び上記第1の被エツチング層を連続してエ
ツチングする工程とを具備している。これによって、パ
ターン形成のプロセスの簡略化を図ることができるとと
もに、極微細幅のパターンを形成することができる。
従来、半導体集積回路などにおけるパターンは例えば次
のような方法により形成されている。すなわち、第4図
Aに示すように、まず半導体基板101上にパターン形
成用の第1の物質層102を形成した後、この第1の物
1tJW 102上にレジストパターン103を形成す
る。ここで、このレジストパターン103の形成は、ま
ず第1の物質層102上にレジストを塗布し、次いでこ
のレジストを露光した後、このレジストを現像すること
により行われる0次に、このレジストパターン103を
マスクとして第1の物質層102を例えば反応性イオン
エツチング(RIE)法などの方法によりエツチングす
ることによって、第4図Bに示すようにパターンP、′
を形成する。この後、レジストパターン103を除去し
て第4図Cに示す状態とする1次に第4図りに示すよう
に、パターン形成用の第2の物質層104を全面に形成
する。次に第4図已に示すように、この第2の物質層1
04上にレジストパターン105を形成する。
のような方法により形成されている。すなわち、第4図
Aに示すように、まず半導体基板101上にパターン形
成用の第1の物質層102を形成した後、この第1の物
1tJW 102上にレジストパターン103を形成す
る。ここで、このレジストパターン103の形成は、ま
ず第1の物質層102上にレジストを塗布し、次いでこ
のレジストを露光した後、このレジストを現像すること
により行われる0次に、このレジストパターン103を
マスクとして第1の物質層102を例えば反応性イオン
エツチング(RIE)法などの方法によりエツチングす
ることによって、第4図Bに示すようにパターンP、′
を形成する。この後、レジストパターン103を除去し
て第4図Cに示す状態とする1次に第4図りに示すよう
に、パターン形成用の第2の物質層104を全面に形成
する。次に第4図已に示すように、この第2の物質層1
04上にレジストパターン105を形成する。
次に、このレジストパターン105をマスクとして第2
の物質層104を例えばRIE法などの方法によりエツ
チングすることによって、第4図Fに示すようにパター
ンP3 ′を形成する。この後、レジストパターン10
5を除去して第4図Gに示す状態とする。このようにし
て、高さの異なるパターンP+ ′、Pg ’が形
成される。
の物質層104を例えばRIE法などの方法によりエツ
チングすることによって、第4図Fに示すようにパター
ンP3 ′を形成する。この後、レジストパターン10
5を除去して第4図Gに示す状態とする。このようにし
て、高さの異なるパターンP+ ′、Pg ’が形
成される。
〔発明が解決しようとする課題]
上述のように、従来のパターン形成方法においては、パ
ターン形成用の物質層の形成、レジストの塗布、レジス
トの露光、レジストの現像及びエツチングから成る一連
の工程を繰り返すことによりパターンが形成される。そ
して、レジストパターンの形成とエツチングとは1対1
に対応している。このため、例えば高さの異なる何種類
ものパターンを形成する場合には、パターン形成に必要
なエツチングの回数が非常に多(なり、従ってパターン
形成のプロセスが複雑になってしまうという問題がある
。
ターン形成用の物質層の形成、レジストの塗布、レジス
トの露光、レジストの現像及びエツチングから成る一連
の工程を繰り返すことによりパターンが形成される。そ
して、レジストパターンの形成とエツチングとは1対1
に対応している。このため、例えば高さの異なる何種類
ものパターンを形成する場合には、パターン形成に必要
なエツチングの回数が非常に多(なり、従ってパターン
形成のプロセスが複雑になってしまうという問題がある
。
また、近年では、パターンの微細化に伴い、パターン形
成のためのエツチング法としてはRIE法が多く用いら
れている。ところが、このRIE法は、エツチング時に
素子に損傷が生じてしまうため、例えば高さの異なる多
種類のパターンを形成する場合のようにエツチングを何
回も行わなければならない場合には、素子に生じる損傷
が著しく増大してしまうという問題がある。
成のためのエツチング法としてはRIE法が多く用いら
れている。ところが、このRIE法は、エツチング時に
素子に損傷が生じてしまうため、例えば高さの異なる多
種類のパターンを形成する場合のようにエツチングを何
回も行わなければならない場合には、素子に生じる損傷
が著しく増大してしまうという問題がある。
さらにまた、第5図に示すように、高さh五(i=1.
2,3.−・−、N)のN種類のパターンPi ”を
形成する場合には、形成する必要のある従って高さの異
なる多種類のパターンを形成する場合には形成する必要
のある物質層の厚さが極めて大きくなってしまうという
問題がある。
2,3.−・−、N)のN種類のパターンPi ”を
形成する場合には、形成する必要のある従って高さの異
なる多種類のパターンを形成する場合には形成する必要
のある物質層の厚さが極めて大きくなってしまうという
問題がある。
従って本発明の目的は、パターン形成のプロセスの簡略
化を図ることができるパターン形成方法を提供すること
にある。
化を図ることができるパターン形成方法を提供すること
にある。
本発明の他の目的は、パターン形成のためのエツチング
時に素子に生じる損傷の低減を図ることができるパター
ン形成方法を提供することにある。
時に素子に生じる損傷の低減を図ることができるパター
ン形成方法を提供することにある。
本発明の他の目的は、パターン形成のために形成する必
要のある物質層の厚さを小さくすることができるパター
ン形成方法を提供することにある。
要のある物質層の厚さを小さくすることができるパター
ン形成方法を提供することにある。
本発明の他の目的は、極微細幅のパターンを形成するこ
とができるパターン形成方法を提供することにある。
とができるパターン形成方法を提供することにある。
本発明の他の目的は、パターン形成のためのエツチング
時にマスク層に損傷が生じるのを防止することができる
パターン形成方法を提供することにある。
時にマスク層に損傷が生じるのを防止することができる
パターン形成方法を提供することにある。
本発明の上記目的及びその他の目的は以下の説明より明
らかとなるであろう。
らかとなるであろう。
〔課題を解決するための手段〕
上記目的を達成するために、本発明は、パターン形成方
法において、第1の被エツチング層(Ll)上にガス状
の原料を含む雰囲気中で荷電粒子ビーム(2)を照射す
ることにより原料がら生成される物質から成る第1のマ
スク層(R3)を第1の被エツチング層(Ll )上に
形成する工程と、第1の被エツチング層(Ll)及び第
1のマスク層(R3)上に第2の被エツチング層(L8
)を形成する工程と、第2の被エツチング層(L、)上
にガス状の原料を含む雰囲気中で荷電粒子ビーム(2)
を照射することにより原料から生成される物質から成る
第2のマスク層(R2)を第2の被エツチング層(Lz
)上に形成する工程と、第2のマスク層(R8)及び
第1のマスクJi(R1)を用いて第2の被エツチング
Nr (t、z )及び第1の被エツチング層(L、)
を連続してエツチングする工程とを具備している。
法において、第1の被エツチング層(Ll)上にガス状
の原料を含む雰囲気中で荷電粒子ビーム(2)を照射す
ることにより原料がら生成される物質から成る第1のマ
スク層(R3)を第1の被エツチング層(Ll )上に
形成する工程と、第1の被エツチング層(Ll)及び第
1のマスク層(R3)上に第2の被エツチング層(L8
)を形成する工程と、第2の被エツチング層(L、)上
にガス状の原料を含む雰囲気中で荷電粒子ビーム(2)
を照射することにより原料から生成される物質から成る
第2のマスク層(R2)を第2の被エツチング層(Lz
)上に形成する工程と、第2のマスク層(R8)及び
第1のマスクJi(R1)を用いて第2の被エツチング
Nr (t、z )及び第1の被エツチング層(L、)
を連続してエツチングする工程とを具備している。
荷電粒子ビーム(2)としては、電子ビーム、陽電子ビ
ーム、ミューオンビームなどを用いることができる。電
子ビームを用いる場合には、干渉性の良好な電子ビーム
を発生させることができる電界放射電子銃(field
emission gun)を用いるのが好ましい。
ーム、ミューオンビームなどを用いることができる。電
子ビームを用いる場合には、干渉性の良好な電子ビーム
を発生させることができる電界放射電子銃(field
emission gun)を用いるのが好ましい。
荷電粒子ビーム(2)の照射時の雰囲気中に含まれる原
料として適当なものを用いることにより、この荷電粒子
ビーム(2)の照射により生成される物質から成る第1
のマスク層(R1)及び第2のマスク層(R2)は優れ
た耐エツチング性を有するものとすることができる。
料として適当なものを用いることにより、この荷電粒子
ビーム(2)の照射により生成される物質から成る第1
のマスク層(R1)及び第2のマスク層(R2)は優れ
た耐エツチング性を有するものとすることができる。
これらの第2のマスク層(R2)及び第1のマスク層(
R,)を用いて第2の被エツチング層(Lり及び第1の
被エツチング層(L2)を連続してエツチングすること
により、−回のエツチングでこれらの第2の被エツチン
グ層(L2)及び第1の被エツチングII (L、 )
のパターン形成グを行うことができる。このため、パタ
ーン形成のためのエツチングの回数を従来に比べて少な
くすることができるので、その分だけパターン形成のプ
ロセスの簡略化を図ることができる。さらに、このよう
にエツチングの回数を少なくすることができるので、例
えば高さの異なる複数種類のパターンから成る複雑なパ
ターンを形成する場合にエツチング法としてRIE法を
用いても、エツチング時に素子に生じる損傷を従来に比
べて低減することができる。
R,)を用いて第2の被エツチング層(Lり及び第1の
被エツチング層(L2)を連続してエツチングすること
により、−回のエツチングでこれらの第2の被エツチン
グ層(L2)及び第1の被エツチングII (L、 )
のパターン形成グを行うことができる。このため、パタ
ーン形成のためのエツチングの回数を従来に比べて少な
くすることができるので、その分だけパターン形成のプ
ロセスの簡略化を図ることができる。さらに、このよう
にエツチングの回数を少なくすることができるので、例
えば高さの異なる複数種類のパターンから成る複雑なパ
ターンを形成する場合にエツチング法としてRIE法を
用いても、エツチング時に素子に生じる損傷を従来に比
べて低減することができる。
一方、荷電粒子ビーム(2)のビーム径は例えば数十人
程度に掻めて細く絞ることができることから、この荷電
粒子ビーム(2)の多重散乱による影響を考えても例え
ば200人程度の寸法の極微細幅の第1のマスク層(R
1)及び第2のマスク層(Rg )を形成することがで
きる。従って、これらの第2のマスク層(R2)及び第
1のマスク層(R1)を用いて第2の被エツチング層(
L2)及び第1の被エツチング層(L、)をエツチング
することにより、極微細幅のパターン(PI 、 p
g )を形成することができる。
程度に掻めて細く絞ることができることから、この荷電
粒子ビーム(2)の多重散乱による影響を考えても例え
ば200人程度の寸法の極微細幅の第1のマスク層(R
1)及び第2のマスク層(Rg )を形成することがで
きる。従って、これらの第2のマスク層(R2)及び第
1のマスク層(R1)を用いて第2の被エツチング層(
L2)及び第1の被エツチング層(L、)をエツチング
することにより、極微細幅のパターン(PI 、 p
g )を形成することができる。
また、荷電粒子ビーム(2)の強度分布がガウス分布状
であることが反映されて、第1のマスク層(R1)及び
第2のマスク層(Rt )の断面形状はガウス分布状の
なだらかな形状となる。従って、これらの第1のマスク
層(R1)及び第2のマスク層(R1)の上に被エツチ
ング層を形成する場合には、これらの第1のマスク層(
R1)及び第2のマスク層(R1)はこの被エツチング
層により完全に覆うことができる。このため、従来のよ
うに被エツチング層を形成した状態においてもマスク層
の側面が露出してしまうためにエツチング時にこの側面
に損傷が生じてしまう問題がなくなる。すなわち、パタ
ーン形成のためのエツチング時にこれらの第1のマスク
層(R1)及び第2のマスク層(R□)に損傷が生じる
のを防止することができる。
であることが反映されて、第1のマスク層(R1)及び
第2のマスク層(Rt )の断面形状はガウス分布状の
なだらかな形状となる。従って、これらの第1のマスク
層(R1)及び第2のマスク層(R1)の上に被エツチ
ング層を形成する場合には、これらの第1のマスク層(
R1)及び第2のマスク層(R1)はこの被エツチング
層により完全に覆うことができる。このため、従来のよ
うに被エツチング層を形成した状態においてもマスク層
の側面が露出してしまうためにエツチング時にこの側面
に損傷が生じてしまう問題がなくなる。すなわち、パタ
ーン形成のためのエツチング時にこれらの第1のマスク
層(R1)及び第2のマスク層(R□)に損傷が生じる
のを防止することができる。
さらに、例えば第1の被エツチング層(Ll)及び第2
の被エツチング層(Lx )が同一物質であるとすると
、高さの異なるパターン(P。
の被エツチング層(Lx )が同一物質であるとすると
、高さの異なるパターン(P。
pg)を形成する場合には、これらのパターン(P+
、PI )の高さの最大値に相当する厚さの物質層を形
成すれば足りる。このため、パターン形成のために形成
する必要のある物質層の厚さを従来に比べて小さくする
ことができる。
、PI )の高さの最大値に相当する厚さの物質層を形
成すれば足りる。このため、パターン形成のために形成
する必要のある物質層の厚さを従来に比べて小さくする
ことができる。
以下、本発明の実施例について図面を参照しながら説明
する。なお、実施例の全図において、同一部分には同一
の符号を付ける。
する。なお、実施例の全図において、同一部分には同一
の符号を付ける。
人族桝土
第1図A〜第1図Eは本発明の実施例Iによるパターン
形成方法を工程順に示す。
形成方法を工程順に示す。
この実施例Iにおいては、第1図Aに示すように、まず
例えばシリコン(Si )基板や半絶縁性ヒ化ガリウム
(GaAs)基板のような半導体基板1上にパターン形
成用の第1の物質層り、を形成する。
例えばシリコン(Si )基板や半絶縁性ヒ化ガリウム
(GaAs)基板のような半導体基板1上にパターン形
成用の第1の物質層り、を形成する。
次に、例えば走査型電子顕微鏡(SEM)と同様な構成
を有する電子ビーム直接描画装置(図示せず)の高真空
(例えば、3 X 10−’Torr程度)に排気され
た試料室内にこの半導体基板lを配置する。なお、この
半導体基板1は、温度制御器により温度の制御が可能な
試料台上に配置される0次に、この試料室内に例えばガ
ス状のアルキルナフタレンのようなレジスト原料ガスを
導入する。試料室内におけるこのレジスト原料ガスの圧
力は、例えば10−1〜10−’Torrの範囲内の値
、例えば10−”Torr程度とする。試料室内のレジ
スト原料ガスの圧力が所定値になったら例えば電界放射
電子銃(図示せず)により電子ビーム2を発生させ、こ
の電子ビーム2のビーム径を例えば数十人程度に細く絞
り、この電子ビーム2を電子ビームコントローラによる
制御により第1の物質層り、上で走査する。この場合、
電子ビーム2の加速電圧は例えば0.5〜6kVの範囲
内の値とする。また、ビーム電流は例えば1O−II〜
1O−7Aの範囲内の値とする。
を有する電子ビーム直接描画装置(図示せず)の高真空
(例えば、3 X 10−’Torr程度)に排気され
た試料室内にこの半導体基板lを配置する。なお、この
半導体基板1は、温度制御器により温度の制御が可能な
試料台上に配置される0次に、この試料室内に例えばガ
ス状のアルキルナフタレンのようなレジスト原料ガスを
導入する。試料室内におけるこのレジスト原料ガスの圧
力は、例えば10−1〜10−’Torrの範囲内の値
、例えば10−”Torr程度とする。試料室内のレジ
スト原料ガスの圧力が所定値になったら例えば電界放射
電子銃(図示せず)により電子ビーム2を発生させ、こ
の電子ビーム2のビーム径を例えば数十人程度に細く絞
り、この電子ビーム2を電子ビームコントローラによる
制御により第1の物質層り、上で走査する。この場合、
電子ビーム2の加速電圧は例えば0.5〜6kVの範囲
内の値とする。また、ビーム電流は例えば1O−II〜
1O−7Aの範囲内の値とする。
上述のレジスト原料ガス雰囲気中では、第1の物質層L
1の表面にはレジスト原料ガス分子が吸着する。この吸
着しているレジスト原料分子に上述のように電子ビーム
2が照射されると、この電子ビーム2が照射された部分
のレジスト原料分子は分解し、その結果、非晶質炭化水
素(C,H,)系の物質が電子ビーム2の描画パターン
と同一形状で第1の物質層り、上に生成される。これに
よって、この第1の物質層L1上に非晶質炭化水素(C
,H,)系の物質から成るレジストパターンR1が形成
される。この場合、電子ビーム2による一回の描画で形
成されるレジストパターンR1の厚さは通常小さいので
、必要に応じて電子ビーム2の描画を繰り返し行い、所
要の厚さのレジストパターンR1を得る。なお、レジス
ト原料ガス雰囲気中での電子ビーム2の照射により形成
されるこのレジストはE B I R(Electro
n Beam 1nduced Re5ist)と呼ば
れる。このEBIRは、従来の電子ビームリソグラフィ
ーで電子線レジストとして多く用いられているポリメタ
クリル酸メチル(PMMA)などに比べてRIEなどの
ドライエツチングに対して高い耐性を有し、また優れた
耐熱性を有することが本発明者らにより確認されている
。
1の表面にはレジスト原料ガス分子が吸着する。この吸
着しているレジスト原料分子に上述のように電子ビーム
2が照射されると、この電子ビーム2が照射された部分
のレジスト原料分子は分解し、その結果、非晶質炭化水
素(C,H,)系の物質が電子ビーム2の描画パターン
と同一形状で第1の物質層り、上に生成される。これに
よって、この第1の物質層L1上に非晶質炭化水素(C
,H,)系の物質から成るレジストパターンR1が形成
される。この場合、電子ビーム2による一回の描画で形
成されるレジストパターンR1の厚さは通常小さいので
、必要に応じて電子ビーム2の描画を繰り返し行い、所
要の厚さのレジストパターンR1を得る。なお、レジス
ト原料ガス雰囲気中での電子ビーム2の照射により形成
されるこのレジストはE B I R(Electro
n Beam 1nduced Re5ist)と呼ば
れる。このEBIRは、従来の電子ビームリソグラフィ
ーで電子線レジストとして多く用いられているポリメタ
クリル酸メチル(PMMA)などに比べてRIEなどの
ドライエツチングに対して高い耐性を有し、また優れた
耐熱性を有することが本発明者らにより確認されている
。
次に第1図Bに示すように、全面に第2の物質層L2を
形成する。ここで、例えば化学気相成長(CVD)法な
どによりこの第2の物質層1−tを形成する場合、すで
に述べたように優れた耐熱性を有するEBIRから成る
レジストパターンR2が成長時の熱により変形などを生
じるのを防止することができる。
形成する。ここで、例えば化学気相成長(CVD)法な
どによりこの第2の物質層1−tを形成する場合、すで
に述べたように優れた耐熱性を有するEBIRから成る
レジストパターンR2が成長時の熱により変形などを生
じるのを防止することができる。
次に第1図Cに示すように、この第2の物質層Lt上の
所定部分に上述と同様な方法でEB[Rから成るレジス
トパターンR2を形成する。
所定部分に上述と同様な方法でEB[Rから成るレジス
トパターンR2を形成する。
次に、これらのレジストパターンR,,R,をマスクと
して用いて例えばRIE法により第2の物質層Lt及び
第1の物質層L1を基板表面と垂直方向に例えば第1の
物質層L1の厚さ方向の途中の深さまで異方性エツチン
グする。このエツチング時には、まず第2の物質層Lt
がレジストパターンR2をマスクとして異方性エツチン
グされ、エツチングが進行してレジストパターンR1が
露出した時点からはこのレジストパターンR1をマスク
として第1の物質層L1も異方性エツチングされる。こ
のようにして、第1図りに示すように、パターンP、、
P、が形成される。
して用いて例えばRIE法により第2の物質層Lt及び
第1の物質層L1を基板表面と垂直方向に例えば第1の
物質層L1の厚さ方向の途中の深さまで異方性エツチン
グする。このエツチング時には、まず第2の物質層Lt
がレジストパターンR2をマスクとして異方性エツチン
グされ、エツチングが進行してレジストパターンR1が
露出した時点からはこのレジストパターンR1をマスク
として第1の物質層L1も異方性エツチングされる。こ
のようにして、第1図りに示すように、パターンP、、
P、が形成される。
この後、レジストパターンR,,R,を除去して第1図
已に示すような状態とし、目的とするパターン形成を終
了する。
已に示すような状態とし、目的とするパターン形成を終
了する。
以上のように、この実施例Iによれば、第2の物質層L
2上に形成されたレジストパターンR2及び第1の物質
層り、上に形成されたレジストパターンR,をマスクと
してこれらの第2の物質層り、及び第1の物質層L1を
RIE法により連続してエツチングすることによりパタ
ーンP+、Pgを形成しているので、高さの異なるこれ
らのパターンp、、p、を一回のエツチングで形成する
ことができる。これによって、これらの高さの異なる二
種類のパターンP+、Pgを形成するために必要なエツ
チングの回数を従来に比べて一回少なくすることができ
るので、その分だけこれらのパターンP+、Pgを形成
するためのプロセスの簡略化を図ることができる。また
、RIE法によるエツチングの回数を減らすことができ
るので、エツチング時に素子に生じる損傷の低減を図る
ことができる。さらに、レジストパターンR1,R1は
レジスト原料ガス雰囲気中での電子ビーム2の照射によ
り形成しているので、これらのレジストパターンR,,
R,は例えば200人程度の極微細幅とすることができ
、従って極微細幅のパターンP+、Pgを形成すること
ができる。しかも、レジストの塗布、現像及び露光の工
程が必要である従来のレジストパターン形成方法に比べ
てレジストパターンを簡単なプロセスで形成することが
できる。
2上に形成されたレジストパターンR2及び第1の物質
層り、上に形成されたレジストパターンR,をマスクと
してこれらの第2の物質層り、及び第1の物質層L1を
RIE法により連続してエツチングすることによりパタ
ーンP+、Pgを形成しているので、高さの異なるこれ
らのパターンp、、p、を一回のエツチングで形成する
ことができる。これによって、これらの高さの異なる二
種類のパターンP+、Pgを形成するために必要なエツ
チングの回数を従来に比べて一回少なくすることができ
るので、その分だけこれらのパターンP+、Pgを形成
するためのプロセスの簡略化を図ることができる。また
、RIE法によるエツチングの回数を減らすことができ
るので、エツチング時に素子に生じる損傷の低減を図る
ことができる。さらに、レジストパターンR1,R1は
レジスト原料ガス雰囲気中での電子ビーム2の照射によ
り形成しているので、これらのレジストパターンR,,
R,は例えば200人程度の極微細幅とすることができ
、従って極微細幅のパターンP+、Pgを形成すること
ができる。しかも、レジストの塗布、現像及び露光の工
程が必要である従来のレジストパターン形成方法に比べ
てレジストパターンを簡単なプロセスで形成することが
できる。
また、この実施例Iによれば次のような利点もある。す
なわち、第6図に示すように、従来のリソグラフィー法
により形成されるレジストパターン106はほぼ矩形の
断面形状を有することから、この上に形成する物質N1
07をかなり厚(しない限りこの物質層107によりレ
ジストパターン106を完全に覆うことは難しい、この
ため、この物質層107のエツチング時に、このレジス
トパターン106の露出した側面に損傷が生じてしまう
おそれがある。これに対して、この実施例1によれば、
EBIRから成るレジストパターンR,,R,の断面形
状はガウス分布状のなだらかな形状を有する。このため
、例えばレジストパターンR,はその上に形成される第
2の物質層Ltにより完全に覆われるので、上述のよう
な問題はない。
なわち、第6図に示すように、従来のリソグラフィー法
により形成されるレジストパターン106はほぼ矩形の
断面形状を有することから、この上に形成する物質N1
07をかなり厚(しない限りこの物質層107によりレ
ジストパターン106を完全に覆うことは難しい、この
ため、この物質層107のエツチング時に、このレジス
トパターン106の露出した側面に損傷が生じてしまう
おそれがある。これに対して、この実施例1によれば、
EBIRから成るレジストパターンR,,R,の断面形
状はガウス分布状のなだらかな形状を有する。このため
、例えばレジストパターンR,はその上に形成される第
2の物質層Ltにより完全に覆われるので、上述のよう
な問題はない。
さらに、例えば第1及び第2の物質層Ll、L2が同一
物質である場合、パターンP+、P−を形成するために
形成する必要のある物質層の厚さはこれらのパターンP
t、Pzの高さの最大値に相当する厚さで足り、従って
パターン形成のために形成する必要のある物質層の厚さ
を従来に比べて小さくすることができる。これによって
、パターン形成に要する時間の短縮及びコストの低減を
図ることができる。
物質である場合、パターンP+、P−を形成するために
形成する必要のある物質層の厚さはこれらのパターンP
t、Pzの高さの最大値に相当する厚さで足り、従って
パターン形成のために形成する必要のある物質層の厚さ
を従来に比べて小さくすることができる。これによって
、パターン形成に要する時間の短縮及びコストの低減を
図ることができる。
スILル
第2図A及び第2図Bは本発明の実施例■を示す。
上述の実施例Iは、高さの異なる二種類のパターンP、
、P、を形成する場合に本発明を適用した実施例である
のに対し、この実施例■は、高さの異なるN種類のパタ
ーンを形成する一般の場合に本発明を適用した実施例で
ある。
、P、を形成する場合に本発明を適用した実施例である
のに対し、この実施例■は、高さの異なるN種類のパタ
ーンを形成する一般の場合に本発明を適用した実施例で
ある。
この実施例■においては、第2図Aに示すように、まず
半導体基[1上に第1の物f層L1を形成した後、実施
例Iと同様な方法でこの第1の物質層L1上にEBIR
から成るレジストパターンR1を形成する0次に、全面
に第2の物質層L2を形成した後、この第2の物質層り
、上にEBIRから成るレジストパターンR2を形成す
る。次に、全面に第3の物質層り、を形成した後、この
第3の物質層り、上にEBIRから成るレジストパター
ンR1を形成する。この後、同様にして物質層の形成及
びEBIRから成るレジストパターンの形成を繰り返し
、第Nの物質層り、及びレジストパターンR8まで形成
する。
半導体基[1上に第1の物f層L1を形成した後、実施
例Iと同様な方法でこの第1の物質層L1上にEBIR
から成るレジストパターンR1を形成する0次に、全面
に第2の物質層L2を形成した後、この第2の物質層り
、上にEBIRから成るレジストパターンR2を形成す
る。次に、全面に第3の物質層り、を形成した後、この
第3の物質層り、上にEBIRから成るレジストパター
ンR1を形成する。この後、同様にして物質層の形成及
びEBIRから成るレジストパターンの形成を繰り返し
、第Nの物質層り、及びレジストパターンR8まで形成
する。
次に、これらの第N、−1第3、第2、第1の物質層L
N+ ・・−’* L s * Lz + L tを
例えばRIE法より基板表面と垂直方向に連続して異方
性エツチングする。このエツチング時には、実施例■と
同様にエツチングの進行に伴ってレジストパターンR,
,−,R,,R,、R,が順次マスクとして働く、その
結果、第2図已に示すように、高さの異なるN種類のパ
ターン7 、Pz 、R3。
N+ ・・−’* L s * Lz + L tを
例えばRIE法より基板表面と垂直方向に連続して異方
性エツチングする。このエツチング時には、実施例■と
同様にエツチングの進行に伴ってレジストパターンR,
,−,R,,R,、R,が順次マスクとして働く、その
結果、第2図已に示すように、高さの異なるN種類のパ
ターン7 、Pz 、R3。
+PNが形成される。
以上のように、この実施例■によれば、レジストパター
ンRN、・・・r R3,R,、R,をマスクとして
第N、・・−1第3、第2、第1の物質層LH1Lz、
Lt、L+をRIE法により連続してエツチングするこ
とによりパターンPI * PZ rPl、・−・r
PHを形成しているので、実施例Iと同様な利点が
ある0例えば、高さの異なるこれらのN種類のパターン
Pt 、 Pg 、 Pz 、 ’−’・+PNを
一回のエツチングで形成することができるので、これら
のパターンP+ 、Pt、Pg、・・−2PMを形成す
るためのプロセスを著しく簡略化することができる。ま
た、これらのパターンP + 、 P t 。
ンRN、・・・r R3,R,、R,をマスクとして
第N、・・−1第3、第2、第1の物質層LH1Lz、
Lt、L+をRIE法により連続してエツチングするこ
とによりパターンPI * PZ rPl、・−・r
PHを形成しているので、実施例Iと同様な利点が
ある0例えば、高さの異なるこれらのN種類のパターン
Pt 、 Pg 、 Pz 、 ’−’・+PNを
一回のエツチングで形成することができるので、これら
のパターンP+ 、Pt、Pg、・・−2PMを形成す
るためのプロセスを著しく簡略化することができる。ま
た、これらのパターンP + 、 P t 。
P s 、 ’−’−’、 P Mを形成するための
エツチング法としてRIE法を用いた場合に素子に生じ
る損傷を従来に比べて著しく低減することができる。さ
らに、例えば第1、第2、第3、−1第Nの物質層L+
、Lx 、 Ls 、−・、 L)1が同一物質
である場合には、高さの異なるこれらのN種類のパター
ンP+ 、Pz 、Ps 、’−−−’、PMを形成す
るために形成する必要のある物質層の厚さは、これらの
パターンP I + pz + R3* −・−3
P工の高さの最大値に相当する厚さで足りる。すなわち
、これらのパターンP、、Pt、P、、−・・、PMの
高さをそれぞれり、、h、、h、、−・、hNとすれば
、形成する物質層の厚さは、s+ax(tl+ *
hz * hz + −hN)で足りる。従って、こ
れらのパターンP L rPl + R3+−・・+
PNを形成するために必要な物質層の厚さを従来に比べ
て著しく小さくすることができる。
エツチング法としてRIE法を用いた場合に素子に生じ
る損傷を従来に比べて著しく低減することができる。さ
らに、例えば第1、第2、第3、−1第Nの物質層L+
、Lx 、 Ls 、−・、 L)1が同一物質
である場合には、高さの異なるこれらのN種類のパター
ンP+ 、Pz 、Ps 、’−−−’、PMを形成す
るために形成する必要のある物質層の厚さは、これらの
パターンP I + pz + R3* −・−3
P工の高さの最大値に相当する厚さで足りる。すなわち
、これらのパターンP、、Pt、P、、−・・、PMの
高さをそれぞれり、、h、、h、、−・、hNとすれば
、形成する物質層の厚さは、s+ax(tl+ *
hz * hz + −hN)で足りる。従って、こ
れらのパターンP L rPl + R3+−・・+
PNを形成するために必要な物質層の厚さを従来に比べ
て著しく小さくすることができる。
実1菜J4
第3図A〜第3図りは本発明の実施例■を示す。
この実施例■は、本発明をトランジスタの製造に適用し
た実施例である。
た実施例である。
この実施例■においては、第3図Aに示すように、まず
例えば半絶縁性GaAs基板のような半導体基板1上に
例えば半絶縁性GaAs層のような半導体層3を形成し
た後、この半導体層3上にオーミック金属から成るソー
ス電極S及びドレイン電極りを形成する。この後、熱処
理を行うことによりこれらのソース電極S及びドレイン
電極りと半導体層3とを合金化させる0次に、実施例■
と同様な方法でEBIRから成る極微細幅のレジストパ
ターンRを半導体層3上に形成する。ここで、このレジ
ストパターンRは、その両端がそれぞれソース電極S及
びドレイン電極りにまたがるように形成する。
例えば半絶縁性GaAs基板のような半導体基板1上に
例えば半絶縁性GaAs層のような半導体層3を形成し
た後、この半導体層3上にオーミック金属から成るソー
ス電極S及びドレイン電極りを形成する。この後、熱処
理を行うことによりこれらのソース電極S及びドレイン
電極りと半導体層3とを合金化させる0次に、実施例■
と同様な方法でEBIRから成る極微細幅のレジストパ
ターンRを半導体層3上に形成する。ここで、このレジ
ストパターンRは、その両端がそれぞれソース電極S及
びドレイン電極りにまたがるように形成する。
次に第3図Bに示すように、例えば蒸着法やスパッタ法
などにより全面にゲート電極形成用の金属膜4を形成し
た後、この金属膜4上に上述と同様な方法でEBIRか
ら成る極微細幅のレジストパターンR′をレジストパタ
ーンRと直交する方向に形成する。
などにより全面にゲート電極形成用の金属膜4を形成し
た後、この金属膜4上に上述と同様な方法でEBIRか
ら成る極微細幅のレジストパターンR′をレジストパタ
ーンRと直交する方向に形成する。
次に、これらの金属膜4及び半導体層3を例えばRIE
法により基板表面と垂直方向にこの半導体層3の厚さ方
向の途中の深さまで異方性エツチングする。これによっ
て、第3図Cに示すように、半導体から成る極微細線5
及びゲート電極Gが形成される。ただし、この場合、こ
の極微細線5はゲート電極Gとの交差部では極微細線と
はなっていない。
法により基板表面と垂直方向にこの半導体層3の厚さ方
向の途中の深さまで異方性エツチングする。これによっ
て、第3図Cに示すように、半導体から成る極微細線5
及びゲート電極Gが形成される。ただし、この場合、こ
の極微細線5はゲート電極Gとの交差部では極微細線と
はなっていない。
この実施例■においては、これらのゲート電極G、ソー
ス電極S及びドレイン電極りにより電界効果トランジス
タ(FET)が構成される。この場合、ゲート電極Gと
極微細線5との間には絶縁性の物質であるEBIRから
成るレジストパターンRが介在しているので、このFE
Tは一種の絶縁ゲート型FETと考えることができる。
ス電極S及びドレイン電極りにより電界効果トランジス
タ(FET)が構成される。この場合、ゲート電極Gと
極微細線5との間には絶縁性の物質であるEBIRから
成るレジストパターンRが介在しているので、このFE
Tは一種の絶縁ゲート型FETと考えることができる。
また、この絶縁ゲート型FETは、ゲート電極Gとの交
差部を無視すれば極微細線5をチャネルとする一次元チ
ャネル型FETと類似の構造を有する。そして、この絶
縁ゲート型FETは、ゲート電極Gに印加するゲート電
圧により、極微細線5から成る一次元チャネルを通って
ソース電極S及びドレイン電極り間を流れる電流を制御
するものである。
差部を無視すれば極微細線5をチャネルとする一次元チ
ャネル型FETと類似の構造を有する。そして、この絶
縁ゲート型FETは、ゲート電極Gに印加するゲート電
圧により、極微細線5から成る一次元チャネルを通って
ソース電極S及びドレイン電極り間を流れる電流を制御
するものである。
以上のように、この実施例■によれば、レジストパター
ンR′、Rをマスクとして金属膜4及び半導体層3をR
IE法により連続してエツチングすることによりゲート
電極G及び極微細線5を形成しているので、−回のエツ
チングでこれらのゲート電極G及び極微細綿5を形成す
ることができ、これによって絶縁ゲート型FETのパタ
ーン形成のプロセスの簡略化を図ることができる。また
、RIE法によるエツチングによりチャネル部などに生
じる損傷を最小限に抑えることができる。
ンR′、Rをマスクとして金属膜4及び半導体層3をR
IE法により連続してエツチングすることによりゲート
電極G及び極微細線5を形成しているので、−回のエツ
チングでこれらのゲート電極G及び極微細綿5を形成す
ることができ、これによって絶縁ゲート型FETのパタ
ーン形成のプロセスの簡略化を図ることができる。また
、RIE法によるエツチングによりチャネル部などに生
じる損傷を最小限に抑えることができる。
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
例えば、パターン形成のためのエツチング法としては、
RIE法以外のエツチング法を用いることも可能である
。また、本発明の適用範囲は、半導体集積回路の製造に
限定されるものではないことは言うまでもない。
RIE法以外のエツチング法を用いることも可能である
。また、本発明の適用範囲は、半導体集積回路の製造に
限定されるものではないことは言うまでもない。
本発明は、以上述べたように構成されているので、パタ
ーン形成のためのプロセスの簡略化を図ることができる
とともに、極微細幅のパターンを形成することができる
。また、パターン形成のためのエツチング時に素子に生
じる損傷の低減を図ることができるとともに、パターン
形成のためのエツチング時にマスク層に損傷が生じるの
を防止することができる。さらに、パターン形成のため
に形成する必要のある物質層の厚さを小さくすることが
できる。
ーン形成のためのプロセスの簡略化を図ることができる
とともに、極微細幅のパターンを形成することができる
。また、パターン形成のためのエツチング時に素子に生
じる損傷の低減を図ることができるとともに、パターン
形成のためのエツチング時にマスク層に損傷が生じるの
を防止することができる。さらに、パターン形成のため
に形成する必要のある物質層の厚さを小さくすることが
できる。
第1図A〜第1図Eは本発明の実施例Iを工程順に説明
するための断面図、第2図A及び第2図Bは本発明の実
施例■を工程順に説明するための断面図、第3図A〜第
3図りは本発明の実施例■を工程順に説明するための斜
視図、第4図A〜第4図Gは従来のパターン形成方法を
工程順に説明するための断面図、第5図及び第6図はそ
れぞれ従来のパターン形成方法の問題点を説明するため
の断面図である。 図面における主要な符号の説明 1:半導体基板、 2:電子ビーム、 3:半導体層、
4:金属膜、 L、−L、:物質層、R1〜R,、R
,R”ニレジストパターン、 P。 〜PN :パターン、 S:ソース電極、 Dニド
レイン電極、 G;ゲート電極。
するための断面図、第2図A及び第2図Bは本発明の実
施例■を工程順に説明するための断面図、第3図A〜第
3図りは本発明の実施例■を工程順に説明するための斜
視図、第4図A〜第4図Gは従来のパターン形成方法を
工程順に説明するための断面図、第5図及び第6図はそ
れぞれ従来のパターン形成方法の問題点を説明するため
の断面図である。 図面における主要な符号の説明 1:半導体基板、 2:電子ビーム、 3:半導体層、
4:金属膜、 L、−L、:物質層、R1〜R,、R
,R”ニレジストパターン、 P。 〜PN :パターン、 S:ソース電極、 Dニド
レイン電極、 G;ゲート電極。
Claims (1)
- 【特許請求の範囲】 第1の被エッチング層上にガス状の原料を含む雰囲気中
で荷電粒子ビームを照射することにより上記原料から生
成される物質から成る第1のマスク層を上記第1の被エ
ッチング層上に形成する工程と、 上記第1の被エッチング層及び上記第1のマスク層上に
第2の被エッチング層を形成する工程と、上記第2の被
エッチング層上にガス状の原料を含む雰囲気中で荷電粒
子ビームを照射することにより上記原料から生成される
物質から成る第2のマスク層を上記第2の被エッチング
層上に形成する工程と、 上記第2のマスク層及び上記第1のマスク層を用いて上
記第2の被エッチング層及び上記第1の被エッチング層
を連続してエッチングする工程とを具備することを特徴
とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143476A JPH038320A (ja) | 1989-06-06 | 1989-06-06 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143476A JPH038320A (ja) | 1989-06-06 | 1989-06-06 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH038320A true JPH038320A (ja) | 1991-01-16 |
Family
ID=15339587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1143476A Pending JPH038320A (ja) | 1989-06-06 | 1989-06-06 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH038320A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8414817B2 (en) | 2007-12-06 | 2013-04-09 | Braun Gmbh | Process for manufacturing a hairbrush bristle |
| US8414818B2 (en) | 2007-12-29 | 2013-04-09 | Braun Gmbh | Method for making bristles for a hairbrush |
-
1989
- 1989-06-06 JP JP1143476A patent/JPH038320A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8414817B2 (en) | 2007-12-06 | 2013-04-09 | Braun Gmbh | Process for manufacturing a hairbrush bristle |
| US8414818B2 (en) | 2007-12-29 | 2013-04-09 | Braun Gmbh | Method for making bristles for a hairbrush |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6007969A (en) | Ultra-fine microfabrication method using an energy beam | |
| US6794666B2 (en) | Electron emission lithography apparatus and method using a selectively grown carbon nanotube | |
| WO1989011553A1 (en) | Selective area nucleation and growth method for metal chemical vapor deposition using focused ion beams | |
| JP3763021B2 (ja) | 電子ビーム微細加工方法 | |
| US5708267A (en) | Processing method using fast atom beam | |
| US5171718A (en) | Method for forming a fine pattern by using a patterned resist layer | |
| JP2605592B2 (ja) | 電子線ホログラフィによるナノサイズドットパターン形成方法および描画装置 | |
| JPH038320A (ja) | パターン形成方法 | |
| US6165688A (en) | Method of fabricating of structures by metastable atom impact desorption of a passivating layer | |
| JP2500443B2 (ja) | 化合物半導体のドライエッチング方法 | |
| JP3198302B2 (ja) | 微細構造パターンの形成方法 | |
| EP0318037A2 (en) | Method for forming a fine pattern by using a patterned resist layer | |
| JP2676746B2 (ja) | 微細パターンの形成方法 | |
| JPS6060725A (ja) | パタ−ン形成方法 | |
| JPH1078667A (ja) | 微細加工方法 | |
| JPH0831775A (ja) | 化合物半導体の微細加工方法 | |
| JPH0242715A (ja) | パターン形成方法 | |
| JPH03136327A (ja) | 半導体のパターン形成方法 | |
| JPH01187821A (ja) | レジストパターンの形成方法 | |
| JP2010003757A (ja) | 半導体装置の製造方法 | |
| JPH01187827A (ja) | レジストパターンの形成方法 | |
| JPH01140721A (ja) | レジストの形成方法 | |
| JPH02206110A (ja) | パターン形成方法 | |
| JPH0562946A (ja) | 表面処理装置及び方法 | |
| JPH03114221A (ja) | 半導体装置の製造方法 |