JPH0380365B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は電子回路に関するものであつて、更に
詳細には、書込み可能な（プログラム可能な）タ
ツプ重みを有するトランスバーサルフイルタに関
するものである。 第１図は、トランスバーサルフイルタのブロツ
ク線図である。フイルタされるべきアナログ入力
信号Ｘ（ｔ）が端子１１−０へ印加させる。この
入力信号Ｘ（ｔ）は、タツプ重みa₀によつて乗算
され、その乗算の結果が合計（加算）手段２１へ
入力される。入力信号Ｘ（ｔ）は更に遅延手段T₁
へ印加され、従つて時間ｔに於いてノード１１−
１上に出力信号Ｘ（ｔ−１）を供給する。このア
ナログ信号Ｘ（ｔ−１）はタツプ重み乗算器a₁に
よつて乗算され、その結果が合計手段２１へ供給
される。ノード１１−１で得られるアナログ信号
Ｘ（ｔ−１）は更に遅延手段T₂へ供給され、従つ
て時間ｔに於いてノード１１−２上に於いてアナ
ログ信号Ｘ（ｔ−２）が与えられる。このアナロ
グ信号Ｘ（ｔ−２）はタツプ重み乗算器a₂によつ
て乗算され、その結果は合計手段２１へ供給され
る。同様に、Ｎ複数個の遅延手段T₁乃至T_N（Ｎは
選択された正の整数）が第１図に示した如く接続
されており、各々の遅延手段から得られる出力信
号は次式で定義される。 Vj（ｔ）＝Ｘ（ｔ−ｊ）…… (1) 尚、Vj（ｔ）＝時間ｔに於けるｊ番目の遅延手
段からの出力信号（Ｏ≦ｊ≦Ｎ） Ｘ（ｔ−ｊ）＝時間（ｔ−ｊ）に於ける入力端子
１１−０へ印加される入力信号。 Ｎ個の遅延手段T₁乃至T_Nの各々からの出力信
号はタツプ重みa₁乃至a_Nの夫々によつて乗算さ
れ、且つ遅延されない入力信号Ｘ（ｔ）はタツプ
重みa₀によつて乗算される。このように、合計手
段２１の出力端子１２に於ける出力信号ｙ（ｔ）
は次式で与えられる。 ｙ（ｔ）＝_N 〓^j=0 a_jＸ（ｔ−ｊ） ……(2) この様なトランスバーサルフイルタの従来の１
例は、Puckette等の寄稿による“バケツトーブ
リゲード・トランスバーサルフイルターズ
（Bucket−Brigade Transvesal Filters）”，
IEEE・トランズアクシヨンズ・オン・コミユニ
ケーシヨン，COM−22巻，No.７，1974年７月，
926−934頁の文献に記載されている。この文献に
於いては、トランスバーサルフイルタ内にバケツ
トブリゲードからなる遅延線を使用することが記
載されている。この文献に於いては、遅延線をソ
ースホロワでタツプし、各ソースホロワ内に於け
る容量値を適切に選択することによつて所望の重
み付けを実施している。 トランスバーサルフイルタは、電荷結合素子
（CCD）を使用して構成されたものもある。この
様なCCDトランスバーサルフイルタは、
Broderson等の寄稿による“分光分析用の500段
CCDトランスバーサルフイルタ（Ａ 500−
StageCCD Transversal Filter for Spectral
Analysis）”，IEEE・ジヤーナル・オブ・ソリツ
ドステイト・サーキツツ，SC−11巻，No.１，
1976年２月，75−83頁に記載されている。この文
献に於いては、デバイス表面上に電気的相互接続
部を形成する為の適宜のホトマスクを使用するこ
とによつてタツプ重みを構成することが記載され
ている。別の従来のCCDトランスバーサルフイ
ルタは、Baertsch等の寄稿による“実際的な電
荷転送トランスバーサルフイルタの所望の動作
（The Desired Operation of Practoca；
Charge−Trasfer Trasversal Filters）”，
IEEE・ジャーナル・オブ・ソリツドステイト・
サーキツツ，SC−11巻No.１，1976年２月，65−
73頁の文献に記載されている。 上述した従来のトランスバーサルフイルタは書
込み可能（プログラム可能）なものではなく、従
つてタツプ重み乗算器が１度設定されると、異な
つたトランスバーサルフイルタ特性を与える為に
変更させることが不可能なものである。プログラ
ム可能なトランスバーサルフイルタを提供する為
の幾つかの試みがなされている。１つのその様な
試みは、White等の寄稿による“プログラム可能
なアナログ信号処理用のCCD及びMNOSデバイ
ス及びデジタル不揮発性メモリ（CCD and
MNOS Devices for Programmable Analog
Signal Processing and Digital Non−Volatile
Memory）”，IEEE IEDM，ワシントンD.C.，
1973年，130−133頁の文献に記載されている。こ
の文献に於いては、スレツシユホールド電圧を調
節する為に一連のパルスでプログラムされるプロ
グラム可能なMNOSコンダクタンスを使用して
いる。 更に別のプログラム可能なトランスバーサルフ
イルタは、Haque及びCopelandの寄稿による
“電気的にプログラム可能なトランスバーサルフ
イルタ（An Electrically Programmable
Transversal Filter）”，国際電子デバイス会議，
1976年12月，27−30頁の文献に記載されている。
この従来のプログラム可能なトランスバーサルフ
イルタは、デジタルのシフトレジスタ内に於いて
タツプ重み係数を循環させて動作するものであ
る。しかしながら、この様な技術に於いては、デ
ジタルシフトレジスタ内にストアされるタツプ重
みを固定する為に使用されるコンデンサの容量に
於ける固有の不規則性に起因して一定のパターン
ノイズを発生するものである。 本発明は、以上の点に鑑みなされたものであつ
て、上述した如き従来技術の欠点を解消し、改良
した入力信号のフイルタ方法及びプログラム可能
なトランスバーサルフイルタを提供することを目
的とする。本発明に基づいて構成されるプログラ
ム可能な（書込み可能な）トランスバーサルフイ
ルタは、Ｎ複数個（Ｎは正の整数）の時間遅延さ
れたアナログ入力信号を提供することの可能なア
ナログ遅延線を使用している。また、Ｎ複数個の
プログラム可能な乗算手段を使用して時間遅延し
たアナログ信号の各々に乗算係数によつて乗算を
行なう。各々の乗算の結果は合計（加算）回路に
よつて合計され、その結果本発明のトランスバー
サルフイルタから出力信号を取出す。 本発明によれば、遅延回路網は、アナログ入力
信号が印加される入力バスに選択的に接続される
Ｎ複数個のサンプル・ホールド回路を有してい
る。本発明の１実施例に於いては、各サンプル・
ホールド回路は貯蔵用コンデンサ及びソースホロ
ワを使用して構成されており、従つて従来のオペ
アンプを使用するサンプル・ホールド回路のもの
と比べて半導体デバイス表面（集積回路形態に構
成された場合）上に於いて一層小さな面積を必要
とするに過ぎない。 これらのサンプル・ホールド回路は順次選択的
に入力バスへ接続され、従つて１個のサンプル・
ホールド回路は現在の時間期間中にサンプルされ
るアナログ信号をストアし、一方その他のサンプ
ル・ホールド回路は複数個のアナログ信号をスト
アしており、その各々は先行する（Ｎ−１）複数
個のサンプル期間中の１期間に対応する期間中に
サンプルされたものである。 本発明の実施に於いて特に重要なことは、アナ
ログ交点（クロスポイント）スイツチを使用して
いることであつて、このスイツチによりＮ複数個
の時間遅延させたアナログ信号を選択的に選択し
た乗算手段へ供給し、所望の乗算したアナログ信
号を合計手段へ供給するものであつて、そうする
ことにより所望のフイルタ機能を実現することを
可能としているものである。アナログ交点スイツ
チを使用することによつて、プログラム可能なタ
ツプ重みを有するトランスバーサルフイルタを構
成しており、複数個の乗算器の間でタツプ重みを
回転させる必要がない場合には再プログラムされ
るまで乗算器内に於けるタツプ重みは一定の値に
維持される。本発明のトランスバーサルフイルタ
は乗算器の間に於いてタツプ重みを循環させない
ので、本発明に基づいて構成されたトランスバー
サルフイルタの動的範囲は従来のプログラム可能
なトランスバーサルフイルタのものと比べて著し
く増大されており、且つ一定のパターンノイズは
著しく減少されている。本発明に於いては、タツ
プ重みを全ての乗算器を介して回転させるもので
はないので、この様な効果を得ることを可能とし
ている。タツプ重みを回転させる場合には、ノイ
ズが発生され、この点に関しては、“タツプ重み
回転型トランスバーサルフイルタに於ける歪
（Distortion in Rotating Tap Weight
Transversal Filters）”，IEEE・ジヤーナル・オ
ブ・ソリツドステイト・サーキツツ，SC−14巻，
1979年６月，627頁の文献に記載されている。 本発明の別の実施例に於いては、Ｎ個の基準用
サンプル・ホールド回路の付加的な組を設けてあ
り、その各々は前述したＮ個の信号用サンプル・
ホールド回路の対応する１つと接続されている。
ある１つの信号用サンプル・ホールド回路が入力
信号をサンプルした直後に於いて、対応する基準
用サンプル・ホールド回路が基準電圧をサンプル
する。各信号用サンプル・ホールド回路はそれに
対応する基準用サンプル・ホールド回路に対して
密接に整合されているので、信号用サンプル・ホ
ールド回路によつて与えられる出力信号の電圧誤
差はそれに対応する基準用サンプル・ホールド回
路の出力電圧の電圧誤差と同じになつている。２
個のアナログ交点スイツチを使用しており、その
一方のアナログ交点スイツチは信号用サンプル・
ホールド回路から選択した乗算手段へ出力信号を
供給し、且つ他方のアナログ交点スイツチは、信
号用サンプル・ホールド回路からの信号が供給さ
れたのと同一の乗算手段へ基準用サンプル・ホー
ルド回路からの出力信号を選択的に供給する。次
いで、名乗算手段は基準用サンプル・ホールド回
路からの信号を使用して、対応する信号用サンプ
ル・ホールド回路から乗算手段へ供給される信号
の誤差成分を相殺させる。この様に、サンプル・
ホールド回路の出力電圧に於ける不正確さに基づ
く影響が排除されている。更に、電圧源ノイズに
基づく出力電圧に与える影響はソースホロワ回路
（本質的に電圧源ノイズ拒否能力が劣つている）
を使用する場合には無視出来ない場合もあるが、
本発明に於いてはこの影響も除去されている。 以下、添付の図面を参考に本発明の具体的実施
の態様に付いて詳細に説明する。第２図は、本発
明に基づいて構成された４段トランスバーサルフ
イルタ１０の１実施例を示している。実際には、
本発明に基づいて構成されるプログラム可能なト
ランスバーサルフイルタは多数の段を有するもの
であつて、典型的には数十段程度の段数を有する
様に構成される。しかしながら、以下の説明に於
いては、第２図に示した４段のフイルタについて
本発明の構成及び動作の説明を行なう。 アナログ入力信号Ｘ（ｔ）をトランスバーサル
フイルタ１０の入力端子９へ供給する。スイツチ
１１，１２，１３，１４は、入力信号Ｘ（ｔ）を
サンプル・ホールド回路S₁乃至S₄の１個へ選択的
に接続させる。スイツチ１１乃至１４の動作は同
期が取られており、従つて１１乃至１４は順番に
動作され、例えば時間t₁に於いて、信号Ｘ（t₁）
が閉成されているスイツチ１１を介してサンプ
ル・ホールド回路S₁内へストアされ、また時間t₂
に於いて、アナログ信号Ｘ（t₂）が閉成されてい
るスイツチ１２を介してサンプル・ホールド回路
S₂内へストアされ、一方時間t₃に於いて、信号Ｘ
（t₃）が閉成状態にあるスイツチ１３を介してサ
ンプル・ホールド回路S₃内へストアされ、更に時
間t₄に於いて、信号Ｘ（t₄）が閉成状態にあるス
イツチ１４を介してサンプル・ホールド回路S₄内
へストアされる。この様に、任意の時間ｔに於い
て、アナログ信号Ｘ（ｔ），Ｘ（ｔ−１），Ｘ（ｔ−
２），Ｘ（ｔ−３）がサンプル・ホールド回路S₁乃
至S₄内へストアされる。ここで注意すべきこと
は、信号Ｘ（ｔ）及び時間遅延された信号Ｘ（ｔ−
１），Ｘ（ｔ−２），Ｘ（ｔ−３）をサンプル・ホー
ルド回路S₁乃至S₄内へストアする位置は時間と共
に変化する。この状態を表に示してある。 次に、第２図のプログラム可能なトランスバー
サルフイルタの動作について説明するが、表を
参考にすると一層容易に理解する事が可能であ
る。先ず、公知の方法によつてタツプ重み（乗算
係数）を乗算手段M₁乃至M₄（夫々タツプ重みa₁
乃至a₄を有している）へロードさせる。次いで、
時間t₁に於いて、スイツチ１１を閉成しスイツチ
１２，１３，１４を開放し、信号Ｘ（t₁）をサン
プル・ホールド回路S₁内へストアさせる。時間t₂
に於いて、スイツチ１２を閉成し一方スイツチ１
１，１３，１４を開放して、信号Ｘ（t₂）をサン
プル・ホールド回路S₂内へストアする。時間t₃に
於いて、スイツチ１３を閉成し一方スイツチ１
１，１２，１４を開放して、信号Ｘ（t₃）をサン
プル・ホールド回路S₃内へストアさせる。

【表】

【表】 同様に、時間t₄に於いて、スイツチ１４を閉成
し一方スイツチ１１，１２，１３を開放して、信
号Ｘ（t₄）をサンプル・ホールド回路S₄内へスト
アする。時間t₅に於いて、スイツチ１１を閉成し
信号Ｘ（t₅）をサンプル・ホールド回路S₁内へス
トアさせると、サンプル・ホールド回路S₁内にス
トアされている元の信号Ｘ（t₁）は失われる。こ
のストア（貯蔵）技術を別の観点から見ると、時
間t₅に於いて、サンプル・ホールド回路S₁は信号
Ｘ（t₅）をストアするが、サンプル・ホールド回
路S₄は信号Ｘ（t₄）をストアしており、サンプ
ル・ホールド回路S₃は信号Ｘ（t₃）をストアして
おり、且つサンプル・ホールド回路S₂は信号Ｘ
（t₂）をストアしている。 次に、第２図に示したアナログ交点スイツチ５
１の動作に付いて説明する。第２図に示したアナ
ログ交点スイツチ５１はＮチヤンネル金属−酸化
物−シリコン（MOS）トランジスタで構成した
場合を示してあるが、その他の任意のスイツチ手
段を使用可能であることは勿論である。Ｎチヤン
ネルトランジスタを使用した場合には、高電圧
（論理１）がトランジスタのゲートへ印加される
ことにより導通状態とされ、一方低電圧（論理
０）がゲートへ印加されるとオフ状態とされる。
端子A₀乃至A₃へは１度に１個の論理１が供給さ
れる。 表に示した如く、時間t₁に於いて、論理１が
端子A₀に印加され、一方端子A₁乃至A₃へは論理
０が印加され、サンプル・ホールド回路S₁は乗算
器M₁へ接続され、サンプル・ホールド回路S₂は
乗算器M₄へ接続され、サンプル・ホールド回路
S₃は乗算器M₃へ接続され、サンプル・ホールド
回路S₄は乗算器M₂へ接続される。 時間t₂に於いて、論理１が端子A₁へ印加され、
一方端子A₀，A₂，A₃は低状態（論理０）に保持
される。従つて、サンプル・ホールド回路S₂は乗
算器M₁へ接続され、サンプル・ホールド回路S₃
は乗算器M₄へ接続され、サンプル・ホールド回
路S₄は乗算器M₃へ接続され、サンプル・ホール
ド回路S₁は乗算器M₂へ接続される。端子A₀乃至
A₃へ印加されるアドレス信号及びサンプル・ホ
ールド回路S₁乃至S₄と乗算器M₁乃至M₄との間の
接続状態を時間t₁乃至t₄に対して表に纏めて示
してある。 従つて、表に示した如く、時間t₁乃至t₄の
各々の期間中に於いて乗算器M₁からの出力電圧
はa₁Ｘ（ｔ）に等しく、乗算器M₂からの出力電圧
はa₂Ｘ（ｔ−１）に等しく、乗算器M₃からの出力
電圧はa₃Ｘ（ｔ−２）に等しく、且つ乗算器M₄か
らの出力電圧はa₄Ｘ（ｔ−３）に等しい。従つて、
表に示した如く、時間t₁乃至t₄の全てに於い
て、端子８上で得られる合計手段７からの出力電
圧ｙ（ｔ）は次式で与えられる。 ｙ（ｔ）＝a₁Ｘ（ｔ）＋a₂Ｘ（ｔ−１） ＋a₃Ｘ（ｔ−２）＋a₄Ｘ（ｔ−３） ……(3) 上式(3)は、トランスバースフイルタからの所望
の出力電圧信号である。 第２図に示したサンプル・ホールド回路S₁乃至
S₄に使用可能なサンプル・ホールド回路の１例を
第３図に示してある。第３図に示した如く、サン
プル・ホールド回路２１１は、入力端子２１２を
有しており、サンプル・ホールド回路２１１がサ
ンプル・ホールド回路S₁（第２図）として機能す
る場合に、入力端子２１２が第２図のスイツチ１
１を介して入力電圧Ｘ（ｔ）へ接続される。サン
プル・ホールド回路２１１の入力端子２１２はオ
ペアンプ２１３の非反転入力リードへ接続されて
いる。オペアンプ２１３の出力リード２１５はＮ
チヤンネルMOSFET216aとＰチヤンネル
MOSFET216bとを有する伝達ゲート２１６へ接
続されている。伝達ゲート２１６の状態（導通状
態又は非導通状態）は、端子２２２へ接続される
サンプル・ホールド信号Φsによつて制御される。
サンプル・ホールド信号ΦsはＮチヤンネル
MOSFET216aのゲート及びインバータ２２１へ
接続される。インバータ２２１は、その出力リー
ド２３０上に反転サンプル・ホールド信号ｓを
供給し、それはＰチヤンネルMOSFET216bへ接
続される。従つて、端子２２２へ高状態（正）
Φsが接続されると、伝達ゲート２１６が導通状
態となり、一方Φsが低状態である場合には、伝
達ゲート２１６はオフ状態とされる。同様に、Ｎ
チヤンネルMOSFET217aとＰチヤンネル
MOSFET217bとで構成される第２伝達ゲート２
１７が設けられており、サンプル・ホールド信号
Φsで制御される。 サンプリングの期間中、Φsは高状態となり、
伝達ゲート２１６及び２１７が導通状態とされ
る。オペアンプ２１３からの出力電圧は伝達ゲー
ト２１６を介してコンデンサ２１８へ供給され、
従つてコンデンサ２１８はオペアンプ２１３の出
力電圧Vxへ充電される。この出力電圧はＮチヤ
ンネルMOSFET219へゲートバイアスを供給し、
従つてトランジスタ２１９をオン状態とさせ、出
力端子２２９上に電圧V_OUTを供給する。この電
圧V_OUTはまた伝達ゲート２１７を介してオペア
ンプ２１３の反転入力リード２１４へ供給され
る。オペアンプの反転入力リード及び非反転入力
リード上に於ける定常状態電圧は等しいので、電
圧V_OUTは入力電圧V_INと等しい。この様に、オペ
アンプ２１３の出力リード２１５上で発生されコ
ンデンサ２１８にストアされる出力電圧V_Xは、
トランジスタ２２９のゲートをバイアスされるの
に十分大きな値を有しており、従つて出力端子２
２９上に於いてサンプル入力信号V_INと全く等し
いV_OUTを発生させる。 出力端子２１９上の出力電圧V_OUTがサンプル
された入力電圧V_INと全く等しい様にサンプル・
ホールド回路２１１内に於いて定常状態を得る為
に必要な約３マイクロ秒の時間が経過した後に、
サンプル信号Φsが低となり、従つて伝達ゲート
２１６及び２１７がオフ状態とされる。従つて、
電圧V_Xがコンデンサ２１８上にストアされ、該
コンデンサはトランジスタ２１９のゲートをバイ
アスすることを継続し、従つて出力端子２２９上
に於いてサンプルされた入力電圧V_INと全く等し
い出力電圧V_OUTを供給する。トランジスタ２１
９は金属−酸化物−シリコン（MOS）デバイス
であるので、コンデンサ２１８によつてゲートバ
イアスを与える場合にコンデンサ２１８から事実
上何等電流を引出すものではなく、従つてコンデ
ンサ２１８上にストアされている電圧V_Xを放電
させることはない。従つて、コンデンサ２１８に
ストアされている電圧V_Xを使用して、サンプル
された入力電圧V_INに等しい電圧V_OUTを数ミリ秒
の程度の長い時間に亘つて出力端子２２９上に発
生させることが可能である。出力端子２２９上に
供給される出力電圧V_OUTは伝達ゲート２１７を
オフすることによつて影響を受けることは無い。
何故ならば、オペアンプ２１３の反転入力リード
２１４は極めて高いインピーダンスを有してお
り、従つて出力端子２２９から実質的に電流を引
出すことが無いからである。 ２番目の入力信号V_IN′をサンプルし且つスト
アする事が必要な場合、サンプル・ホールド信号
Φsは高となり、伝達ゲート２１６及び２１７を
オン状態とさせる。従つて、新たな電圧V_X′がコ
ンデンサ２１８上にストアされ、出力端子２２９
上に於いて電圧V_IN′に等しい新たな電圧V_OUTが
発生される。 乗算器M₁乃至M₄（第２図）の各々に対して使
用することが可能な乗算手段の１例を第４図に示
してある。乗算器９６は、出力端子７４と接地接
続された非反転入力リード７６と反転入力リード
７５とを具備したオペアンプ７３を有している。
積分用コンデンサ７２は容量C₇₂を有しており、
反転リード７５と出力端子７４との間に接続され
ている。コンデンサ７２に並列接続してスイツチ
７１が設けられており、スイツチ７１はコンデン
サ７２を放電させる機能を有する。コンデンサア
レイ８１はＮ複数個のコンデンサC₁乃至C_Nを有
しており、乗算器９６内に於いて使用されてい
る。コンデンサC₁乃至C_Nの各々の一方のプレー
トはオペアンプ７３の反転入力リード７５へ接続
されている。コンデンサC₁乃至C_Nの各々の他方
のプレートはスイツチ１−ａ乃至Ｎ−ａ及びスイ
ツチ１−ｂ乃至Ｎ−ｂの各対へ接続されている。
スイツチ１−ａ乃至Ｎ−ａの他端側は接地接続さ
れており、従つてコンデンサC₁乃至C_Nの第２番
目のプレートを選択的に接地接続することを可能
としている。同様に、スイツチ１−ｂ乃至Ｎ−ｂ
の他端側の端子は入力端子７７へ接続されてお
り、従つてコンデンサC₁乃至C_Nの各々の２番目
のプレートを乗算器９６によつて乗算されるべき
アナログ入力電圧V_INへ選択的に接続可能として
いる。コンデンサC₁乃至C_Nは同等の値とするこ
とが可能であり、コンデンサアレイ８１の実効容
量をＯ乃至NCの間の範囲に設定することが可能
である。尚、Ｎはコンデンサアレイ８１内に於け
るコンデンサの数を表わし、一方ＣはＮ個のコン
デンサの各々の容量値である。一方、コンデンサ
アレイ８１の容量C₁乃至C_Nに２進重みを付ける
ことも可能であり、その場合には各コンデンサの
容量値は次式で決定される。 C_j＝2^(j-1)Ｃ ……(4) 尚、C_jはｊ番目のコンデンサの容量値であり、
ｊは正の整数であつて０≦ｊ≦Ｎの範囲の値であ
り、C₁はコンデンサC₁の容量値である。 この様に、スイツチ１−ａ乃至Ｎ−ａ及び１−
ｂ乃至Ｎ−ｂを選択的に動作することによつて、
コンデンサアレイ８１の実効容量は次式の如くな
る。 C₈₁＝FC ……(5) 尚、C₈₁はコンデンサアレイ８１の実効容量で
あり、Ｆは整数であつて０≦Ｆ≦（2^N−１）の範
囲内の値であり、Ｎはコンデンサアレイ８１内の
コンデンサの数である。 第４図に示した乗算器９６の動作に付いて以下
説明する。デジタルタツプの重み乗算係数の符号
ビツトがタツプ重みが正であることを表わす場合
には、スイツチ７１が閉じ、コンデンサ７２を放
電させる。スイツチ１−ａ乃至Ｎ−ａもまた閉
じ、従つてコンデンサC₁乃至C_Nを放電させる。
次いで、スイツチ７１が開成する。次いで、スイ
ツチ１−ｂ乃至Ｎ−ｂの選択されたものが閉成
し、それと対応するスイツチ１−ａ乃至Ｎ−ａが
開成する。従つて、スイツチ３−ｂ及び７−ｂが
閉じると、スイツチ３−ａ及び７−ａが開く。ス
イツチ１−ｂ乃至Ｎ−ｂのどれを選択して閉成す
るかということは、コンデンサアレイ８１の実効
容量とコンデンサ７２の容量との比が所望の乗算
係数即ちタツプ重みと等しくなる様に行なわれ
る。従つて、次式が得られる。 G₇₆＝−C₈₁／C₇₂ ……(6) 尚、G₇₆はオペアンプ７６の閉ループ利得であ
り、従つて乗算器９６のタツプ重みに等しい。 スイツチ１−ｂ乃至Ｎ−ｂを選択的に閉成する
事によりコンデンサC₁乃至C_Nを選択的にV_INに等
しい電圧へ充電させ、従つて積分用コンデンサ７
２上に於いてC₈₁V_INに等しい電荷へ積分する。こ
の結果端子７４上に於ける出力電圧V_OUTは次式
の如くなる。 V_OUT＝−G₇₆V_IN ……(7) 一方、デジタルタツプ重み乗算係数の符号ビツ
トがタツプ重みが負であることを表わす場合に
は、スイツチ７１が閉じ、コンデンサ７２を放電
させる。次いで、スイツチ１−ｂ乃至Ｎ−ｂが閉
じ、従つてコンデンサC₁乃至C_NをV_INの電圧へ充
電させる。次いで、スイツチ７１が開く。スイツ
チ１−ａ乃至Ｎ−ａの選択されたものが閉じ、そ
れと対応するスイツチ２−ａ乃至２−ｂが開く。
従つて、スイツチ３−ａ及び７−ａが閉じると、
スイツチ３−ｂ及び７−ｂが開く。 選択したスイツチ１−ａ乃至Ｎ−ａを閉じるこ
とによつて、選択されたコンデンサC₁乃至C_Nが
放電され、従つて積分用コンデンサ７２上に於い
て電荷を−C₈₁V_INへ積分させる。この結果端子７
４上に於ける出力電圧V_OUTは次式の如くなる。 V_OUT＝G₇₆V_IN ……(8) 従つて、乗算器９６はアナログ入力信号をデジ
タルタツプ重みで乗算することが可能である。ア
ナログ入力信号デジタルタツプ重みは正であつて
も負であつても良い。 本発明の別の実施例を第５図に示してある。第
５図の実施例は第２図の実施例と類似しており、
従つてこれら両者間に於いては同一の構成要素に
は同一の参照番号を付してある。第５図の実施例
は第２図の実施例に於ける様な信号用サンプル・
ホールド回路S₁，S₂，S₃，S₄を有しており、また
基準用サンプル・ホールド回路S₁−１，S₂−１，
S₃−１，S₄−１を有している。信号用サンプル・
ホールド回路S₁乃至S₄は、それらの入力リードを
スイツチ１１，１２，１３，１４の夫々を介して
端子９へ接続している。端子９は、入力信号Ｘ
（ｔ）を受取り、従つてサンプル・ホールド回路
S₁乃至S₄は信号用サンプル・ホールド回路と呼称
される。一方、サンプル・ホールド回路S₁−１乃
至S₄−１は、それらの入力リードを基準電圧（本
実施例に於いては基準電圧は接地電圧である）へ
接続されているバス９−１へ接続している。従つ
て、サンプル・ホールド回路S₁−１乃至S₄−１は
基準用サンプル・ホールド回路と呼称される。信
号用サンプル・ホールド回路S₁は物理的に且つ構
造的に基準用サンプル・ホールド回路S₁−１に関
連しており、従つてサンプル・ホールド回路S₁及
びS₁−１は第５図に於いて同一の点線で示した四
角内に設けてある。同様に、サンプル・ホールド
回路S₂及びS₂−１，サンプル・ホールド回路S₃及
びS₃−１，サンプル・ホールド回路S₄及びS₄−１
は物理的に且つ構造的に互いに関連しているので
第５図に於いて示した夫々の点線四角内に設けて
ある。 第５図の実施例はまた交点（クロスポイント）
スイツチアレイ５１を有しており、それは信号用
サンプル・ホールド回路S₁乃至S₄からの出力信号
を、第２図の実施例に関し上述した如く、順番に
乗算手段M₁乃至M₄へ接続させる。第５図の実施
例はまたアナログ交点スイツチ５１と同一の構造
を有するアナログ交点スイツチ５１−１を有して
いる。しかしながら、アナログ交点スイツチ５１
が信号用サンプル・ホールド回路S₁乃至S₄の出力
リードを乗算手段M₁乃至M₄へ接続するの同一の
と方法で、アナログ交点スイツチ５１−１は基準
用サンプル・ホールド回路S₁−１乃至S₄−１の出
力リードを選択的に乗算手段M₁乃至M₄へ接続さ
せる。従つて、関連するサンプル・ホールド回路
は同一の乗算手段へ接続される。例えば、信号用
サンプル・ホールド回路S₁がアナログ交点スイツ
チ５１の動作によつて乗算手段M₁へ接続される
場合には、基準用サンプル・ホールド回路S₁−１
もまたアナログ交点スイツチ５１−１の動作によ
つて乗算手段M₁へ接続される。第２図の実施例
に於いて、信号用サンプル・ホールド回路S₁乃至
S₄は逐次的に端子９上に於ける入力電圧Ｘ（ｔ）
をサンプルする。第５図に示した本発明の実施例
に於いては、信号用サンプル・ホールド回路S₁乃
至S₄が端子９へ印加される入力電圧Ｘ（ｔ）をサ
ンプルする直後（又は直前）に於いて、関連する
基準用サンプル・ホールド回路S₁−１乃至S₄−１
の夫々がバス９−１上で得られる基準電圧をサン
プルし且つホールドする。信号用サンプル・ホー
ルド回路の各々とそれと関連する基準用サンプ
ル・ホールド回路は密接に整合されており、且つ
実際上幾つかの同一のコンポーネントを共用して
いるので、集積回路装置の形態に構成される場合
には、その様な集積回路装置内に於いて物理的に
互いに近接して配設され、従つて関連する信号用
サンプル・ホールド回路と基準用サンプル・ホー
ルド回路は実質的に同じ大きさの電圧誤差を共に
受ける可能性がある。従つて、信号用サンプル・
ホールド回路S₁が入力信号Ｘ（ｔ）に応答して出
力電圧Ｘ（ｔ）−V_E（尚、V_E電圧誤差）を与える場
合には、基準用サンプル・ホールド回路S₁−１
は、ゼロ（接地）の入力信号に応答して出力電圧
−V_Eを与える。従つて、１個の乗算手段M₁乃至
M₄へ各信号用サンプル・ホールド回路から出力
電圧を印加すると共にそれと関連する基準用サン
プル・ホールド回路からの出力電圧を印加させる
ことによつて、誤差電圧V_Eを除去することが可
能となり、従つて合計手段７からの出力電圧ｙ
（ｔ）はサンプル・ホールド回路S₁乃至S₄によつ
て発生される電圧誤差の影響を受けることが無
い。 第６図は、信号用サンプル・ホールド回路S₁と
それと関連する基準用サンプル・ホールド回路S₁
−１の１実施例を示している。尚、第６図に示し
たサンプル・ホールド回路と同一のサンプル・ホ
ールド回路を使用してサンプル・ホールド回路
S₁，S₁−１及びS₂，S₂−１，及びS₃，S₃−１，及
びS₄，S₄−１の各対を形成している。 信号用サンプル・ホールド回路S₁によつて入力
電圧Ｘ（ｔ）をサンプルする場合には、信号Φsが
高となり、従つてスイツチ１１，３０３，３０５
を閉じ、MOSFET伝達ゲート２１６及び２１７
をオン状態とさせる。この時点に於いて、信号
Φs−１は低であり、従つてスイツチ１１−１，
３０３−１，３０５−１は開状態に維持され、且
つMOSFET伝達ゲート２１６−１及び２１７−
１はオフ状態である。この様に、ノード２１２へ
印加される入力電圧Ｘ（ｔ）はオペアンプ２１３
の非反転入力リードへ接続される。オペアンプ２
１３の出力リードはスイツチ３０５を介してサン
プル・ホールド回路S₁の入力リード２１５へ接続
されている。オペアンプ２１３の反転入力リード
はスイツチ３０３を介してサンプルホールド回路
S₁のリード２１４へ接続されている。このよう
に、第３図に示したサンプル・ホールド回路に関
連して説明した如く、コンデンサ２１８上に電圧
が貯蔵され、従つてトランジスタ２１９及び２２
０はサンプルされた入力電圧Ｘ（ｔ）に等しい電
圧を端子２２９上へ与える。次いで、信号Φsが
低となり、スイツチ１１，３０３，３０５を開状
態とし、且つMOSFET伝達ゲート２１６及び２
１７をオフ状態とし、従つて該電圧をコンデンサ
２１８上へストアし、入力電圧Ｘ（ｔ）に等しい
電圧を端子２２９上に与える。この入力電圧のサ
ンプルの直後に於いて、基準用サンプル・ホール
ド回路S₁−１が基準電圧をサンプルする。この期
間中、信号Φs−１は高となり、スイツチ１１−
１，３０３−１，３０５−１を閉じ、MOSFET
伝達ゲート２１６−１及び２１７−１をオン状態
とさせ、オペアンプ２１３の非反転入力リードを
接地接続させ、オペアンプ２１３の出力リードを
サンプル・ホールド回路S₁−１の入力リード２１
５−１へ接続させ、オペアンプ２１３の反転入力
リードをサンプル・ホールド回路２１４−１のリ
ード２１４−１へ接続させる。この様に、第３図
のサンプル・ホールド回路に関し説明した如く、
コンデンサ２１８−１上に電圧がストアされ、従
つて端子２２９−１上にサンプルされた入力電圧
（この場合は接地電圧）と等しい電圧を発生させ
る。 しかしながら、寄生容量結合，リーク，電圧源
ノイズ等の不正確性原因により、端子２２９上に
得られる電圧はＸ（ｔ）に等しいものではなく、
むしろＸ（ｔ）−V_Eに等しい。尚、V_Eは端子２２
９上で得られる電圧の誤差成分である。寄生容量
結合及びリークに基づくこの誤差電圧V_Eの成分
は出力信号ｙ（ｔ）に於ける一定のパターンノイ
ズを発生させる。非反復的な電圧源ノイズに基づ
く誤差電圧V_Eの成分は出力信号ｙ（ｔ）内にラン
ダムノイズを発生する。コンデンサ２１８及び２
１８−１が約5pfであり、且つ入力電圧Ｘ（ｔ）が
±3.5ボルトの範囲内の値である場合には、誤差
電圧V_Eはミリボルトのオーダーである。同様に、
端子２２９−１上で得られる出力電圧は０ではな
く、−V_Eに等しい。前述した如く、サンプル・ホ
ールド回路S₁−１内の各デバイスはサンプル・ホ
ールド回路S₁内の対応するコンポーネントと密接
に整合されている。更に、サンプル・ホールド回
路をモノリシツク集積回路装置として構成する場
合には、サンプル・ホールド回路S₁及びS₁−１は
物理的に近接して設けられるので、密接した整合
を得ることが可能である。従つて、端子２２９及
び２２９−１上で得られる誤差電圧は実質的に等
しい値である。第５図に示した如く、サンプル・
ホールド回路S₁の出力端子２２９はアナログ交点
スイツチ５１の１入力リードへ接続されており、
同様に基準用サンプル・ホールド回路S₁−１の出
力端子２２９−１はアナログ交点スイツチ５１−
１の１入力リードへ接続されている。 本発明に於いて使用することの可能な乗算手段
の１例を第７図に示してある。乗算手段１９６
は、第４図の乗算手段９６と類似しており、従つ
て乗算手段９６及び１９６内の同一の要素には同
一の参照番号を付してある。しかしながら、第４
図の実施例に於いてはスイツチ１−ａ，２−ａ，
乃至Ｎ−ａの共通側を接地接続させているが、第
７図の乗算手段に於いては、端子７７−１をスイ
ツチ１−ａ，２−ａ乃至Ｎ−ａの一端側に共通接
続させている。この端子７７−１は交点スイツチ
５１−１の１出力リードへ接続している。第４図
の実施例に於ける様に、端子７７はアナログ交点
スイツチ５１の１出力リードへ接続している。重
要なことは、アナログ交点スイツチ５１及び５１
−１の動作は同期が取られており、従つて任意の
信号用サンプル・ホールド回路及びそれと関連す
る基準サンプル・ホールド回路の両者が同一の乗
算手段へ接続されているということである。従つ
て、信号用サンプル・ホールド回路S₁がアナログ
交点スイツチ５１を介して乗算手段M₁の端子７
７へ接続される場合には、それと関連する基準用
サンプル・ホールド回路S₁−１はアナログ交点ス
イツチ５１−１を介して乗算手段M₁の端子７７
−１へ接続される。乗算器１９６の利得は第４図
の乗算器９６に関し上述したのと同一の方法に於
いて選択されるので、その説明は割愛する。利得
が選択されると、選択されたＶスイツチ１−ｂ乃
至Ｎ−ｂは選択されたコンデンサC₁乃至C_NをＸ
（ｔ）−V_Eの電圧と等しい電圧へ充電する。尚、
Ｘ（ｔ）は出力端が乗算器１９６の端子７７へ接
続されている信号用サンプル・ホールド回路によ
つてサンプルされる電圧である。この様な動作に
より端子７４上に−G₇₆〔Ｘ（ｔ）−V_E〕に等しい
値の出力電圧ｙ（ｔ）が与えられる。尚G₇₆は乗
算器１９６の利得である。次いで、閉じられてい
るスイツチ１−ｂ乃至Ｎ−ｂが開き、それらの対
応するスイツチ１−ａ乃至Ｎ−ａが閉じ、従つて
乗算手段１９６の端子７７−１に接続されている
基準用サンプル・ホールド回路から得られる誤差
電圧−V_Eを選択されたコンデンサC₁乃至C_Nへ接
続させる。この動作により、積分用コンデンサ７
８上の誤差電圧−V_Eが積分され、その結果出力
電圧ｙ（ｔ）＝−G₇₆〔−V_E〕−〔−G₇₆〔Ｘ（ｔ）−
V_E〕〕又はｙ（ｔ）＝G₇₆Ｘ（ｔ）が得られる。従つ
て、誤差電圧V_Eに起因する出力電圧ｙ（ｔ）に与
える影響は除去され、従つて一定のパターンノイ
ズ及び電圧源ノイズに起因するランダムノイズが
取除かれ、その結果本発明に基づいて構成される
トランスバーサルフイルタのダイナミツクレンジ
（動的範囲）を従来のトランスバーサルフイルタ
のものと比べて増大することを可能としている。
換言すると、本発明に基づいて構成されるトラン
スバーサルフイルタは、従来のトランスバーサル
フイルタと比較して、小さな入力信号Ｘ（ｔ）に
正確に応答することが可能なものである。電圧源
ノイズが出力電圧ｙ（ｔ）に与える影響を取除い
ているということは、ソースホロワを使用する回
路に於いて特に重要なことである。何故ならば、
ソースホロワは本質的に劣つた電圧源ノイズ拒否
能力を有するものだからである。 以上、本発明の具体的構成に付いて詳細に説明
したが、本発明はこれら具体例に限定されるべき
ものでは無く、本発明の技術的範囲を逸脱するこ
となしに種々の変形が可能であるとは勿論であ
る。

【図面の簡単な説明】

第１図は典型的なトランスバーサルフイルタを
示したブロツク線図、第２図は本発明に基づいて
構成されたトランスバーサルフイルタの１例を示
した回路図、第３図は第２図に示した回路内に於
いて使用されるサンプル・ホールド回路の１例を
示した回路図、第４図は第２図に示したトランス
バーサルフイルタ内に於いて使用される乗算手段
の構成を示した回路図、第５図は本発明に基づい
て構成されるトランスバーサルフイルタの別の実
施例を示した回路図、第６図は第５図に示した回
路内に於いて使用される１組のサンプル・ホール
ド回路を示した回路図、第７図は第５図に示した
トランスバーサルフイルタに於いて使用される乗
算手段の１構成例を示した回路図、である。 符号の説明、７……合計手段、８……出力端
子、９……入力端子、１０……トランスバーサル
フイルタ、１１，１２，１３，１４……スイツ
チ、５１……アナログ交点スイツチ、Ｓ……サン
プル・ホールド回路、Ｍ……乗算器。

Claims (1)

1. 【特許請求の範囲】 １ フイルタされる入力信号を受取る入力端子
   と、各々が前記入力端子に接続されるＮ個のサン
   プル・ホールド手段と、前記Ｎ個のサンプル・ホ
   ールド手段のうち選択された１個を前記入力端子
   に接続するＮ個のスイツチ手段と、乗算係数a_j
   （a_jはｊ番目の乗算手段の乗算係数）を有するＮ
   個の乗算手段と、前記Ｎ個の乗算手段の出力を加
   算する加算手段と、前記Ｎ個のサンプル・ホール
   ド手段の出力のそれぞれを前記Ｎ個の乗算手段の
   選択された１個に接続するＮ×Ｎ個のクロス・ス
   イツチ手段と、先立つＮ個の前記入力信号を前記
   Ｎ個のサンプル・ホールド手段へストアさせるよ
   うに前記Ｎ個のスイツチ手段の１個を順次閉成さ
   せる第１の制御手段と、前記Ｎ個のサンプル・ホ
   ールド手段のそれぞれを前記Ｎ個の乗算手段の選
   択された１個に接続するように前記Ｎ×Ｎ個のク
   ロス・スイツチ手段を動作させる第２の制御手段
   とを有し、前記乗算手段の乗算係数a_jを変更する
   ことにより、前記出力信号を次式 ｙ（Ｔ）＝_N-1 〓^j=0 a_jＸ（ｔ−ｊ） ｙ（Ｔ）＝時間ｔに於ける出力信号 Ｘ（ｔ−ｊ）＝時間（ｔ−ｊ）に於ける入力信号 で表されるようなフイルタ特性に変更しうるよ
   うに構成されたことを特徴とするトランスバーサ
   ルフイルタ。 ２ 前記請求項第１項記載のトランスバーサルフ
   イルタに於いて、前記サンプル・ホールド手段
   は、サンプルすべき入力信号を受けるための非反
   転入力リード、反転入力リード及び出力リードを
   具備したオペアンプと、基準電圧に接続された第
   １のプレートと第２のプレートとを具備したコン
   デンサと、該第２のプレートに接続された入力リ
   ード及び出力リードを具備したアンプ手段と、前
   記オペアンプの出力リードを前記コンデンサの第
   ２のプレートに接続する第１のスイツチ手段と、
   前記アンプ手段の出力リードを前記オペアンプの
   反転入力リードへ接続する第２のスイツチ手段
   と、前記入力信号をサンプルする期間中前記第１
   及び第２のスイツチ手段を開成し、前記入力信号
   をホールドする期間中前記第１及び第２のスイツ
   チ手段を閉成する制御手段とからなることを特徴
   とするトランスバーサルフイルタ。 ３ 前記請求項第１項記載のトランスバーサルフ
   イルタに於いて、前記Ｎ個のスイツチ手段に連動
   して基準電圧をサンプルしてホールドするＮ個の
   基準サンプル・ホールド手段と、前記Ｎ×Ｎ個の
   クロス・スイツチ手段に連動して、前記Ｎ個の基
   準サンプル・ホールド手段のそれぞれの出力を前
   記Ｎ個の乗算手段の選択された１個に接続する第
   ２のＮ×Ｎ個のクロス・スイツチ手段とを更に設
   け、前記Ｎ個の乗算手段は前記Ｎ個のサンプル・
   ホールド手段の出力と前記連動してサンプルして
   ホールドされた前記Ｎ個の基準サンプル・ホール
   ド手段の出力とを受けて、該Ｎ個の基準サンプ
   ル・ホールド手段の出力を基準にして前記Ｎ個の
   サンプル・ホールド手段の出力を乗算係数a_jで乗
   算することにより、前記第１のサンプル・ホール
   ド手段によつて発生される信号誤差を相殺するこ
   とを特徴とするトランスバーサルフイルタ。