JPH036754A

JPH036754A - データ転送制御方式

Info

Publication number: JPH036754A
Application number: JP14267789A
Authority: JP
Inventors: Hiroshi Komatsuda; 小松田　浩
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-06-05
Filing date: 1989-06-05
Publication date: 1991-01-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔目　次〕概要産業上の利用分野従来の技術発明が解決しようとする課題課題を解決するだめの手段作用実施例１、実施例と第１図との対応関係 ■、実施例の構成及び動作 ■、実施例のまとめ ■１発明の変形態様発明の効果（概　要）半導体メモリで構成された拡張メモリと主記憶装置間で
プロ・ツク単位のデータの転送を記憶制御装置を介して
行うようにしたデータ転送制御方式プロセンサの負担の
軽減を目的とし、プロセンサと主記憶装置と拡張記憶装置と記憶制御装置
とを有するデータ転送制御方式において、記憶制御装置
は、ブロック単位のデータ転送に先立ってプロセッサか
ら供給される起動リクエストの受け付けを行う起動受け
付は手段と、起動受け付は手段で受け付けた起動リクエ
ストにより主記憶装置上にある転送内容データを読み出
し、この転送内容データに基づいて、一度にリクエスト
の転送が可能なデータ長を単位とする読み出しリクエス
トあるいは書き込みリクエストを生成して主記憶装置に
出力するリクエスト生成手段と、リクエスト生成手段か
ら出力されるリクエストに応じて転送されたリクエスト
のデータ長を算出し、ブロック単位のデータ長分に相当
するまで、リクエスト生成手段にリクエストの生成指示
を送る転送データ量算出手段とを備え、起動リクエスト
に応じて、記憶制御装置から主記憶装置に対してリクエ
ストの送出を繰り返すように構成する。

（産業上の利用分野）本発明は、半導体メモリで構成された拡張メモリと主記
憶装置間でブロック単位のデータの転送を記憶制御装置
を介して行うようにしたデータ転送制御方式に関するも
のである。

［従来の技術〕計算機システムにおける主記憶装置は、高速にアクセス
可能な半導体メモリで構成されており、ソフトウェアに
よって直接アドレス指定を行うことができる。一方、限
られた容量の主記憶装置を補う目的で用いられるものに
補助記憶装置がある。

この補助記憶装置は、一般的にはディスク装置等で構成
されているが、最近では半導体メモリの大容量化、低コ
スト化等に伴ってその一部を半導体メモリで構成するこ
とにより、大容量かつ高速な拡張記憶装置として実現す
ることができる。

第５図に、計算機システムの全体構成を示す。

第５図において、５１１は中央処理装置（ＣＰＵ）であ
り、プログラムの実行やデータの演算等の処理を行う。

５２１は半導体メモリで構成された上記憶装置（ＭＳＵ
）であり、中央処理装置５１１が後述する記憶制御装置
５４１を介して直接読み書きすることができる。５３１
は半導体メモリで構成された拡張メモリである。中央処
理装置５１１がこの拡張メモリ５３１のデータをアクセ
スする場合、−互生記憶装置５２１に転送し、この転送
されたデータに対してアクセスを行う。

５５１はチャネル制御装ｆｆ　（ＣＨＰ）であり、入出
力装置へのアクセスに際してチャネル装置（ＣＨ）５６
１，５７１等を制御するものである。

チャネル装置５６１にはディスク装置５６３が接続され
ており、このディスク装置５６３へのアクセスはチャネ
ル装置５６１を介して行われる。チャネル装置５７１等
に接続されたデイスプレィ。

プリンタ等（図示せず）にアクセスする場合も同様であ
る。また、５４１は記憶制御装置（ＭＣＵ）であり、各
構成装置間のデータや指示のやりとりはこの記憶制御装
置５４１を介して行われる。

上述した計算機システムにおいて、補助記憶装置の代替
装置としての拡張メモリ５３１は半導体メモリで構成さ
れているため、ディスク装置５６３に比べると非常に高
速にアクセス可能である。

そのため、アクセスが頻繁なデータをこの拡張メモリ５
３１に格納しておくことにより、計算機システム全体の
処理速度を上げることが可能になる。

例えば、主記憶装置５２１と補助記憶装置との間でブロ
ック単位（例えば４にバイト単位）のデータの入れ替え
行う所謂ページングにおいてこの拡張メモリ５３１を用
いると、ページングに要する時間を短縮して処理能力を
向上させることが可能になる。この場合、ページングを
制御するプロセッサ（中央処理装置５１１あるいは図示
しないベージング専用のプロセッサ）は、ベージングを
行うブロックを、一度に転送可能なデータ長単位（例え
ば８バイト）に分割し、この日ハイド単位のリクエスト
を記憶制′４Ｂ装置５４１に送る。記憶制御装置５４１
は、このリクエストを受け付ける毎に８バイトのデータ
転送を行う。このデータ転送動作はベージングの対象ブ
ロックについて終了するまで繰り返される。

〔発明が解決しようとする課題〕

ところで、上述した従来方式にあっては、プロセッサが
転送可能なデータ長単位のリクエストを出力する必要が
あり、プロセッサの負担が大きいという問題点があった
。

特に、拡張メモリ５３１は半導体メモリで構成されてい
るため高速動作が可能であり、その都度プロセッサが出
力するリクエストの頻度も多くなり、このプロセッサが
データ転送用のリクエストの出力に要する負担も無視で
きないものとなってく　る。

本発明は、このような点にがんがみて創作されたもので
あり、プロセッサの負担を軽減するようにしたデータ転
送制御方式を提供することを目的としている。

〔課題を解決するための手段〕

第１図は、本発明のデータ転送制御方式の原理ブロック
図である。

図において、プロセッサ１１１と主記憶装置１１３と拡
張記憶装置１１５と記憶制御装置１１７とを有し、主記
憶装置】１３と拡張記憶装置１１５との間でブロック単
位のデータ転送を行うデータ転送制御方式において、記
憶制御装置１１７は、ブロック単位のデータ転送に先立
ってプロセッサＩＩＩから供給される起動リクエストの
受け付けを行う起動受け付は手段１２１と、起動受け付
は手段１２１で受け付けた起動リクエストにより主記憶
装置１１３上にある転送内容データを読み出し、この転
送内容データに基づいて、主記憶装置１１３と拡張記憶
装置１１５との間でデータ転送が可能である場合に、一
度にリクエストの転送が可能なデータ長を単位とする読
み出しリクエストあるいは書き込みリクエストを生成し
て主記憶装置１１３に出力するリクエスト生成手段１３
１と、リクエスト生成手段１３１から出力されるリクエ
ストに応じて転送されたリクエストのデータ長を算出し
、ブロック単位のデータ製分に相当するまで、リクエス
ト生成手段１３１にリクエストの生成指示を送る転送デ
ータ量算出手段１４１とを備え、起動リクエストに応じ
て、記憶制御装置１１７から主記憶装置１１３に対して
リクエストの送出を繰り返すように構成されている。

〔作　用〕

本発明のデータ転送制御方式は、プロセッサ１１１と主
記憶装置１１３と拡張記憶装置１１５上記憶制御装置１
１７とを有しており、記憶制御装置１１７を介して主記
憶装置１１３と拡張記憶装置１１５との間でブロック単
位のデータ転送が行われる。

ブロック単位のデータ転送に先立ってプロセッサ１１１
から記憶制御装置１１７に起動リクエストが供給される
と、起動受け付は手段１２１によってこの起動リクエス
トの受け付けが行われる。

リクエスト生成手段１３１は、この受け付けた起動リク
エストにより主記憶装置１１３上にある転送内容データ
を読み出し、この転送内容データに基づいて、主記憶装
置１１３と拡張記憶装置１１５との間でデータ転送が可
能である場合に、一度にリクエストの転送が可能なデー
タ長を単位とする読み出しリクエストあるいは書き込み
リクエストを生成する。このリクエスト生成動作は、転
送データ量を算出する転送データ景算出手段１４１から
供給されるリクエスト生成指示に応じて、ブロック単位
のデータ製分に相当するまで繰り返され、生成されたリ
クエストは主記憶装置１１３に送られる。

本発明にあっては、起動リクエストが記憶制御装置１１
７に供給されたときに、主記憶装置１１３上にある転送
内容データに基づいて、主記憶装置１１３と拡張記憶装
置１１５との間でデータ転送が可能である場合に、一度
に転送可能なデータの読み出しリクエストあるいは書き
込みリクエストを、ブロック単位のデータ製分に相当す
るまで繰り返し生成して主記憶装置１１３に送ることに
より、プロセッサの負荷を軽減することが可能になる。

〔実施例］以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明のデータ転送制御方式を適用した一実
施例の構成を示す。また、第３図は実施例のデータ転送
用リクエスト制御部の詳細構成を示す。

Ｉ　　　　と　１　とのここで、本発明の実施例と第１図との対応関係を示して
おく。

プロセッサ１１１は、中央処理装置２１１に相当する。

主記憶装置１１３は、主記憶装置２２１に相当する。

拡張記憶装置１１５は、拡張メモリ２３１に相当する。

記憶制御装置１１７は、記憶制御装置２４１に相当する
。

起動受け付は手段１２１は、起動レジスタ３Ｉ３に相当
する。

リクエスト生成手段１３１は、ステートマシン制御部３
１１．管理情報格納部３１５．拡張メモリアドレスレジ
スタ３１７．リクエスト生成レジスタ３２１．ＭＳＵＳ
ドアドレスカウンタ３１に相当する。

転送データ量算出手段１４１は、データ長オールＯ検出
部３１９．データ長カウンタ部３４１に相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

■、　　　　　　の　　　　　び憂第２図に示した計算機システムは、中央処理装置（ＣＰ
Ｕ）　２１１．主記憶装置（ＭＳＵ）２２工、拡張メモ
リ２３１．記憶制御装置（ＭＣＵ）２４工、チャネル制
御装置（ＣＨＰ）２５１を備えている。中央処理装置２
１１．主記憶装置２２１、拡張メモリ２３１．チャネル
制御装置２５１は記憶制御装置２４１に接続されており
、この記憶制御装置２４１を介してデータや指示のやり
とりが行われる。

尚、本実施例では主記憶装置２２１と拡張メモリ２３１
との間のデータ転送動作に着目し、この動作に直接関係
ないディスク装置、デイスプレィ。

キーボード５　プリンタ等は省略した。

また、記憶制御装置２４１は、インタフェースレジスタ
２６１，２６３，２６５．　　セレクタ２６７、優先順
位制御部２６９．アクセスパイプライン２７１．アクセ
ス元インタフェース２７３．拡張メモリ制御部２７５．
ＭＳＵ制御部２７７、転送データ部２８３．データ転送
用リクエスト制御部２９１を備えている。

インタフェースレジスタ２６１，２６３，２６５は、リ
クエストを受け付けるためのものである。

中央処理装置２１１から記憶制御装置２４１に送られて
きたリクエストは、インタフェースレジスタ２６１に一
旦保持され、リクエストの受け付けが行われる。同様に
、チャネル制御装置２５１からのリクエストはインタフ
ェースレジスタ２６３によって受け付けられ、データ転
送用リクエスト制御部２９１からのリクエスト（詳細は
後述する）はインタフェースレジスタ２６５によって受
け付けられる。

優先順位制御部２６９は、これらのインタフェースレジ
スタ２６１〜２６５を監視しており、同時にリクエスト
を受け付けたときに、最も優先順位ノ高いリクエストを
選択するようにセレクタ２６７を制御する。セレクタ２
６７によって選択されたリクエストは、アクセスパイプ
ライン２７１及びＭＳＵ制御部２７７に供給される。

また、アクセスパイプライン２７１は、拡張メモリ２７
５に関するリクエストを受け付は順に保持したり、又記
憶制御装置２４１内の各回路（図示せず）にデータを供
給するためのシフトレジスタである。アクセスバイブラ
イン２７１内のＰ　（１＋Ｐｌ＋・・・、Ｐ８．・・・
のそれぞれはリクエストを保持するレジスタであり、各
レジスタを接続することでシフトレジスタを構成してア
クセスパイプライン２７１を実現している。

例えば、セレクタ２６７からアクセスパイプライン２７
１に供給されたリクエストは、レジスタＰ０に一旦格納
された後拡張メモリ制御部２７５に供給される。また、
このリクエストは、レジスタＰ、以降の各レジスタに順
次シフトされ、例えばレジスタＰ、に格納された後にア
クセス元インタフェース２７３に供給される。アクセス
元インタフェース２７３は、リクエストの供給に応じて
このリクエストに応じた処理が終了した旨等の情報をア
クセス元に通知する。

Ｍ　Ｓ　Ｕ　ｉｌＩ御部２７７は、記憶制御装置２４１
から主記憶装置２２１に対してリクエストを送出したり
、又主記憶装置２２１より記憶制御装置２４１に対して
送られてくるリクエストの処理情報を受け付けたり、フ
ェッチデータを転送データ部２８３に設定させたりする
ためのものである。セレクタ２６７から出力されたリク
エストは、全てこのＭＳＵ制御部２７７に供給されるが
、主記憶装置２２１に関するリクエストのみが送出され
る。

また、拡張メモリ制御部２７５はアクセスパイプライン
２７１上の転送処理動作の開始リクエストにより動作を
開始し、拡張メモリ２３１のデータの読み書きを制御す
るものである。主記憶装置２２１と拡張メモリ２３１と
の間でデータのブロック転送を行う場合には、一方から
読み出されたデータは一旦転送データ部２８３に蓄積さ
れ、その後他方に転送される。

データ転送用リクエスト制御部２９１は、主記憶装置２
２１上にある転送内容を読み出すリクエスト、拡張メモ
リ制御部２７５への転送処理動作の開始リクエスト及び
データのブロック転送時に主記憶装置２２１に対して、
データの読み出しあるいは書き込みを指示するリクエス
ト（フェッチリクエスト、ストアリクエスト）を作成し
て出力する。この主記憶装置２２１に対するリクエスト
は、例えば読み出しの場合はデータ長が８バイトあるい
は６４バイトであり、又書き込みの場合はデータ長が８
バイトあるいは１６バイトであるリクエストであり、ブ
ロック全体のデータ長を満足するまで、これらのリクエ
ストの出力が繰り返される。

起動リクエストによりデータ転送用リクエスト制御部２
９１及び拡張メモリ制御部２７５は動作を開始し、デー
タ転送用リクエスト制御部２９１は主記憶装置２２１上
の転送内容を読み出す。読み出した転送内容に対して、
例えば主記憶装置２２１から拡張メモリ２３１にデータ
のブロック転送を行う場合、データ転送用リクエスト制
御部２９Ｉは拡張メモリ制御部２７５用の転送処理動作
の開始リクエストを出力し、拡張メモリ制御部２７５は
アクセスパイプライン２７１よりこのリクエストを受け
付け、転送処理動作を開始する。その後、データ転送用
リクエスト制御部２９１は拡張メモリ制御部２７５から
のデータ転送可能情報を受け付けると、データ転送用リ
クエスト制御部２９１から出力されたフェッチリクエス
トは、インタフェースレジスタ２６５．セレクタ２６７
及びＭＳＵ！！Ｉ御部２７７脊部２７７記憶装置２２１
に送られる。以後、ブロック全体のデータ長を満足する
までこのリクエスト生成が繰り返され、各リクエストに
応じて主記憶装置２２１から読み出されたデータは、順
次転送データ部２８３に蓄積される。拡張メモリ制御部
２７５はこの転送データ部２８３に蓄積されたデータ量
を監視しており、所定量に達すると順次データを読み出
して拡張メモリ２３１にブロック全体のデータ長を満足
するまで送出する。

反対に、拡張メモリ２３１から主記憶装置２２１にデー
タのブロック転送を行う場合は、データ転送用リクエス
ト制御部２９１は拡張メモリ制御部２７５用の転送処理
動作の開始リクエストを出力し、拡張メモリ制御部２７
５は転送処理動作を開始する。拡張メモリ制御部２７５
は、拡張メモリ２３１よりデータを読み出し、転送デー
タ部２８３に蓄積する。拡張メモリ制御部２７５は、以
後ブロック全体のデータ長を満足するまでこの動作を繰
り返す。データ転送用リクエスト制御部２９１は、拡張
メモリ制御部２７５からのデータ転送可能情報を受け付
けると、データ転送用リクエスト制御部２９１から出力
されたストアリクエストが主記憶装置２２１に送られる
。以後、ブロック全体のデータ長を満足するまでこのス
トアリクエストの出力は繰り返される。

第３図に、データ転送用リクエスト制御部２９１の詳細
構成を示す。

第３図において、データ転送用リクエスト制御部２９１
は、ステートマシン制御部３１１．起動レジスタ３１３
．管理情報格納部３１５．拡張メモリアドレスレジスタ
３１７．データ長オール０検出部３１９．リクエスト生
成レジスタ３２１゜ＭＳＵアドレスカウンタ部３３１．
データ長カウンタ部３４１とを備えている。

ステートマシン制御部３１１は、管理情報格納部３１５
に格納されたリクエスト生成用のタイミング情報（ステ
ート情報）に基づいて、データ転送用リクエスト制御部
２９１の全体を制御する。

起動レジスタ３１３は、拡張メモリ制御部２７５に起動
リクエストが供給されたときに、この起動リクエストの
供給をステートマシン制御部３１１が認識するためのも
のである。例えば、拡張メモリ制御部２７５に供給され
た起動リクエストに含まれるオペレーションコードがこ
の起動レジスタ３１３に複写され、ステートマシン制御
部３１１はこのオペレーションコードを解読して起動リ
クエストの受け付けを認識する。

また、拡張メモリアドレスレジスタ３１７は、起動リク
エストを受け付けた後、データ転送用リクエスト制御部
２９１が主記憶装置２２１上にある転送内容データを読
み出すためのリクエストを出力して、読み出されたその
データに含まれる拡張メモリ２３１のアドレスを保持す
るためのものである。

更に、ＭＳＵアドレスカウンタ部３３１は、拡張メモリ
アドレスレジスタ３１７と同様に、転送内容データに含
まれるＭＳＵアドレスを初期値として保持し、以後ブロ
ック全体のデータを一度に転送可能な数バイト単位で転
送する場合に、この数ハイドを読み書きする主記憶装置
２２１のアドレスを算出するためのものである。

ＭＳＵアドレスカウンタ部３３１は、セレクタ３３３、
レジスタ３３５及び加算器３３７で構成されている。転
送内容データに含まれる主記憶装置２２１のアドレスが
初期値としてレジスタ３３５に格納された後は、この初
期値にｎ（一度に転送可能なデータのバイト数）が加算
され、この加算結果はセレクタ３３３を介してレジスタ
３３５に再び格納される。同様にして、順次レジスタ３
３５の格納値にｎが加算されることにより、主記（、ｆ
ｌ装置２２１のアドレス値が更新される。

データ長カウンタ部３４１は、拡張メモリアドレスレジ
スタ３１７．ＭＳＵアドレスカウンタ部３３１と同様に
、転送内容データに含まれる転送データ長を初期値とし
て保持し、以後ブロック単位のデータを数バイト単位で
転送する場合に、転送が未終了であるデータの残りバイ
ト数を計数するためのものである。

データ長カウンタ部３４１は、セレクタ３４３レジスタ
３４５及び減算器３４７で構成されている。転送内容デ
ータに含まれる転送データ長（転送ブロックのバイト数
であり、例えば４にバイト）が初期値としてレジスタ３
４５に格納された後は、この初期値からｎが減算され、
この減算結果がセレクタ３４３を介して再びレジスタ３
４５に格納される。同様にして、順次レジスフ３４５の
格納値からｎが減算されることにより、転送すべきデー
タの残りハイド数が更新される。

データ長オールＯ検出部３１９は、このデータ長カウン
タ部３４１による計数値が「０」に達したことを検出す
るものであり、この計数値「０」の検出をステートマシ
ン制御部３１１に通知する。

ステートマシン制御部３１１は、データ長オール０検出
部３１９からの通知によって、ブロック全体のデータ転
送の終了を認識する。

また、リクエスト生成レジスタ３２１は、転送内容デー
タを読み出すリクエストや、拡張メモリアドレスレジス
タ３１７のアドレスを必要とする拡張メモリ制御部２７
５の転送処理動作の開始リクエスト、更には転送のため
の一度に転送可能な数バイト単位の主記憶装置２２１用
のフェッチリクエストあるいはストアリクエストを格納
し、インタフェースレジスタ２６５に送出するためのも
のである。ステートマシン制御部３１１は、データ長カ
ウンタ部３４１による計数値に応じて主記憶装置２２１
へ送出する任意のバイト数データのリクエストを設定す
る。

例えば、主記憶装置２２１に送出するリクエストがフェ
ッチリクエストであるときに、転送が未終了であるデー
タのハイド数が６４以上である場合には転送データのバ
イト数を６４に設定し、６４以下である場合には転送デ
ータのハイド数を８に設定する。ステートマシン制御部
３１１は、これらの転送バイト数をＭＳＵＳドアドレス
カウンタ３１及びデータ長カウンタ部３４１における加
算あるいは減算の値ｎに設定する。また、ステートマシ
ン制御部３１１は、主記憶装置２２１に対するこれらの
転送ハイド数のデータの書き込みあるいは読み出しを指
示するオペレーションコード又は拡張メモリ制御部２７
５の転送処理動作の開始リクエストのオペレーションコ
ードを出力して、リクエスト生成レジスタ３２１の一部
に格納する。

また、このリクエスト生成レジスタ３２１の他の部分に
は、拡張メモリ制御部２７５の転送処理動作の開始リク
エストを格納する場合は、そのリクエストで必要とされ
る拡張メモリアドレスレジスタ３１７のアドレス及びデ
ータ長カウンタ部３４１の転送データ長が格納され、又
転送のための主記憶装置２２１へ送出するフェッチリク
エストあるいはストアリクエストを格納する場合は、Ｍ
ＳＵＳドアドレスカウンタ３１のアドレスが格納され、
格納された各リクエストのオペレーションコードと共に
、データ転送用リクエスト制ｆＩ１１部２９１から出力
される。

第４圀に、データ転送用リクエスト制御部２９１におけ
るリクエスト生成の動作手順を示す。以下、ステートマ
シン制御部３１１による動作の単位をステートと称し、
各ステートとの対応をとりながら動作を説明する。

■停止ステート：ステートマシン制御部３１】は、起動リクエストありか
否かの判定を行っており、否定判断のときはこの判定を
繰り返す。

■転送内容認識ステート：起動レジスタ３１３に格納されたオペレーションコード
が起動リクエストであると、ステートマシン制御部３１
１は停止ステートで肯定判断する。

データ転送用リクエスト制御部２９１から主記憶装置２
２１上にある転送内容データの読み出しリクエストが出
力され、読み出した転送内容データは、ステートマシン
制御部３１１．、ＭＳｔＪアドレスカウンタ部３３１．
データ長カウンタ部３４１拡張メモリアドレスレジスタ
３１７に設定される。

ステートマシン制御部３１１は転送内容データを参照し
、主記憶装置２２１から拡張メモリ２３１へのブロック
転送か、拡張メモリ２３１から主記憶装置２２１へのブ
ロック転送かを認識する。

■転送開始ステート：ステートマシン制御部３１１は、拡張メモリ制御部２７
５に転送処理動作の開始を指示するために、拡張メモリ
アドレスレジスタ３１７のアドレス及びデータ長カウン
タ部３４１のデータ長と共に転送処理動作の開始リクエ
ストを出力する。

■転送ｌｌｉ認ステート：次に、ステートマシン制７１「部３１１は、プロツり転
送が可能か否かの判定を行う。拡張メモリ２３１が他の
処理で使用中である場合には否定判断して、使用可能に
なるまでこの判定を繰り返す。

■データ長確認ステート：転送確認ステートで肯定判断すると、次にステートマシ
ン制御部３１１は、転送するブロックのデータ長が「０
」であるか否かを判定する。この判定は、データ長オー
ル０検出部３１９による検出結果を監視することで行わ
れ、肯定判断した場合には転送すべきデータがないので
、停止ステートに戻る。

■主記憶装置リクエスト生成ステート；データ長確認ス
テートで否定判断すると（転送するデータがある場合）
、ステートマシン制御部３１１は先の転送内容認識ステ
ートで参照した転送内容データを基にして対応するリク
エストを生成し、データ転送用リクエスト制御部２９１
からインタフェースレジスタ２６５に供給する。現在デ
ータ長カウンタ部３４１で保持している転送データ長を
基にして、主記憶装置２２１からデータを読み出す場合
には６４ハイドあるいは８バイトのフェッチリクエスト
を生成し、主記憶装置２２１にデータを格納する場合に
は１６ハイトあるいは８ハイドのストアリクエストを生
成して、リクエスト生成レジスタ３２１から出力する。

■主記憶装置アドレス増分ステート：次に、ステートマシン制御部３１１は、送出したリクエ
ストのデータ長（バイト数）に対応じて主記憶装置２２
１のアドレスを加算する。ステートマシン制御部３１１
は、送出したリクエストのデータ長（ハイド長）をＭＳ
［Ｊアドレス的９フ２部３３１の加算値ｎに設定して、
加算器３３７による加算を実施し、加算結果をレジスタ
３３５に格納する。

■データ長減算ステート二また、ステートマシン制御部３１１は、送出したリクエ
ストのデータ長（ハイド数）に対応じて保持している転
送データ長を減算する。ステートマシン制御部３１１は
、送出したリクエストのデータ長（バイト数）をデータ
長アドレスカウンタ部３４１の減算値ｎに設定して、減
算器３４７による減算を実施し、減算結果をレジスタ３
４５に格納する。このデータ長減算ステートが終了する
と、データ長確認ステートに戻って処理が繰り返される
。

■　−１の　とめこのように、中央処理装置２１１等のプロセッサからブ
ロック転送を指示する起動リクエストが記憶制御装置２
４１に供給されると、データ転送用リクエスト制御部２
９１は、転送内容データに基づいて主記憶装置２２１に
対してこのブロックを送出可能なデータ長（バイト数）
に分割した場合のそれぞれに対応したフェッチリクエス
トあるいはストアリクエストを生成する。このリクエス
ト生成において、主記憶装置２２１のアドレスの更新は
ＭＳＵＳドアドレスカウンタ３１によって行い、残りデ
ータ長の算出はデータ長カウンタ部３４１によって行う
。また、生成されたリクエストはインタフェースレジス
タ２６５に供給され、以後、記憶制御装置２４１内では
、中央処理装置２１１等から供給されたリクエストと同
様にして処理され、主記憶装置２２１に送られる。

従って、中央処理装置２１１等のブロモ・ンサは、起動
リクエストを出力した後は転送ノ＼イト単位でリクエス
トを生成する必要がなく、ブロモ・ノサの負担を軽減す
ることが可能になる。

丘−溌ＪＦどＵ４二様なお、上述した本発明の実施例にあっては、転送すべき
データ量をデータ長カウンタ部３４１で減算していって
、この減算結果が「０」になるまでリクエスト生成を繰
り返したが、転送を終了したデータ量を加算していって
このデータ量が転送ブロック全体のデータ量に等しくな
るまでリクエスト生成を繰り返すようにしてもよい。

また、主記憶装置２２１上に複数の転送内容データを連
続して格納しておき、データ転送用リクエスト制御部２
９１はこれらの転送内容データを読み出し、これらの転
送内容に基づいた各プロ・ノりのデータ転送処理を連続
して実行するように第４図に示したステートを工夫する
ことにより、大容量のデータ転送が可能になる。

更に、「１．実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、起動リクエストが記
憶制御装置に供給されたときに、転送内容に基づいて一
度に送出可能なデータ長の読み出しリクエストあるいは
書き込みリクエストを、ブロック単位のデータ転送が終
了するまで操り返し生成して主記憶装置に送ることによ
り、プロセッサの負担を軽減することが可能になるので
、実用的には゛極めて有用である。

【図面の簡単な説明】

第１図は本発明のデータ転送制御方式の原理ブロック図
、第２図は本発明の一実施例の構成図、第３図は本発明の一実施例のデータ転送用リクエスト制
御部の詳細構成図、第４図は本発明の一実施例のリクエスト生成の動作説明
図、第５図は計算機システムの全体構成図である。図において、１１１はプロセッサ、１１３は主記憶装置、１１５は拡張記憶装置、１１７は記憶制御装置、１２１は起動受け付は手段、１３１はリクエスト生成手段、１４１は転送データ量算出手段、２１１は中央処理装置（ＣＰＵ）、２２１は主記憶装置（ＭＳＵ）、２３１は拡張メモリ、２４１は記憶制御装置（ＭＣＵ）、２５１はチャネル制御装置（ＣＨＰ）、２６１．２６３
，２６５はインタフェースレジスタ、２６７はセレクタ、２６９は優先順位制御部、２７１はアクセスパイプライン、２７３はアクセス元インタフェース、２７５は拡張メモリ制御部、２７７はＭＳＵ制御部、２８３は転送データ部、２９１はデータ転送用リクエスト制御部、３１１はステ
ートマシン制御部、３１３は起動レジスタ、３１５は管理情報格納部、３１７は拡張メモリアドレスレジスタ、３１９はデータ
長オール０検出部、３２１はリクエスト生成レジスタ、３３１はＭＳＵアドレスカウンタ部、３４１はデータ長カウンタ部である。笑施イ戸」のり、７１スト任〃父のψ力４乍９ゾを目匹
つ第４図計算拐システムの全７１手１橿八図第５図

Claims

【特許請求の範囲】

（１）プロセッサ（１１１）と主記憶装置（１１３）と
拡張記憶装置（１１５）と記憶制御装置（１１７）とを
有し、前記主記憶装置（１１３）と前記拡張記憶装置（
１１５）との間でブロック単位のデータ転送を行うデー
タ転送制御方式において、前記記憶制御装置（１１７）
は、前記ブロック単位のデータ転送に先立って前記プロセッ
サ（１１１）から供給される起動リクエストの受け付け
を行う起動受け付け手段（１２１）と、前記起動受け付け手段（１２１）で受け付けた起動リク
エストにより前記主記憶装置（１１３）上にある転送内
容データを読み出し、この転送内容データに基づいて、
前記主記憶装置（１１３）と前記拡張記憶装置（１１５
）との間でデータ転送が可能である場合に、一度にリク
エストの転送が可能なデータ長を単位とする読み出しリ
クエストあるいは書き込みリクエストを生成して前記主
記憶装置（１１３）に出力するリクエスト生成手段（１
３１）と、前記リクエスト生成手段（１３１）から出力されるリク
エストに応じて転送されたリクエストのデータ長を算出
し、前記ブロック単位のデータ長分に相当するまで、前
記リクエスト生成手段（１３１）にリクエストの生成指
示を送る転送データ量算出手段（１４１）とを備え、前記起動リクエストに応じて、前記記憶制御装置（１１
７）から前記主記憶装置（１１３）に対してリクエスト
の送出を繰り返すように構成したことを特徴とするデー
タ転送制御方式。