JPH0340300A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH0340300A JPH0340300A JP1173015A JP17301589A JPH0340300A JP H0340300 A JPH0340300 A JP H0340300A JP 1173015 A JP1173015 A JP 1173015A JP 17301589 A JP17301589 A JP 17301589A JP H0340300 A JPH0340300 A JP H0340300A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- sample
- hold circuit
- operational amplifier
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、オフセット電圧を軽減する相補型ＭＯ８型ト
ランジスタにより形成するサンプルホールド回路に関す
る。
ランジスタにより形成するサンプルホールド回路に関す
る。
（従来の技術）
第２図は従来のサンプルホールド回路を示し、１．２は
オペアンプ、３はｐＭＯＳトランジスタ（以後、トラン
ジスタをＴｒと記す）、４はｎＭＯ８Ｔｒ、５はインバ
ータ、６は容量である。またＩＮはアナログ信号入力端
子、ｏ ｕ ’ｒは出力端子、Ａはサンプリングクロッ
ク（以下、単にクロックという）入力端子である。
オペアンプ、３はｐＭＯＳトランジスタ（以後、トラン
ジスタをＴｒと記す）、４はｎＭＯ８Ｔｒ、５はインバ
ータ、６は容量である。またＩＮはアナログ信号入力端
子、ｏ ｕ ’ｒは出力端子、Ａはサンプリングクロッ
ク（以下、単にクロックという）入力端子である。
この構成のサンプルホールド回路は、まずアナログ信号
入力端子ＩＮに、任意のアナログ信号を印加し、クロッ
ク入力端子Ａにハイレベル電位ＩＩ ＨＩ＋を印加する
と、上記ｐ Ｍ ＯＳ Ｔ ｒ ３およびｎＭＯ３Ｔｒ
４からなるアナログスイッチ７がオンとなって、容′Ｍ
、６が入力端子ＩＮの゛電位に充電される。つぎにクロ
ック入力端子ＡをＨＬ Ｉ＋レベルにすると、上記アナ
ログスイッチ７はオフとなり、容量６が保持した前記電
位を出力端子ＯＵＴに出力する。
入力端子ＩＮに、任意のアナログ信号を印加し、クロッ
ク入力端子Ａにハイレベル電位ＩＩ ＨＩ＋を印加する
と、上記ｐ Ｍ ＯＳ Ｔ ｒ ３およびｎＭＯ３Ｔｒ
４からなるアナログスイッチ７がオンとなって、容′Ｍ
、６が入力端子ＩＮの゛電位に充電される。つぎにクロ
ック入力端子ＡをＨＬ Ｉ＋レベルにすると、上記アナ
ログスイッチ７はオフとなり、容量６が保持した前記電
位を出力端子ＯＵＴに出力する。
（発明が解決しようとする課題）
しかしながら、第２図のサンプルホールド回路は、アナ
ログスイッチ７が、オンからオフに切換わる時スパイク
電荷がゲートからソースおよびドレインに印加されてオ
フセット電圧が発生する。
ログスイッチ７が、オンからオフに切換わる時スパイク
電荷がゲートからソースおよびドレインに印加されてオ
フセット電圧が発生する。
すなわち、容量６に充電される電位は、アナログ信号入
力端子ＩＮの電位と前記のスパイク電荷により発生する
オフセット電圧との合計になり。
力端子ＩＮの電位と前記のスパイク電荷により発生する
オフセット電圧との合計になり。
それがサンプルホールド回路出力として出力端子ＯＵＴ
から出力される。
から出力される。
本発明は上記のようなサンプルホールド回路要部を構成
するアナログスイッチのスイッチ動作時に発生するスパ
イク電荷を低減させ、オフセット屯泣の少ない出力のサ
ンプルホールド回路の提供を目的とする。
するアナログスイッチのスイッチ動作時に発生するスパ
イク電荷を低減させ、オフセット屯泣の少ない出力のサ
ンプルホールド回路の提供を目的とする。
（課題を解決するための手段）
本発明は上記の目的を、反転入力端子と出力端子を接続
し、非反転入力端子を入力端子とする第りのオペアンプ
と、その出力を相補型ＭＯ８）−ランジスタで構成した
トランスファーゲートを経て。
し、非反転入力端子を入力端子とする第りのオペアンプ
と、その出力を相補型ＭＯ８）−ランジスタで構成した
トランスファーゲートを経て。
第２のオペアンプの非反転入力端子に接続するとともに
、容量により接地したサンプルホールド回路において、
上記第２のオペアンプと容量との間に、ｐＭＯ８トラン
ジスタとｎＭＯＳトランジスタを、それらのソースおよ
びドレインを共通に接続して挿入接続したサンプルホー
ルド回路によって達成する。
、容量により接地したサンプルホールド回路において、
上記第２のオペアンプと容量との間に、ｐＭＯ８トラン
ジスタとｎＭＯＳトランジスタを、それらのソースおよ
びドレインを共通に接続して挿入接続したサンプルホー
ルド回路によって達成する。
（作 用）
上記の構成の本発明によれば、アナログ信号がサンプル
ホールドされる時に発生する、スパイク電荷によるオフ
セット電圧が軽減された出力が得られる。
ホールドされる時に発生する、スパイク電荷によるオフ
セット電圧が軽減された出力が得られる。
（実施例）
以下、本発明を実施例によって図面を用いて説明する。
第１図は本発明の一実施例の回路図で３’、 ４′はそ
れぞれ、ｐ ＭＯＳ Ｔｒ、 ｎ ＭＯＳ Ｔｒであり
、その他の符号は第２図と同一、または同一機能のもの
を示している。
れぞれ、ｐ ＭＯＳ Ｔｒ、 ｎ ＭＯＳ Ｔｒであり
、その他の符号は第２図と同一、または同一機能のもの
を示している。
このように構成する本発明は、クロック入力端子Ａにお
ける電位が、ＩＩＨ”またはＩｔ Ｌ １１のときの、
入力端子ＩＮのアナログ信号入力に対する出力端子ＯＵ
Ｔの基本動作は第２図の従来例と同じである。ここでｐ
ＭＯ８Ｔｒ３′とｎＭＯ３Ｔｒ４′はスパイク電圧の電
荷補償回路８を構成している。
ける電位が、ＩＩＨ”またはＩｔ Ｌ １１のときの、
入力端子ＩＮのアナログ信号入力に対する出力端子ＯＵ
Ｔの基本動作は第２図の従来例と同じである。ここでｐ
ＭＯ８Ｔｒ３′とｎＭＯ３Ｔｒ４′はスパイク電圧の電
荷補償回路８を構成している。
いま、クロック入力端子Ａの電位が１Ｈ″′から１１
Ｌ ＩＩに変化するとき、言換えるとアナログスイッチ
７がオンからオフに変化する時、そのゲート電極からソ
ースおよびトレインに注入されるスパイク′屯荷を発生
するが、上記電荷補償回路８によって相殺され、容量６
に充電される電荷はアナログスイッチ７によるオフセッ
ト電圧は加算されないことになる。すなわちオフセット
電圧が軽減されたサンプルホールド回路となる。
Ｌ ＩＩに変化するとき、言換えるとアナログスイッチ
７がオンからオフに変化する時、そのゲート電極からソ
ースおよびトレインに注入されるスパイク′屯荷を発生
するが、上記電荷補償回路８によって相殺され、容量６
に充電される電荷はアナログスイッチ７によるオフセッ
ト電圧は加算されないことになる。すなわちオフセット
電圧が軽減されたサンプルホールド回路となる。
（発明の効果）
以上、説明して明らかなように本発明は５相補型ＭＯ８
Ｔｒにより構成されたアナログスイッチが、オンからオ
フに切換ねる際に生ずるスパイク電荷を、相補型ＭＯ３
Ｔｒで構成した補償回路によって相殺させるサンプルホ
ールド回路であり、構成容易でオフセット電圧を軽減す
る効果がある。
Ｔｒにより構成されたアナログスイッチが、オンからオ
フに切換ねる際に生ずるスパイク電荷を、相補型ＭＯ３
Ｔｒで構成した補償回路によって相殺させるサンプルホ
ールド回路であり、構成容易でオフセット電圧を軽減す
る効果がある。
第１図は本発明の一実施例のサンプルホールド回路を示
す回路図、第２図は従来のサンプルホールド回路を示す
図である。 １．２ ・・・オペアンプ、 ３，３′ ・・・ｐＭＯ
Ｓトランジスタ（ｐ Ｍ ＯＳ Ｔｒと略す）、 ４，
４′・・・ ｎＭＯＳトランジスタ（ｎＭＯ８Ｔｒと略
す）、 ５ ・・・インバータ、 ６ ・・・容量、
７ ・・・アナログスイッチ、 ８ ・・・電荷補償回
路、 ＩＮ・・アナログ信号入力端子、 ＯＵＴ ・・
・出力端子、 Ａ・・・サンプリングクロック入力端子
（タロツク入力端子と略す）。
す回路図、第２図は従来のサンプルホールド回路を示す
図である。 １．２ ・・・オペアンプ、 ３，３′ ・・・ｐＭＯ
Ｓトランジスタ（ｐ Ｍ ＯＳ Ｔｒと略す）、 ４，
４′・・・ ｎＭＯＳトランジスタ（ｎＭＯ８Ｔｒと略
す）、 ５ ・・・インバータ、 ６ ・・・容量、
７ ・・・アナログスイッチ、 ８ ・・・電荷補償回
路、 ＩＮ・・アナログ信号入力端子、 ＯＵＴ ・・
・出力端子、 Ａ・・・サンプリングクロック入力端子
（タロツク入力端子と略す）。
Claims (1)
- 反転入力端子と出力端子を接続し、非反転入力端子を入
力端子とする第１のオペアンプと、その出力を相補型Ｍ
ＯＳトランジスタで構成したトランスファーゲートを経
て、第２のオペアンプの非反転入力端子に接続するとと
もに、容量により接地したサンプルホールド回路におい
て、上記第２のオペアンプと容量との間に、ｐＭＯＳト
ランジスタとｎＭＯＳトランジスタを、それらのソース
およびドレインを共通に接続して挿入接続したことを特
徴とするサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173015A JPH0340300A (ja) | 1989-07-06 | 1989-07-06 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173015A JPH0340300A (ja) | 1989-07-06 | 1989-07-06 | サンプルホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0340300A true JPH0340300A (ja) | 1991-02-21 |
Family
ID=15952619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1173015A Pending JPH0340300A (ja) | 1989-07-06 | 1989-07-06 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0340300A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440263A (en) * | 1992-04-30 | 1995-08-08 | Sgs-Thomson Microelectronics, S.A. | Voltage threshold detection circuit with very low power consumption |
| JPH08235891A (ja) * | 1995-02-24 | 1996-09-13 | Sony Corp | 信号処理回路及びこれを用いた電荷転送装置 |
| US6561929B2 (en) | 2000-08-15 | 2003-05-13 | Bridgestone Sports Co., Ltd. | Two-piece golf ball |
-
1989
- 1989-07-06 JP JP1173015A patent/JPH0340300A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440263A (en) * | 1992-04-30 | 1995-08-08 | Sgs-Thomson Microelectronics, S.A. | Voltage threshold detection circuit with very low power consumption |
| US5619165A (en) * | 1992-04-30 | 1997-04-08 | Sgs-Thomson Microelectronics, S.A. | Voltage threshold detection circuit with very low consumption |
| JPH08235891A (ja) * | 1995-02-24 | 1996-09-13 | Sony Corp | 信号処理回路及びこれを用いた電荷転送装置 |
| US6561929B2 (en) | 2000-08-15 | 2003-05-13 | Bridgestone Sports Co., Ltd. | Two-piece golf ball |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2762868B2 (ja) | 電圧比較回路 | |
| JP2591066B2 (ja) | アナログスイッチ回路 | |
| JPH04284021A (ja) | 出力回路 | |
| JPS6045512B2 (ja) | ダイナミック型シフトレジスタ回路 | |
| JPH0340300A (ja) | サンプルホールド回路 | |
| JPS60229420A (ja) | 非重畳２相タイミング信号発生器用雑音抑圧インターフエース回路 | |
| US4254345A (en) | Output circuit for bucket-brigade devices | |
| JPH01272312A (ja) | スイッチドキャパシタ回路 | |
| JPH02302999A (ja) | サンプルホールド回路 | |
| JP2871902B2 (ja) | 電流セル回路 | |
| JP2505390B2 (ja) | 差動増幅回路 | |
| JPS61196614A (ja) | チヨツパ型比較器 | |
| JPS6210446B2 (ja) | ||
| JP2534717B2 (ja) | クランプ回路 | |
| JPH06195993A (ja) | サンプルホールド回路 | |
| JPS60236190A (ja) | センス・アンプ | |
| JPS58108098A (ja) | サンプルホ−ルド回路 | |
| JPH07169292A (ja) | Ｃｍｏｓサンプルホールド回路 | |
| JPH04180407A (ja) | ダイナミック型フリップフロップ回路 | |
| JPH03100996A (ja) | 増幅回路 | |
| JPS60194819A (ja) | チヨツパ型比較器 | |
| JPH07154166A (ja) | 演算増幅回路 | |
| JPH0286213A (ja) | アナログスイッチ回路 | |
| JPS6398569A (ja) | Ｃｍｏｓチヨツパ型比較器 | |
| JPS61167282A (ja) | レベルシフト回路 |