[go: up one dir, main page]

JPH0340556A - 加重電流和形成回路 - Google Patents

加重電流和形成回路

Info

Publication number
JPH0340556A
JPH0340556A JP2179723A JP17972390A JPH0340556A JP H0340556 A JPH0340556 A JP H0340556A JP 2179723 A JP2179723 A JP 2179723A JP 17972390 A JP17972390 A JP 17972390A JP H0340556 A JPH0340556 A JP H0340556A
Authority
JP
Japan
Prior art keywords
current
circuit
transistor
terminal
weighting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2179723A
Other languages
English (en)
Other versions
JPH0427749B2 (ja
Inventor
Gilbert M M Ferrieu
ジルベル・マリー・マルセル・フェリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telecommunications Radioelectriques et Telephoniques SA TRT
Original Assignee
Telecommunications Radioelectriques et Telephoniques SA TRT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telecommunications Radioelectriques et Telephoniques SA TRT filed Critical Telecommunications Radioelectriques et Telephoniques SA TRT
Publication of JPH0340556A publication Critical patent/JPH0340556A/ja
Publication of JPH0427749B2 publication Critical patent/JPH0427749B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M19/00Current supply arrangements for telephone systems
    • H04M19/001Current supply source at the exchanger providing current to substations
    • H04M19/005Feeding arrangements without the use of line transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Devices For Supply Of Signal Current (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、特定の係数で入力電流の加重を行いかつ前記
加重した入力電流の和を形成する回路に関するものであ
る。
かかる回路は例えば加入者線路インターフェース回路に
おいて使用され、かかるインターフェース回路では加入
者線路に流入する電流および加入者線路から流出する電
流の加重和である電流を形成する必要がある。
従来技術 特定の係数で入力電流の加重を行うことにより出力電流
を形成する回路は一般に電流鏡像回路と呼ばれる。既知
の電流鏡像回路(例えば米国特許第3.588.672
号明細書に記載されたウィルソン(Wi 1son)回
路)は2個のトランジスタを含む回路で構成され、その
場合これらトランジスタは共通エミッタ接続および共通
ベース接続され、かつ一方のトランジスタのコレクタを
そのベースに接続してベース・エミッタ・ダイオードと
して作動するようにしている。この回路では、2個のト
ランジスタのコレクタ電流の間の比、すなわち2つのコ
レクタ電流の一方の重み係数は殆んど、2個のトランジ
スタのベース・エミッタ・ダイオードの特性だけに依存
し、これら2個のトランジスタを1個の半導体本体に集
積回路として構成した場合には、前記電流比は殆んど、
2つの電流のうち一方の電流の特定値に対する2個のト
ランジスタのエミッタ領域の比にだけ依存する。
ある場合には、良好に規定されかつ正確な電流比を得る
ため簡単に調整できる電流鏡像回路か要求される。また
、はぼ等しい電流比を有する電流鏡像回路が要求される
こともある。しかし当業者には明かなように、既知の電
流鏡像回路は正確な電流比を得ることができるようには
構成できず、また前記電流比を調整できるように構成す
ることはできなかった。一方、前記既知の電流鏡像回路
は、電流比がほぼ一定に維持される電流範囲か制限され
るという欠点も有していた。従って既知の電流鏡像回路
は広い電流範囲にわたり調整できる正確な電流比を必要
とする用途には不適当である。
広い電流範囲にわたり調整できる正確な電流加重の要求
は、例えば本願人のフランス国特許出願第781896
0号およびその追加特許出願である同第7827762
号に記載された線路インターフェース回路において起こ
る。この形式のインターフェース回路は、直流電源の2
個の端子に、接続すべき2個の給電端子および加入者線
路の両端に接続すべき2個の出力端子を有するプッシュ
プル電力増幅器と、はぼ等しい重み係数と共に加入者線
路流入電流および流出電流の加重和電流を表わす電流を
形成する装置と、前記加重和電流が流れる負荷インピー
ダンスの端子電圧と同相および逆相の2つの電圧を形成
し2、かつ前記2つの電圧をプッシュプル電力増幅器の
2個の入力端子に負帰還する装置とを備えている。
既知の如く、加入者線路インターフェース回路は各加入
者線路を電話交換機に接続する装置であり、この目的の
ため加入者線路インターフェース回路は、加入者線路に
おいて一方または他方の方向に直流電流を供給すること
、加入者線路および電話交換機の間における通話信号の
伝送、および加入者への登算信号の伝送を含む多数の機
能を遂行しなければならない。これらの機能を達成する
ためには、加入者線路における電流は広範囲には変化で
きないこと、各電源端子に対し平衡させる伝送ブリッジ
・インピーダンスを最小(例えば300オーム)にする
こと、アースに対し完全に平衡した前記インターフェー
ス回路の通話電流に対するインピーダンスを特定値(例
えば600オーム)にすること、および音声信号の伝送
効率を高めることの如き多数の要件を満足しなければな
らない。
上記形式のインターフェース回路における伝送ブリッジ
抵抗および通話電流に対するインピーダンスの対称性を
維持するためには、加入者線路の流入電流および流出電
流がその加重和電流においてほぼ等しい重みで生ずるよ
うにすることが極めて重要である。一方、前記抵抗およ
びインピーダンスが特定の値を有するようにするために
は、加重和′電流を調整する一方、等しい重み係数を維
持する簡単な装置を設けるのが有用である。また、前記
重み係数の値は、広い範囲の異なる値をとることができ
る加入者線路の電流には依存しないようにする必要があ
る。これらの要件は、加入者線路の流入電流および流出
電流から加重和電流を形成するため従来の電流鏡像回路
を使用した場合には、簡単に満足することができない。
発明の開示 本発明の目的は、特定値に正確に調整できる重み係数で
入力電流の加重を行い、かつ前記加重された電流の和電
流を形成し、さらに前記重み係数が入力電流には依存し
ないようにしたものを提供するにある。
本発明の加重電流和形成回路は、特許請求の範囲に記載
の如くの特徴を有する。
この回路は、重み係数の調整が容易であること、および
半導体の特性に依存しないことにつき利点を有する。
実施例 以下図面により本発明を説明する。
第1図は本発明による加重回路を2個備える装置の実施
例を示す。図面の下部における回路19は電流鏡像回路
として作動する回路であり、1つの入力電流に重み係数
をもって加重を行い、かつ図面の上部における回路16
は複数の入力電流に重み係数をもって加重を行い、これ
ら加重された入力電流の和を形成するよう作動する。
個別に使用できる回路19および16のそれぞれにつき
まず説明し、次いで第1図の実施例につき説明する。な
お第1図の実施例は例えば第2図に示した加入者線路イ
ンターフェース回路において使用することができる。
電流鏡像回路として作動する回路19は入力電流i−か
現れる入力端子17と、直流電源の負端子3に接続した
給電端子18とを備え、負端子3の電位は−Eである。
前記直流電源の正端子2の電位は零すなわちアース電位
である。回路19は、入力電流i−に対し1より小さい
重み係数にで加重して得られる出力電流J’=ki−を
その出力端子21に発生する必要がある。入力電流i−
および出力電流J′は入力端子17および出力端子21
に対し同じ方向を有する。
回路19は第1npn)ランジスタロ0を備え、そのエ
ミッタは抵抗値p′およびr′の直列接続抵抗61およ
び62を介して給電端子18に接続し、抵抗62の上端
63は入力端子17に接続し、抵抗62の下端は給電端
子18に接続する。トランジスタ60のコレクタは電流
10/を供給する電流源68の一方の端子に接続する。
トランジスタ60のベースは電流J、Lを供給する電流
源69の一方の端子に接続する。電流源68および69
の他方端子は零電位に結合する。またトランジスタ60
のベースはダイオード67を介してトランジスタ65の
エミッタに接続する。npn トランジスタ64および
65をダーリントン回路として接続配置して高利得複合
トランジスタを構成するようにする。この複合トランジ
スタ64−65のエミッタつまりトランジスタ65のエ
ミッタを値q′の抵抗66を介して給電端子18に接続
する。複合トランジスタ64−65のベースつまりトラ
ンジスタ64のベースはトランジスタ60のコレクタに
接続する。
2個のトランジスタ64および65の共通コレクタは回
路19の出力端子21に接続する。
回路19の動作は次の通りである。トランジスタ60お
よび64のベース電流を無視すると、電流源から図示の
方向に電流が流れ、電流(。′が値p′の抵抗61に流
れかつ電流I。′+i−か値r′の抵抗62に流れる。
同様にして電流J’ +J、’か値q′の抵抗66を流
れる。ダイオード67およびl・ランジスタロ0のベー
ス・エミッタ・ダイオードにおける電圧降下はほぼ等し
いから、トランジスタ6oおよび65のエミッタにおけ
る電圧もほぼ等しくなり、これは次式 %式%) 電流源68および69によって供給される電流1.1お
よびJ、/は小さいバイアス電流であり(数十μへ程度
の)、互いに等しくすることができる。上記J′を表す
関係式の右辺において差を表わす括弧内の項は極めて小
さく、所要に応じ完全に除去することができる。例えば
、Io′=J0′の場合、r’ +p’ =q’ならば
前記差の項は消去される。
これにより上記関係式は となる。
回路19は、2つの抵抗62および66の値r′およっ
て得られる出力電流J′を発生する電流鏡像回路として
作動する。重み係数には回路19のトランジスタおよび
ダイオードの特性には依存せず、従って入力電流i−に
は依存しない。重み係数には、J′に対する上記関係式
の右辺の括弧内の差の項をほぼ零に維持する如く抵抗値
例えば抵抗66の値q′を調整することにより所望の精
度で簡単に調整することかできる。
2つの入力電流につき加重を行いかつ前記加重した入力
電流の和を形成する回路16は回路19に極めて類似し
ている。この回路16は電源正端子2に接続した給電端
子15を備えている。本例では回路16は2つの入力電
流すなわち入力端子14に生ずる入力電流i′″および
入力端子20に生ずる入力電流J′を供給されるが、こ
こで入力端子20は電流鏡像回路19から遮断されてい
ると仮定する。回路16は、lより小さいかまたはlに
等しい重み係数で入力電流i″およびJ′の加重を行う
ことによって得られる出力電流Jを出力端子22に発生
するよう作動する。入力電流i”、J’および出力電流
Jは端子14.20および22に対し同一方向を有する
回路16は第1pnphランジスタフ0を備え、そのエ
ミッタは値pおよびrの直列接続抵抗51および52を
介して給電端子15に接続する。抵抗51のトランジス
タ70のエミッタ接続端を入力端子20に接続し、かつ
抵抗51および52の共通接続点53を入力端子14に
接続する。トランジスタ70のコレクタは電流Ioを供
給する電流源75の一方の端子に接続する。
トランジスタ70のベースは電流、ioを供給する電流
源76の一方の端子に接続する。これら電流源75およ
び76の他方端子は電位−Eに結合する。またトランジ
スタ70のベースはダイオード74を介してトランジス
タ72のエミッタに接続する。pnp )ランジスタフ
1および72はダーリントン回路の形態に接続配置して
高利得複合トランジスタを形成するようにする。この複
合トランジスタ71−72のエミッタつまりトランジス
タ72のエミッタは値qの抵抗73を介して給電端子1
5に接続する。この複合トランジスタのベースつまりト
ランジスタ71のベースはトランジスタ70のコレクタ
に接続する。2個のトランジスタ71および了2の共通
接続コレクタは回路16の出力端子22に接続する。
回路16の動作は次の通りである。トランジスタ70お
よび71のベース電流を無視すると、(tipの抵抗5
1に電流J′+]。が流れ、値rの抵抗52に電流J’
+Io+1+が流れ、値qの抵抗73に電流J+J0が
流れる。ダイオード74およびトランジスタ70のベー
ス・エミッタ・ダイオードの電圧降下は互いにほぼ等し
く、従ってトランジスタ70および72のエミッタ電圧
かほぼ等しくなる。これにより次の関係式 %式%) 電流IoおよびJ。は小さいバイアス電流であり、Jに
対する上記関係式の右辺の括弧内の差を表わす項は極め
て小さく、所要に応じ完全に消去することができ、その
場合上記関係式は となる。
回路16により入力電流i4およびJ′にそれぞこれら
加重された入力電流の和である出力電流Jを形成するこ
とができる。これらの重み係数は回路16のトランジス
タおよびダイオードには依存せず、抵抗51.52.7
3の値を調整することにより調整することができる。
出力電流Jに対する前出の関係式(2)においては回路
16の2つの入力電流i+およびJ′に対し異なる重み
係数で加重か行われる。2つの入力電流に対し同じ重み
係数で加重を行い、これら加重された電流の和を形成す
ることが所望される場合には、回路16に電流鏡像回路
を付加すると有利である。その場合第1図に示すように
回路16に電流鏡像回路19を付加すると特に有利であ
る。その際第1図に示すように回路19の出力端子21
を回路16の入力端子20に接続する。この場合加重す
べき一方の電流か電流鏡像回路19の入力端子17に供
給される電流i−であり、加重すべき他方の電流が回路
16の入力端子14に供給される電流i′″である。回
路19は電流i−に重み係数にで加重を行うから、回路
16の入力端子20に供給される電流J′はJ′=ki
− となる。
従って回路16によって供給される 出力電流Jは式(2)により となる。
回路16において抵抗52の値rおよび抵抗51の値p
を適切に調整して となるようにした場合には J= (iゝ +1−) (3) となる。
抵抗52の値rおよび抵抗51の値pを適切に調整出力
電流Jにおいて電流i“ およびi− は同−重 み係数 で加重されることとなる。
次いて抵 抗73の値qを調整することによりこの重み係数を変化
させることかでき、すなわち出力電流Jの振幅を変化さ
せることができ、しかも2つの重み係数を等しくしなけ
ればならないという要件に対し影響を及はすことがない
。第1図において回路19を既知の電流鏡像回路で置換
することもできるか、これによっては上記と同じ利点は
得られない。
第1図につき上述した回路16および19はそれぞれp
np トランジスタおよびnpn トランジスタで構成
し、かつそれぞれ対応する極性の電圧で駆動される。ま
た回路16および19は反対導電形のトランジスタて構
威し、かつ反対極性の電圧で駆動できることは明かであ
る。
上述した本発明による電流加重回路は、加入者線路の流
入電流および流出電流に等しい重み係数で加重しその和
の電流を形成する必要がある加入者線路インターフェー
ス回路に使用するのに特に好適である。そこで以下にま
ず、かかるインターフェース回路を説明し、次いで本発
明の電流加重回路を上記インターフェース回路に使用す
る態様を説明する。
上記インターフェース回路の一例の回路図を第2図に示
す。このインターフェース回路の一つの機能は直流電源
を介し加入者線路1に直流電力を供給することであり、
この直流電源の正端子2は零電位点に結合し、かつその
負端子3は負電位−E(例えば−48V)に結合する。
このインターフェース回路は2対の相補トランジスタ(
T、、 T、)および(T3. T−)で構成したプッ
シュプル電力増幅器を備え、これらトランジスタはそれ
ぞれダーリントン回路として既知の複合トランジスタと
することができる。
npn トランジスタT、およびT、のコレクタは互い
に接続すると共にこの電力増幅器の一方の給電端子47
に接続し、かつnpn hランジスタT2およびT4の
コレクタは互いに接続すると共にこの電力増幅器の他方
給電端子48に接続する。
それぞれ対を成すトランジスタ(’r、、 T2)およ
び(T3. T、)のベースは互いに接続すると共に電
力増幅器の入力端子4および5にそれぞれ接続する。こ
れら入力端子4および5は、抵抗8および9並に反対位
置tおよびrに設定されるスイッチング回路lOおよび
Uを介して電源端子2および3に結合する。更に、2個
の入力端子4および5はコンデンサ12および13を介
して接地する。
トランジスタ(T、、 T2)および(T3. T4)
のエミッタは互いに同様に接続すると共にプッシュプル
電力増幅器の出力端子6および7にそれぞれ接続する。
これら出力端子は加入者線路lの両端に接続する。
プッシュプル電力増幅器の一方の給電端子47は、例え
ば、後で詳述する回路16の端子14および15を介し
て直流電源の正端子2に結合する。プッシュプル増幅器
の他方給電端子48は後で詳述する回路19の端子17
および18を介して直流電源の負端子3に結合する。回
路16および19は、それぞれの端子20および21を
介して互いに接続され、かつ後述するように共動して加
入者線路に流入する電流および加入者線路から流出する
電流の加重された和電流を発生する本発明による装置の
実施例を形成する。
第2図に示した回路では電話交換機との4線式結合を想
定しており、この結合は後述するように回路16の出力
端子22に生ずる加重和電流Jを、電源端子3に接続し
た3個の直列抵抗23.24.25から成る回路に供給
することにより有利に実現することかできる。インター
フェース回路の交換機に対する4線接続は次のようにし
て得られる。抵抗24および25の共通接続点28を結
合コンデンサ29を介して端子27に接続し、交換機か
ら到来する信号はインターフェース回路の入力端子27
および接地した端子26に供給する。抵抗23の端部3
0を結合コンデンサ32を介して端子31に接続し、交
換機へ送信する信号はインターフェース回路の出力端子
31および接地した端子26の間に生ずる。結合コンデ
ンサ29および32は伝送される通話信号に対し極めて
低いインピーダンスを呈する。
更に、抵抗23および24の共通接続点33は位相推移
およびスイッチング回835の入力端子34に接続する
。この位相推移およびスイッチング回路35はnpn 
トランジスタ36を備え、そのベースを入力端子34に
接続し、そのコレクタおよびエミッタは値の等しい抵抗
37および38の一端にそれぞれ接続し、これらの抵抗
37および38の他端は電源端子2および3の電位Oお
よび−Eにそれぞれ結合する。またトランジスタ36の
コレクタはpnp トランジスタ39のベースに接続し
、このトランジスタ39のコレクタは負電位−Eに結合
し、かつそのエミッタはこのトランジスタ39のエミッ
タ・ベース・ダイオードと同一方向に導通ずる極性で接
続したダイオード42および43を介して位相推移およ
びスイッチング回路35の出力端子40および41にそ
れぞれ接続する。またトランジスタ36のエミッタはn
pn トランジスタ44のベースに接続し、このトラン
ジスタ44のコレクタは電位0に結合し、かつそのエミ
ッタはこのトランジスタ44のベース・エミッタ・ダイ
オードと同一方向に導通ずる極性で接続したダイオード
45および46を介して位相推移およびスイッチング回
路35の出力端子40および41にそれぞれ接続する。
回路35の出力端子40および41はプッシュプル電力
増幅器の入力端子4および5にそれぞれ接続する。
位相推移およびスイッチング回路35か存在しない場合
、すなわち例えば端子40および4と、4iおよび5と
の間の接続を遮断した場合を仮定すると、スイッチング
回路10および11か永久に図示のスイッチ位置に設定
されているとき、プッシュプル電力増幅器の入力端子4
および5に供給される電圧は0および−Eとなる。その
場合トランジスタTおよびT4が導通し、トランジスタ
T2およびT3は非導通である。トランジスタT1およ
びT、のエミッタ・ベース・ダイオードにおける電圧降
下を無視すると、これら電圧0および−Eはプッシュプ
ル電力増幅器の出力端子6および7に現われ、従って加
入者線路1に振幅Eの電圧が供給され、加入者線路lに
は端子6から端子7へ至る方向に直流電流か流れる。
次に、位相推移およびスイッチング回路35を図示の如
く設けた場合におけるこの回路の機能を以下に説明する
。2個の直列抵抗24および25の両端間の電圧をUと
すると、この電圧しは加重和電流Jと、交換機から端子
27に供給される通話信号とによって生じる。従って回
路35の入力端子34に供給される電圧(アースに対す
る)は−E+uとなる。トランジスタ36のエミッタに
は電圧−E+uか生じ、そのコレクタには電圧−Uが生
じる。この電圧−Uはトランジスタ39のベース・エミ
ッタ・ダイオード、ダイオード42および端子40を介
してプッシュプル電力増幅器の入力端子4に供給され、
かつ電圧−E+uはトランジスタ44のベース・エミッ
タ・ダイオード、ダイオード46および端子41を介し
てプッシュプル電力増幅器の入力端子5に供給される。
従ってプッシュプル電力増幅器の2個の入力端子4およ
び5に生ずる電圧0および−Eに対し回路35によって
2つの負帰還電圧−Uおよび+Uが加算されることとな
る。入力端子4および5に生ずる電圧−Uおよび−E+
uはトランジスタ36およびT、のベース・エミッタ・
ダイオードを介してプッシュプル電力増幅器の出力端子
6および7にそれぞれ供給される。従って加入者線路1
には振幅E−2uの電圧が供給され、端子6から端子7
に至る方向に直流電流が流れる。
スイッチング回路lOおよび11を図示とは反対のスイ
ッチ位置に設定した場合、回路35が存在しないと、プ
ッシュプル電力増幅器の入力端子4および5における電
圧は−Eおよび0となり、加入者線路1には端子7から
端子6に至る方向に直流電流か流れる。回路35か存在
すると、プッシュプル電力増幅器の入力端子4および5
には2つの帰還電圧+Uおよび−Uか供給され、加入者
線路lには振幅E−2uの電圧か供給され、端子7から
端子6に至る方向に直流電流か流れる。
次にインターフェース回路の動作を説明するが、まず加
入者線路に対する直流電流の供給から説明を始めること
にする。なお電流および電圧はその直流分だけ考慮する
こととする。これに適合させるためインターフェース回
路か、電源の2個の端子間で等分される抵抗Roを有す
る伝送ブリッジの如く作動するようにする必要かある。
インターフェース回路によって振幅E −2uの電圧を
加入者線路lに供給することかできるから、インターフ
ェース回路はインターフェース回路にu よって加入者線路に付与される全抵抗Ro”(但しiは
本質的には横方向電流であるループ電流)を有する伝送
ブリッジの如く作動する。電源の2個の端子のそれぞれ
に対する抵抗は伝送ブリ加重和電流Jか流れる抵抗24
および25の抵抗値をそれぞれRおよびSで表せば u= (R+S)J となり、従って が成立つ。加入者線路lに流入する電流(図面の場合端
子6を介して)をi゛て示し、かつ加入者線路lから流
出する電流(端子7を介して)をi−で示すと、それぞ
れ重み係数λ“およびλ−と共に電流ilおよびi−の
加重和から得られる加重和電流Jは J=λ+ il +λ−i− で表される。2つの重み係数λ“およびλ−が同λ じ値□を有する場合には、加重和電流Jはλ J = −(i”+i−) で表すことができる。かかる態様で形成される加重和電
流Jはインターフェース回路により加入者線路に供給さ
れる横方向電流iだけに左右され、加入者線路において
誤って発生することかある縦方向電流i、には左右され
ない。実際上、電流i゛およびi−はそれぞれ次式 で表すことかできる。両層流の和i′″+1−=2iは
横方向電流iだけに左右され、縦方向電流i。
には左右されない。
λ 従って同−重み係数   と共に電流ilおよびi−の
加重和によって形成される電流Jは次式%式%(5) で表すことかできる。
Jがこの値の場合、インターフェース回路に等価な伝送
ブリッジの全抵抗R8は前出の式(4)により次式 %式%)(63 電源の2個の端子のそれぞれに対する抵抗は伝0 送ブリッジの抵抗の半分   =λ(R十S)に等しく
なる。なおこれは、加重和電流Jか電流i+λ +i−に対し同−重み係数   との加重により形成さ
れる場合だけ成立つことに注意する必要がある。この条
件か満足された場合式(6)は、重み係数および抵抗R
もしくはSを変化させることによりインターフェース回
路の伝送ブリッジ抵抗R0を調整することかでき、その
際完全な平衡か維持されることを示している。
次に、通話信号か交換機および加入者線路間を伝送され
る態様、つまり端子26. ’27および31を介して
行われる交換機との4線回線接続並に端子6および7を
介して行われる加入者線路との2線回線接続の態様を説
明する。ここでは、使用する種々の量(電圧、電流、イ
ンピーダンス等)については可変通話信号だけ参照して
説明する。
考察すべき第1の場合は交換機から加入者線路への通話
信号の伝送であり、加入電話器では変化する電圧は発生
しないものと仮定する。また加重和電流Jは加入者線路
に流入する電流および加入λ 音線路から流出する電流に対し同−重み係数1共に常に
同一態様で形成されるものと仮定する。
従ってこの加重和電流Jは常にJ−λiなる形を有し、
かつ抵抗23および24と、大容量コンデンサ29と、
インターフェース回路の入力端子27およびアース端子
26の間に接続される交換機の低インピーダンス回路(
図示せず)とを介して流れる。交換機から到来し端子2
6および27に供給される電圧をecとし、位相推移お
よびスイッチング回路35の入力端子34に供給される
電圧をUとし、抵抗24の値をRとすると、 u==ee+λRi と表すことかできる。
位相推移およびスイッチング回路35のため、加入者線
路1の両端子6および7の間で得られる電圧U、は us=2u となる。加入者線路lのインピーダンスをWとすると、
上式から u、=Wi か得られる。
これら2つの式から次式 を簡単に得ることができる。
この式から明かなように、 ターフエース回路は次式 %式%(7) で表されるインピーダンスZの如く作動する。
このインピーダンスZは加重和電流JかJ=通話信号に
対しイン λ なる形を有する場合アースに対し完全に平衡状態となり
、重み係数λおよび/または抵抗Rに影響を及ぼすこと
によりこのインピーダンスの値を調整することができ、
しかもその際アースに対するこのインピーダンスの平衡
状態に影響を及はすことがない。
特にW=2λRで表される加入者線路およびインターフ
ェース回路の間のインピーダンスか整合されている場合
、um=ecとなる。インターフェース回路の4線入力
端に供給された電圧はその全電圧か加入者線路の両端子
上に現われる。
更に、この方向の伝送に対しては差動動作か生ずる可能
性をチエツクする必要かあり、すなわち電圧e。の作用
の下でインターフェース回路の4線出力端(端子31お
よび26の間)に電圧か生じないようにする必要がある
従って、抵抗23の値をWoとすると、インターフェー
ス回路の4線出力端における電圧V、はV、=U+λW
o  i で表すことができる。、:こで想定している伝送方向に
対しては上述した関係式から Wi u=− ec か得られる。
これから、この伝送方向に対する電圧V、は次式 %式% この電圧は電圧e。の値とは無関係に消去され、平衡イ
ンピーダンスと呼ぶことかできる抵抗W。がであれば差
動動作は完全に実現される。
次に、逆の伝送方向すなわち加入者線路から交換機に至
る伝送方向に対するインターフェース回路の動作を説明
する。インターフェース回路の4線入力端には交換機か
ら電圧が供給されず(ec二〇)、かつ加入電話器にお
いて電圧V、が発生すると仮定する。その場合前記記号
を用いてU=λRi −u=Wi+v。
と表すことができる。
これから、電圧V、が作用している状態で加入者線路に
おける電流は ■。
で表すことができる。この式はインターフェース回路が
依然としてインピーダンスZ=2λRの如く作動するこ
とを示している。
これから、ここで想定した伝送方向に対してはインター
フェース回路の4線出力端における電圧は て表される。
差動動作を実現するため平衡インピーダンスW。
”IA となる。従ってインターフェース回路の4線出力端には
加入電話器において発生する電圧V、の半分の電圧が生
じ、これは無損失伝送に対応する。
λおよびRの値を W=2λR か成立つように選定することにより、加入者線路に接続
するインターフェース回路の2線回線接続端と2.交換
機に接続するインターフェース回路の4線回線接続端と
の間の無損失伝送 な差動動作が得られる。
上述した形式の加入者線路インターフェース回路では上
記の説明から明かなように、加入者線路に流入する電流
i”および加入者線路から流出すλ る電流i−の加重和電流Jは等しい   を有する重み
係数λ“およびλ−と共に形式するようにすることが重
要である。かかる態様において、インターフェース回路
に等価な伝送ブリッジの抵抗R8はR6=2λ(R十S
)を満足し、電源端子に対し平衡した状態に維持され、
λ2RおよびSの値とは無関係に特定の値のR9か得ら
れる。同様に、かかる態様において、通話信号に対する
インターフェース回路のインピーダンスZはZ=2λR
なる形、を有し、アースに対し完全に平衡な状態に維持
され、λおよびRの値とは無関係に特定の値のZか得ら
れる。更に、このインターフェース回路においては2つ
の重み係数λ“およびλ−を共通である。
第2図に示すようにそれぞれインターフェース回路とし
て構成した回路16および19を組合せることにより加
重和電流Jを形成する装置を得ることができる。加入者
線路における直流電流の方向とは無関係に回路16の端
子14においては、常に同一方向に流れかつ実際上加入
者線路の流入電流i”本発明の2個の回路16および1
9を組合せて第2図に示した加入者線路インターフェー
ス回路に使用すると特に有利である。前記インターフェ
ース回路では代案として、第2図に示した如き既知の電
流鏡像回路を第1図に示した本発明の回路19と組合せ
ること、または第2図に示した如き回路19を第1図に
示した本発明の電流鏡像回路と組合せることかできる。
ここで、インターフェース回路においては第1図に示し
た回路16および19を適切に組合せて使用路によって
供給される横方向電流iを導入することにより電流Jは
J=λiと表わすこともでき、係数λは次式 %式% 式(6)および(7)から、係数λを変更することによ
りインターフェース回路の伝送ブリ゛ツジ抵抗Roおよ
び通話電流に対するインターフェース回路のインピーダ
ンスZを調整することができる。加重和電流J=λiを
形成するため本発明で使用する装置によれば、直流電流
および可変通話電流に対してλにつき個別に調整可能な
値を簡単に得ることができ、従って抵抗R8およびイン
ピーダンスZを互いに独立に調整することができる。
これは回路16を第3図に示すように変形することによ
り達成することができる。この変形回路16は第1図の
回路16における要素をすべて備えている上に、次の態
様で実現するインピーダンス73を備える。このインピ
ーダンス73はそれぞれ抵抗値qlおよびq2の2個の
直列抵抗77および78と、抵抗77と並列接続した静
電容量Cのコンデンサ79とて構成し、コンデンサ79
の静電容tCは可変通話電流に対し実際上短絡回路を構
成するよう選定する。
式(8)を適用すると係数λの値は直流電流に対してr r −となる。従って、式(6)および(7)によって与え
られるRoおよびZの値は r r Z=     R(10) 2 となる。これらの式(9)および(10)から明かなよ
うに、通話電流に対し所望のインピーダンス値Zを得る
ため抵抗値q2を調整する場合、抵抗値qlを変更して
伝送ブリッジ抵抗R6の所望値を得るようにすることが
できる。
かかる特長はインターフェース回路において一般に必要
とされる機能を簡単な態様で遂行するのに用いることが
できる。この機能とは、交換機が例えば加入者受話器の
長時間に亘る不注意によるオフフック状態から招来する
誤発信または不正発信を検出した場合ループ電流を減少
させるため伝送ブリッジ抵抗R0を増大することである
。その場合、交換機からの指令に応答して、抵抗値ql
をその通常の値からR8の一層大きい値に対応する一層
低い値に切換えることができる。
更に第3図につき上述した回路16に破線で示したよう
にトランジスタ80を追加することにより、極めて短い
加入者線路の場合においてループ電流を所定値に制限す
ることかできる。このトランジスタ80はpnp形で、
そのエミッタを電源正端子2に接続し、そのコレクタを
回路16の出力端子22に接続する一方、抵抗77をポ
テンショメータで置換し、その摺動アームをトランジス
タ80のベースに接続する。トランジスタ80のベース
およびエミッタ間の電圧かしきい電圧(0,6V程度の
)より小さい限り、トランジスタ80は導通せず、イン
ターフェース回路は上述したように作動し、実際上ルー
プ電流は式(9)によって与えられるインターフェース
回路の伝送ブリッジ抵抗R6により制限される。既に説
明したように、ループ電流iは加入者線路に電圧E−2
uか供給されることから生じ、ここてUは電流J=λi
が流れることにより抵抗値RおよびSの2個の直列抵抗
24および25の両端間に生ずる電圧降下である。ルー
プ電流iがある値を越えると、抵抗77を流れる電流J
=λiによりトランジスタ80のベースおよびエミッタ
間に充分な電圧が発生してこのトランジスタを導通させ
る。トランジスタ80によって供給される電流は電圧降
下Uを増大し、加入者線路に供給される電圧E−2uを
減少し従ってループ電流iを減少しようとする傾向を呈
する。加入者線路が過度に短い場合、ループ電流は値i
oで安定化され、この値はポテンショメータ77の摺動
アームを移動することにより調整することかできる。こ
の調整は通常の長さの加入者線路に対するインターフェ
ース回路の特性に何等影響を及ぼさない。
第3図の回路16につき上述したすべての事柄は第2図
の回路16にもそのまま当てはまる。値Sの抵抗56は
値qの抵抗73と同一態様で変更すれば充分である。
【図面の簡単な説明】
第1図は本発明の2個の電流加重回路を組合わせた実施
例を示す回路図、 第2図は第1図の実施例を適用する加入者線路インター
フェース回路の回路図、 第3図は第1図の回路16の変形例を示す回路図である

Claims (1)

  1. 【特許請求の範囲】 1、2つの入力電流につき複数の特定の係数で加重を行
    いかつ前記加重された入力電流の和電流を形成する電流
    加重および加重電流和形成回路において、 第1トランジスタ(70)を備え、そのエミッタを一方
    において、直列接続した第1及び第2抵抗(51,52
    )を介して給電端子に結合し、これら両抵抗接続点(5
    3)を一方において、前記入力電流のうちの第1入力電
    流を供給される第1入力端子(14)に接続し、また他
    方において前記入力電流のうちの第2入力電流を供給さ
    れる第2入力端子(20)に結合し、前記第1トランジ
    スタのコレクタを第1電流源(75)によって付勢し、
    かつそのベースを第2電流源(76)およびダイオード
    (74)に接続し、前記ダイオードは単一または複合構
    造の第2トランジスタ(71,72)のエミッタに接続
    し、前記第2トランジスタのエミッタを第3抵抗(73
    )を介して前記給電端子に接続し、そのベースを前記第
    1トランジスタのコレクタに接続し、かつそのコレクタ
    を電流加重および加重電流和形成回路の出力端子(22
    )に接続し、前記2つの入力電流に対する重み係数を、
    一方においては、前記第1トランジスタのエミッタと給
    電端子の間に存在する直列接続第1及び第2抵抗の抵抗
    値の和と、前記第3抵抗(73)の抵抗値の比によって
    決め、他方においては、前記第2抵抗(52)の抵抗値
    と前記第3抵抗(73)の抵抗値の比によって決めるよ
    う構成したことを特徴とする加重電流和形成回路。
JP2179723A 1979-06-25 1990-07-09 加重電流和形成回路 Granted JPH0340556A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7916261 1979-06-25
FR7916261A FR2460078B1 (fr) 1979-06-25 1979-06-25 Joncteur d'abonne electronique

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP5162381A Division JPS56168468A (en) 1979-06-25 1981-04-06 Current multiplexing circuit and multiplex current summing circuit

Publications (2)

Publication Number Publication Date
JPH0340556A true JPH0340556A (ja) 1991-02-21
JPH0427749B2 JPH0427749B2 (ja) 1992-05-12

Family

ID=9227050

Family Applications (3)

Application Number Title Priority Date Filing Date
JP8525480A Pending JPS568990A (en) 1979-06-25 1980-06-25 Subscriber*s line junctor
JP5162381A Granted JPS56168468A (en) 1979-06-25 1981-04-06 Current multiplexing circuit and multiplex current summing circuit
JP2179723A Granted JPH0340556A (ja) 1979-06-25 1990-07-09 加重電流和形成回路

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP8525480A Pending JPS568990A (en) 1979-06-25 1980-06-25 Subscriber*s line junctor
JP5162381A Granted JPS56168468A (en) 1979-06-25 1981-04-06 Current multiplexing circuit and multiplex current summing circuit

Country Status (7)

Country Link
US (2) US4356354A (ja)
EP (1) EP0021509B1 (ja)
JP (3) JPS568990A (ja)
AU (1) AU529787B2 (ja)
CA (1) CA1165916A (ja)
DE (1) DE3066154D1 (ja)
FR (1) FR2460078B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8100242A (nl) * 1981-01-20 1982-08-16 Philips Nv Overspanningsbeveiliging van een lijncircuit.
US4524246A (en) * 1982-07-07 1985-06-18 Harris Corporation SLIC II--common-mode current rejection
DE3237681C2 (de) * 1982-10-12 1986-03-27 Standard Elektrik Lorenz Ag, 7000 Stuttgart Speiseschaltung für einen veränderlichen Verbraucherwiderstand und mit unterschiedlich wirkendem Ausgangswiderstand
US4595803A (en) * 1984-02-02 1986-06-17 The United States Of America As Represented By The United States Department Of Energy Bidirectional amplifier
IT1237780B (it) * 1989-11-20 1993-06-17 Sgs Thomson Microelectronics Dispositivo telefonico di interfaccia tra organi di centrale e linea telefonica d'utente, atto ad inviare segnali di tassazione attraverso la linea telefonica d'utente evitando mediante una tecnica di cancellazione di corrente il ritorno di tali segnali verso il canale di trasmissione.
US5856755A (en) * 1996-05-23 1999-01-05 Intel Corporation Bus termination voltage supply
US7087599B2 (en) * 2000-02-14 2006-08-08 Merck & Co., Inc. Estrogen receptor modulators
US11507806B2 (en) * 2017-09-08 2022-11-22 Rohit Seth Parallel neural processor for Artificial Intelligence
US10361744B1 (en) * 2018-03-05 2019-07-23 Qorvo Us, Inc. Transceiver circuit and related radio frequency circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588672A (en) * 1968-02-08 1971-06-28 Tektronix Inc Current regulator controlled by voltage across semiconductor junction device
BE786341A (fr) * 1971-07-08 1973-01-17 Int Standard Electric Corp Circuit gyrateur a limitation de courant
CH586984A5 (ja) * 1974-12-23 1977-04-15 Ibm
NL7316556A (nl) * 1973-12-04 1975-06-06 Philips Nv Stroomstabilisatieschakeling.
US4004109A (en) * 1975-05-09 1977-01-18 Boxall Frank S Hybrid circuit
GB1527293A (en) * 1977-04-21 1978-10-04 Garwell K Composite collector load for class a semiconductor amplifier
US4203012A (en) * 1977-07-14 1980-05-13 Boxall Frank S Hybrid circuit using current mirror circuits
US4211896A (en) * 1977-10-17 1980-07-08 Telecommunications Radioelectrique Et Telephoniques T.R.T. Subscriber's circuit with a symmetrical amplifier
FR2437757A2 (fr) * 1978-06-26 1980-04-25 Trt Telecom Radio Electr Joncteur d'abonne destine a assurer un couplage en deux fils ou quatre fils avec un central telephonique
US4181824A (en) * 1978-10-10 1980-01-01 Bell Telephone Laboratories, Incorporated Balancing impedance circuit
US4317082A (en) * 1978-11-06 1982-02-23 National Semiconductor Corporation Current mirror circuit

Also Published As

Publication number Publication date
EP0021509B1 (fr) 1984-01-18
JPH0261830B2 (ja) 1990-12-21
FR2460078B1 (fr) 1986-12-12
US4481463A (en) 1984-11-06
EP0021509A1 (fr) 1981-01-07
FR2460078A1 (fr) 1981-01-16
JPS56168468A (en) 1981-12-24
DE3066154D1 (en) 1984-02-23
JPS568990A (en) 1981-01-29
US4356354A (en) 1982-10-26
AU529787B2 (en) 1983-06-23
AU5951580A (en) 1981-01-08
JPH0427749B2 (ja) 1992-05-12
CA1165916A (en) 1984-04-17

Similar Documents

Publication Publication Date Title
US4041252A (en) Transformerless two-wire/four-wire hybrid with DC sourcing capability
US4431874A (en) Balanced current multiplier circuit for a subscriber loop interface circuit
US4275277A (en) Subscriber line interface circuit for a telephone line
JPH0340556A (ja) 加重電流和形成回路
CA1143492A (en) Interface circuits
US4297536A (en) Self-adjusting hybrid network
US4267408A (en) Arrangement for applying a signal to a transmission line
US4485341A (en) Current limiter circuit
JPS643387B2 (ja)
US3440367A (en) Nonreactive antisidetone network for a telephone set
US3987254A (en) Transformerless amplification circuitry for telecommunication system
US4358645A (en) Loop sensing circuit for use with a subscriber loop interface circuit
US4286123A (en) Bridge amplifier
US4332984A (en) Active speech network circuit for a telephone set
US4340869A (en) Amplifier for use in a line circuit
JPH0414904B2 (ja)
US4031331A (en) Telephone speech network
US4302636A (en) Subscriber's electronic line equipment comprising a two-wire-four-wire conversion circuit for a telephone exchange
CA1233283A (en) Subscriber line interface circuit with longitudinal current suppression
US4163159A (en) Attenuation-free electronic switch
US5128992A (en) Hybrid circuit
JPH0496597A (ja) 二線四線変換回路
JPH06224692A (ja) インピーダンスを得るための方法及び回路、並びにインピーダンス回路
US20040061137A1 (en) Integrated circuit beta compensator for external interface circuitry
JPS5885660A (ja) 受話器用増幅器