[go: up one dir, main page]

JPH0330917Y2 - - Google Patents

Info

Publication number
JPH0330917Y2
JPH0330917Y2 JP640885U JP640885U JPH0330917Y2 JP H0330917 Y2 JPH0330917 Y2 JP H0330917Y2 JP 640885 U JP640885 U JP 640885U JP 640885 U JP640885 U JP 640885U JP H0330917 Y2 JPH0330917 Y2 JP H0330917Y2
Authority
JP
Japan
Prior art keywords
peripheral circuit
bus
peripheral
signals
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP640885U
Other languages
Japanese (ja)
Other versions
JPS61126350U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP640885U priority Critical patent/JPH0330917Y2/ja
Publication of JPS61126350U publication Critical patent/JPS61126350U/ja
Application granted granted Critical
Publication of JPH0330917Y2 publication Critical patent/JPH0330917Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、評価用シングルチツプ・マイクロプ
ロセツサに関する。
[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a single-chip microprocessor for evaluation.

(従来の技術) 従来、シングルチツプ・マイクロプロセツサで
は、その命令セツトを変更せずに、内蔵する周辺
回路を様々に変えて、異なる種類のシングルチツ
プ・マイクロプロセツサを製造している。
(Prior Art) Conventionally, different types of single-chip microprocessors have been manufactured by changing the built-in peripheral circuits in various ways without changing the instruction set of the single-chip microprocessor.

一般に、シングルチツプ・マイクロプロセツサ
では、その応用プログラム作成時にハードウエ
ア・エミレーシヨンを行う必要があり、そのた
め、評価用シングルチツプ・マイクロプロセツサ
と呼ばれる特別なシングルチツプ・マイクロプロ
セツサが必要となるが、前記の様な内蔵する周辺
回路のみが異なるシングルチツプ・マイクロプロ
セツサに対しては、個々に評価用シングルチツ
プ・マイクロプロセツサを製造せずに、1個の評
価用シングルチツプ・マイクロプロセツサで兼用
してしまう場合が多い。この場合、この評価用シ
ングルチツプ・マイクロプロセツサには、それに
対応する個々のシングルチツプ・マイクロプロセ
ツサが内蔵する周辺回路の違い(ある周辺回路を
内蔵しているか、いないか)が反影されていない
ため、評価用シングルチツプ・マイクロプロセツ
サを使用して作成したプログラムが対応するシン
グルチツプ・マイクロプロセツサ上で正しく動作
しない場合があるという欠点があつた。
Generally, single-chip microprocessors require hardware emission when creating application programs, and therefore a special single-chip microprocessor called an evaluation single-chip microprocessor is required. For the single-chip microprocessors mentioned above, which differ only in the built-in peripheral circuits, one single-chip microprocessor for evaluation can be manufactured without manufacturing individual single-chip microprocessors for evaluation. It is often used for both purposes. In this case, this single-chip microprocessor for evaluation will reflect differences in the peripheral circuits built into the corresponding individual single-chip microprocessors (whether or not a certain peripheral circuit is built in). As a result, programs created using the evaluation single-chip microprocessor may not run correctly on the corresponding single-chip microprocessor.

(考案が解決しようとする問題点) 従来は、この欠点に対して言語処理プログラム
で内蔵しない周辺回路ヘアクセスする様な命令コ
ードを生成しない銭にすることで対処している
が、この様な言語処理プログラムを使用しない場
合にはこの欠点に対処することができなかつた。
(Problem that the invention attempts to solve) Conventionally, this drawback has been addressed by not generating instruction codes that access peripheral circuits that are not built into the language processing program. This drawback could not be overcome without using a language processing program.

本考案の目的は、上記欠点を除去し、プログラ
ム開発を行なう場合でも内蔵する周辺回路の違い
を正しく検出し、正しく動作することのできる評
価用シングルチツプ・マイクロプロセツサを提供
することにある。
It is an object of the present invention to provide a single-chip microprocessor for evaluation that can eliminate the above-mentioned drawbacks, correctly detect differences in built-in peripheral circuits, and operate correctly even during program development.

(問題点を解決するための手段) 本考案の評価用シングルチツプ・マイクロプロ
セツサは、機械命令を格納する読出し専用メモリ
と、前記読出し専用メモリから前記機械命令を読
出して一時的に格納する命令レジスタと、前記命
令レジスタから機械命令を読出す命令デコーダ
と、前記命令デコーダによつて作成されるマイク
ロプロセツサの制御信号、アドレス信号、データ
信号をそれぞれ伝達する制御バス、アドレスバ
ス、データバスと、入出力ポート等の周辺回路
と、前記制御信号及びアドレス信号から前記周辺
回路の選択する周辺回路選択回路と、前記周辺回
路の選択信号を伝達する周辺回路選択信号バスと
を有する評価用シングルチツプ・マイクロプロセ
ツサにおいて、前記周辺回路選択信号及び前記制
御信号を外部に出力するバツフア回路を設けたこ
とを特徴として構成される。
(Means for Solving the Problems) The single-chip microprocessor for evaluation of the present invention includes a read-only memory for storing machine instructions, and an instruction for reading out and temporarily storing the machine instructions from the read-only memory. a register, an instruction decoder for reading machine instructions from the instruction register, and a control bus, address bus, and data bus for respectively transmitting microprocessor control signals, address signals, and data signals generated by the instruction decoder. , a single chip for evaluation comprising peripheral circuits such as input/output ports, a peripheral circuit selection circuit that selects the peripheral circuit from the control signal and address signal, and a peripheral circuit selection signal bus that transmits the selection signal of the peripheral circuit. - A microprocessor characterized by being provided with a buffer circuit that outputs the peripheral circuit selection signal and the control signal to the outside.

(実施例) 次に、本考案の実施例について図面を用いて説
明する。
(Example) Next, an example of the present invention will be described using the drawings.

第1図は本考案の一実施例のブロツク図であ
る。
FIG. 1 is a block diagram of one embodiment of the present invention.

この実施例は、機械命令を格納する読出し専用
メモリ11と、この読出し専用メモリ11から機
械命令を読出して一時的に格納する命令レジスタ
1と、前記命令レジスタ1から機械命令を読出す
命令デコーダ2と、命令デコーダ2によつて作成
されるマイクロプロセツサの制御信号、アドレス
信号、データ信号をそれぞれ伝達する制御バス
3、アドレスバス5、データバス4と、入出力ポ
ート等の周辺回路8と、制御信号及びアドレス信
号から周辺回路8を選択する周辺回路選択回路6
と、周辺回路8の選択信号を伝達する周辺回路選
択信号バス7とを有する評価用シングルチツプ・
マイクロプロセツサにおいて、周辺回路選択信号
及び制御信号を外部に出力するバツフア回路9、
10を設けることにより構成されている。
This embodiment includes a read-only memory 11 for storing machine instructions, an instruction register 1 for reading machine instructions from the read-only memory 11 and temporarily storing them, and an instruction decoder 2 for reading machine instructions from the instruction register 1. , a control bus 3, an address bus 5, and a data bus 4 for respectively transmitting microprocessor control signals, address signals, and data signals created by the instruction decoder 2, and peripheral circuits 8 such as input/output ports. Peripheral circuit selection circuit 6 that selects peripheral circuit 8 from control signals and address signals
and a peripheral circuit selection signal bus 7 for transmitting the peripheral circuit 8 selection signal.
In the microprocessor, a buffer circuit 9 outputs peripheral circuit selection signals and control signals to the outside;
10.

次に、この実施例の動作について説明する。 Next, the operation of this embodiment will be explained.

読出し専用メモリ11に格納されていた機械命
令は、命令レジスタ1に読出されて一時的に格納
される。読出された機械命令は命令デコーダ2に
よつてデコードされる。命令デコーダ2はデコー
ドした結果に基づいて制御バス3、データバス
4、アドレスバス5にそれぞれ制御信号、データ
信号、アドレス信号を出力する。バスに出力され
た制御信号とアドレス信号は周辺回路選択回路6
によつてデコードされ、周辺回路選択信号として
周辺回路選択バス7で伝達され、周辺回路8を選
択する。バスに出力された制御信号と周辺回路選
択信号は、それぞれバツフア回路9、10によつ
て実時間で外部へ出力される。
The machine instructions stored in the read-only memory 11 are read out and temporarily stored in the instruction register 1. The read machine instructions are decoded by the instruction decoder 2. The command decoder 2 outputs a control signal, a data signal, and an address signal to a control bus 3, a data bus 4, and an address bus 5, respectively, based on the decoded results. The control signal and address signal output to the bus are sent to the peripheral circuit selection circuit 6.
The peripheral circuit selection signal is decoded by the peripheral circuit selection bus 7 and transmitted as a peripheral circuit selection signal to select the peripheral circuit 8. The control signal and peripheral circuit selection signal output to the bus are output to the outside in real time by buffer circuits 9 and 10, respectively.

以上のように、動作するので、本考案の評価用
シングルチツプ・マイクロプロセツサは、内蔵す
る周辺回路をアクセスした時に制御信号と周辺回
路選択信号とを実時間で出力するため、外部回路
はこれらの信号によつて評価用シングルチツプ・
マイクロプロセツサがどの周辺回路をどの様にア
クセスしたのか、すなわち書込むのか読出すのか
を知るこができ、使用しようとしているシングル
チツプ・マイクロプロセツサに内蔵されている周
辺回路の種類を知つていれば、アクセスされた周
辺回路が内蔵されているものかを知ることができ
る。
As described above, the single-chip microprocessor for evaluation of the present invention outputs control signals and peripheral circuit selection signals in real time when the built-in peripheral circuits are accessed. Single chip for evaluation by
You can find out which peripheral circuits are accessed by the microprocessor and how, i.e. write or read, and know the types of peripheral circuits built into the single-chip microprocessor you are planning to use. If so, you can know whether the accessed peripheral circuit is built-in.

(考案の効果) 以上説明したように、本考案によれば、内蔵す
る周辺回路の異なる複数のシングルチツプ・マイ
クロプロセツサ用に製造された評価用シングルチ
ツプ・マイクロプロセツサであつても、その内部
制御信号と周辺回路選択信号を周辺回路アクセス
時に実時間で外部へ出力する様にすれば、外部で
内蔵していない周辺回路へのアクセス・エラ−を
検出することができる評価用シングルチツプ・マ
イクロプロセツサが得られる。
(Effects of the invention) As explained above, according to the invention, even if an evaluation single-chip microprocessor is manufactured for multiple single-chip microprocessors with different built-in peripheral circuits, By outputting internal control signals and peripheral circuit selection signals to the outside in real time when peripheral circuits are accessed, it is possible to detect errors in external accesses to peripheral circuits that are not built in. A microprocessor is obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例のブロツク図であ
る。 1……命令レジスタ、2……命令デコーダ、3
……制御バス、4……データバス、5……アドレ
スバス、6……周辺回路選択回路、7…周辺回路
バス、8……周辺回路、9……バツフア回路(制
御信号用)、10……バツフア回路(周辺回路選
択信号用)、11……読出し専用メモリ、12…
…読書き可能メモリ、13……プログラム・カウ
ンタ、14……アキユムレータ、15……ALU
(算術論理演算ユニツト)、16……タイミング制
御回路。
FIG. 1 is a block diagram of one embodiment of the present invention. 1...Instruction register, 2...Instruction decoder, 3
...Control bus, 4...Data bus, 5...Address bus, 6...Peripheral circuit selection circuit, 7...Peripheral circuit bus, 8...Peripheral circuit, 9...Buffer circuit (for control signals), 10... ...Buffer circuit (for peripheral circuit selection signal), 11...Read-only memory, 12...
...Read/write memory, 13...Program counter, 14...Accumulator, 15...ALU
(Arithmetic logic operation unit), 16...timing control circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 機械命令を格納する読出し専用メモリと、前記
読出し専用メモリから前記機械命令を読出して一
時的に格納する命令レジスタと、前記命令レジス
タから機械命令を読出す命令デコーダと、前記命
令デコーダによつて作成されるマイクロプロセツ
サの制御信号、アドレス信号、データ信号をそれ
ぞれ伝達する制御バス、アドレスバス、データバ
スと、入出力ポート等の周辺回路と、前記制御信
号及びアドレス信号から前記周辺回路を選択する
周辺回路選択回路と、前記周辺回路の選択信号を
伝達する周辺回路選択信号バスとを有する評価用
シングルチツプ・マイクロプロセツサにおいて、
前記周辺回路選択信号及び前記制御信号を外部に
出力するバツフア回路を設けたことを特徴とする
評価用シングルチツプ・マイクロプロセツサ。
A read-only memory that stores machine instructions, an instruction register that reads the machine instructions from the read-only memory and temporarily stores them, an instruction decoder that reads the machine instructions from the instruction register, and an instruction decoder created by the instruction decoder. a control bus, an address bus, a data bus that transmits control signals, address signals, and data signals of the microprocessor to be processed, peripheral circuits such as input/output ports, and the peripheral circuits from the control signals and address signals; A single-chip microprocessor for evaluation having a peripheral circuit selection circuit and a peripheral circuit selection signal bus for transmitting a selection signal for the peripheral circuit,
A single-chip microprocessor for evaluation, characterized in that a buffer circuit is provided for outputting the peripheral circuit selection signal and the control signal to the outside.
JP640885U 1985-01-21 1985-01-21 Expired JPH0330917Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP640885U JPH0330917Y2 (en) 1985-01-21 1985-01-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP640885U JPH0330917Y2 (en) 1985-01-21 1985-01-21

Publications (2)

Publication Number Publication Date
JPS61126350U JPS61126350U (en) 1986-08-08
JPH0330917Y2 true JPH0330917Y2 (en) 1991-06-28

Family

ID=30483820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP640885U Expired JPH0330917Y2 (en) 1985-01-21 1985-01-21

Country Status (1)

Country Link
JP (1) JPH0330917Y2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2754594B2 (en) * 1988-09-20 1998-05-20 日本電気株式会社 Single chip microcomputer
JP2940000B2 (en) * 1989-05-25 1999-08-25 日本電気株式会社 Single chip microcomputer
JP2845155B2 (en) * 1995-02-07 1999-01-13 日本電気株式会社 Emulation chip for single-chip microcomputer

Also Published As

Publication number Publication date
JPS61126350U (en) 1986-08-08

Similar Documents

Publication Publication Date Title
JPH045216B2 (en)
US4926318A (en) Micro processor capable of being connected with a coprocessor
US4636945A (en) Microprocessor
JPH0330917Y2 (en)
KR900005284B1 (en) Micro computer
JPS61267858A (en) Microcomputer
JPS6022774B2 (en) Input/output terminal control method
JPS594051B2 (en) One-chip microprocessor test processing method
JP3190945B2 (en) Micro program control circuit
JPH04280334A (en) One chip microcomputer
KR890015130A (en) Microprocessor
JPH01276233A (en) Microprocessor
JPH0679278B2 (en) Microcomputer development equipment
JPS6346460B2 (en)
JPH02126347A (en) Memory access system
JPH0683986A (en) Single chip microcomputer
JPH05242008A (en) Data processor
JPS6286442A (en) data processing equipment
JPH0954766A (en) Microcomputer
JPS5923351A (en) Copying device control device
JPH03113659A (en) Cache memory testing method
JPH0192862A (en) Data processor
JPH0435779B2 (en)
JPH01147732A (en) Information processor
JPS6148189B2 (en)