[go: up one dir, main page]

JPH0324095B2 - - Google Patents

Info

Publication number
JPH0324095B2
JPH0324095B2 JP60066036A JP6603685A JPH0324095B2 JP H0324095 B2 JPH0324095 B2 JP H0324095B2 JP 60066036 A JP60066036 A JP 60066036A JP 6603685 A JP6603685 A JP 6603685A JP H0324095 B2 JPH0324095 B2 JP H0324095B2
Authority
JP
Japan
Prior art keywords
transistor
current
circuit
base
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60066036A
Other languages
Japanese (ja)
Other versions
JPS61224722A (en
Inventor
Fumio Mizohata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60066036A priority Critical patent/JPS61224722A/en
Priority to KR1019860002054A priority patent/KR900005232B1/en
Priority to DE19863610156 priority patent/DE3610156A1/en
Priority to CA000505449A priority patent/CA1270299A/en
Priority to US06/845,257 priority patent/US4709161A/en
Publication of JPS61224722A publication Critical patent/JPS61224722A/en
Publication of JPH0324095B2 publication Critical patent/JPH0324095B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電力用パワートランジスタを高効
率にて駆動するトランジスタ駆動回路に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a transistor drive circuit that drives a power transistor for electric power with high efficiency.

〔従来の技術〕[Conventional technology]

第7図は、例えば特開57−151278号公報に示さ
れた従来のトランジスタ駆動回路の一例を示す回
路図であつて、図において、オン用パルストラン
スT1及びオフ用パルストランスT2が夫々1つ回
路中に挿入されている。すなわちパルストランス
駆動用トランジスタQ1のコレクタは、オン用パ
ルストランスT1に於ける1次巻線の一方の端子
に接続され、他方の端子はパルストランス駆動用
の直流電源Vccに接続されている。また、2次巻
線の一方の端子はダイオードD1に接続され、こ
のダイオードD1を通過した後に2つの経路に分
岐している。そして、一方の経路は充電電流制限
用抵抗R1、コンデンサCの接続端子及びダイオ
ードD2を経由するものであり、他方の経路は前
記抵抗R1、コンデンサCの接続端子及びダイオ
ードD2をバイパスするダイオードD3を介して前
記ダイオードD2の出口端で再び接続されるもの
である。両経路は合流接続した後、ベース電流制
限用抵抗R2を介して主回路としてのメイントラ
ンジスタQ3に於けるベースに接続されている。
なお、前記オン用パルストランスT1の2次巻線
の他方の端子は、直接メイントランジスタQ3
エミツタに接続されている。
FIG. 7 is a circuit diagram showing an example of a conventional transistor drive circuit disclosed in, for example, Japanese Unexamined Patent Publication No. 57-151278. In the figure, an ON pulse transformer T 1 and an OFF pulse transformer T 2 are One is inserted into the circuit. That is, the collector of the pulse transformer driving transistor Q1 is connected to one terminal of the primary winding of the ON pulse transformer T1 , and the other terminal is connected to the DC power supply Vcc for driving the pulse transformer. . Further, one terminal of the secondary winding is connected to a diode D1 , and after passing through this diode D1 , it branches into two paths. One path passes through the charging current limiting resistor R 1 , the connecting terminal of the capacitor C, and the diode D 2 , and the other path bypasses the resistor R 1 , the connecting terminal of the capacitor C, and the diode D 2 . It is connected again at the outlet end of the diode D2 via the diode D3 . Both paths are connected together and then connected to the base of a main transistor Q3 as a main circuit via a base current limiting resistor R2 .
The other terminal of the secondary winding of the ON pulse transformer T1 is directly connected to the emitter of the main transistor Q3 .

またオフ信号を処理する回路に於いては、トラ
ンジスタQ2により駆動されるオフ用パルストラ
ンスT2の2次巻線の一方の端子が分流抑制ダイ
オードD4(これはオフ用信号の整流も併せて行
う)を介してメイントランジスタQ3のエミツタ
に接続され、また2次巻線の他方の端子は、逆バ
イアス電流制限抵抗R3を介してメイントランジ
スタQ3のベースに接続されている。なお、第7
図においてメイントランジスタQ3のベースとエ
ミツタ間に並列に挿入されている素子はダイオー
ドD3及びバイパス抵抗R4である。
In addition, in the circuit that processes the OFF signal, one terminal of the secondary winding of the OFF pulse transformer T 2 driven by the transistor Q 2 is connected to a shunt suppression diode D 4 (this also rectifies the OFF signal). The other terminal of the secondary winding is connected to the base of the main transistor Q 3 via a reverse bias current limiting resistor R 3 . In addition, the seventh
In the figure, the elements inserted in parallel between the base and emitter of the main transistor Q3 are a diode D3 and a bypass resistor R4 .

次に動作について説明する。いま第8図aに示
すオン指令信号を図示しないパルス発生器に与え
て1つの高周波パルス列信号Aを発生させ、これ
をトランジスタQ1のベースに加える。パルス列
信号Aが高レベルになると、トランジスタQ1
導通されてオン用パルストランスT1を駆動し、
このパルストランスT1の2次側に発生したオン
信号がダイオードD1に於いて整流されると共に、
ダイオードD3及び電流制限抵抗R2を経てメイン
トランジスタQ3のベースに立上りの迅速な第8
図eに示すベース電流IB1として供給されること
によりメイントランジスタQ3をオンさせる。な
お、これと同時にコンデンサCには、充電電流制
限抵抗R1を介して充電が行われる。
Next, the operation will be explained. Now, the ON command signal shown in FIG. 8a is applied to a pulse generator (not shown) to generate one high frequency pulse train signal A, which is applied to the base of transistor Q1 . When the pulse train signal A becomes high level, the transistor Q1 becomes conductive and drives the ON pulse transformer T1 ,
The on signal generated on the secondary side of this pulse transformer T1 is rectified by the diode D1 , and
The fast-rising 8th transistor is connected to the base of the main transistor Q 3 via the diode D 3 and the current limiting resistor R 2 .
The main transistor Q3 is turned on by being supplied as the base current IB1 shown in Figure e. Note that, at the same time, the capacitor C is charged via the charging current limiting resistor R1 .

次いで、前記パルス列信号Aが低レベルになつ
てトランジスタQ1が遮断されると、これに併な
つてダイオードD1及びD3も導通遮断されるが、
コンデンサCは充電されているためにダイオード
D2は導通し、コンデンサCからの放電電流がダ
イオードD2及びベース電流制限抵抗R2を経てメ
イントランジスタQ3のベースに供給される。こ
の結果、メイントランジスタQ3はオン状態を保
持する。なお、この放電によりコンデンサCの電
圧Vcは第8図dに示すように低下する。そして、
このような動作の反復繰返しによつて、コンデン
サの電圧Vc及びベース電流IB1は第8図d,eに
示すようにリプル分を含んだ連続波形となること
により、メイントランジスタQ3をオン状態に保
持する。
Next, when the pulse train signal A becomes low level and the transistor Q1 is cut off, the diodes D1 and D3 are also cut off.
Capacitor C is a diode because it is charged.
D2 is conductive and the discharge current from capacitor C is supplied to the base of main transistor Q3 via diode D2 and base current limiting resistor R2 . As a result, main transistor Q3 remains on. Note that due to this discharge, the voltage Vc of the capacitor C decreases as shown in FIG. 8d. and,
By repeating this operation repeatedly, the capacitor voltage Vc and base current IB 1 become continuous waveforms including ripple components as shown in Figure 8d and e, which turns on the main transistor Q3. to hold.

ここで、メイントランジスタQ3を遮断するに
は、オン信号に基づくパルス列信号Aの供給を停
止すると同時に、第8図cに示すオフ用パルス列
信号Bをオフ用パルストランスT2の駆動用トラ
ンジスタQ2のベースに供給する。すると、パル
ストランスT2の2次側にオフ信号が得られるこ
とから、これを分流抑制機能を持たせたダイオー
ドD4に於いて整流した後にメイントランジスタ
Q3のエミツタに加えれば、第8図eに示す急瞬
な逆バイアス電流IB2がエミツタからベースに流
れてメイントランジスタQが遮断される。この場
合、逆バイアス電流の制限抵抗R3の抵抗値は、
ベース電流制限抵抗R2の抵抗値よりも充分小さ
く設定し、メイントランジスタQ3の遮断が迅速
に行われるようにしておくのが好ましい。なお、
前記コンデンサCに残つている電荷は、放電電流
Icとして放電することによりコンデンサCの電圧
Vcは第8図dに示すようにクリツピングする。
Here, in order to cut off the main transistor Q3 , the supply of the pulse train signal A based on the on signal is stopped, and at the same time, the off pulse train signal B shown in FIG. 8c is connected to the driving transistor Q of the off pulse transformer T2 . Supply to the base of 2 . Then, since an off signal is obtained on the secondary side of the pulse transformer T2 , this signal is rectified by the diode D4 , which has a shunt suppression function, and then the main transistor
When added to the emitter of Q 3 , the instantaneous reverse bias current IB 2 shown in FIG. 8e flows from the emitter to the base, cutting off the main transistor Q. In this case, the resistance value of the reverse bias current limiting resistor R 3 is
It is preferable to set the resistance value to be sufficiently smaller than the resistance value of the base current limiting resistor R 2 so that the main transistor Q 3 is quickly shut off. In addition,
The charge remaining in the capacitor C is the discharge current
The voltage of capacitor C by discharging as Ic
Vc is clipped as shown in FIG. 8d.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のトランジスタ駆動回路は以上のように構
成されているので、ベース電流を制限するのに抵
抗を必要とするためにメイントランジスタに於け
るコレクタ電流によるVBE電圧の変動および電
源電圧の変動によるメイントランジスタのベース
電流の変動が生じてしまう。また抵抗も用いた電
流制限を利用していることから、損失の増大なら
びに発熱が生ずる。また逆バイアス回路において
は、ターンオフ時のみの逆バイアスによつて不導
通状態となることから、ノイズによつて誤動作す
るとともに、主回路との耐圧を必要とするトラン
スを2個必要とする等の問題点があつた。
Conventional transistor drive circuits are configured as described above, and because a resistor is required to limit the base current, VBE voltage fluctuations due to collector current in the main transistor and main transistor fluctuations due to power supply voltage fluctuations occur. This results in fluctuations in the base current. Furthermore, since current limiting using a resistor is used, increased loss and heat generation occur. In addition, in a reverse bias circuit, the reverse bias only at the time of turn-off causes non-conductivity, which may cause malfunction due to noise, and may also cause problems such as the need for two transformers that require voltage resistance with the main circuit. There was a problem.

この発明は、上記のような問題点を解消するた
めになされたもので、高効率で発熱をおさえなが
ら高性能のベース駆動が行なえるトランジスタ駆
動回路を得ることを目的とする。
The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a transistor drive circuit that can perform high-performance base drive while suppressing heat generation with high efficiency.

〔問題点を解決するための手段〕 この発明に係るトランジスタ駆動回路は、1石
式フオワードスイツチング方式によつてベース電
流をトランスの1次側に於いて検出することによ
り定電流化するとともに、2次側に挿入された可
飽和トランスにより逆バイアス回路を設けること
により、電源電圧変動、負荷変動に対してもベー
ス電流を定電流化するとともに、逆バイアスをオ
フ期間全体にわたつて印加可能としたものであ
る。
[Means for Solving the Problems] The transistor drive circuit according to the present invention detects the base current on the primary side of the transformer using a single-stone forward switching method, thereby making the current constant. By providing a reverse bias circuit using a saturable transformer inserted on the secondary side, the base current can be made constant even with power supply voltage fluctuations and load fluctuations, and reverse bias can be applied throughout the off period. That is.

〔作用〕[Effect]

この発明におけるトランジスタ駆動回路に於い
ては、ベース電流に含まれるリツプルがメイント
ランジスタの応答出来ない高周波スイツチング状
態において、ある程度のリツプルを含む値に平滑
リアクトルの値を設定し、トランスの1次側で電
流のピークを検出してON/OFF制御を行なうこ
とにより2次側電流を定電流化すると共に、オフ
信号時にリアクトル出力端を短絡して電流をバイ
パスすることにより次のオン状態になつた時の電
流の立上を早くするものである。そして、2次側
に直列に接続された可飽和トランスにより、この
トランスが飽和するまでの間は2次側の整流回路
とコンデンサに電荷を貯えて逆バイアス用電源に
使用するものであることから、高効率でかつ高性
能なトランジスタ駆動が行なえるものである。
In the transistor drive circuit according to the present invention, the value of the smoothing reactor is set to a value that includes a certain amount of ripple in a high frequency switching state where ripples included in the base current cannot be responded to by the main transistor, and the ripple on the primary side of the transformer is By detecting the peak of the current and performing ON/OFF control, the secondary current is made constant, and at the time of the OFF signal, the reactor output end is shorted to bypass the current, which leads to the next ON state. This speeds up the rise of the current. Since the saturable transformer connected in series on the secondary side stores charge in the rectifier circuit and capacitor on the secondary side until the transformer becomes saturated, it is used as a reverse bias power source. , it is possible to drive a transistor with high efficiency and high performance.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明す
る。第1図において、OSCは発振器、STOPは遮
断回路、Q1はスイツチングトランジスタ、R2
電流検出抵抗、R1,C1は検出抵抗R2によつて検
出された信号のフイルター回路を構成する抵抗と
コンデンサ、Vrは電流値設定電圧、COMPは電
圧比較器であつて、電流検出抵抗R2に流れる電
流が電流値設定電圧Vrよりも大きくなつた場合
に、遮断回路STOPに信号を送出して発振器OSC
からの信号を遮断する為に設けている。T1はト
ランス、T2は可飽和トランス、D1,C2は制御回
路の電源を確保する為の整流器とコンデンサであ
る。D4,C3は可飽和トランスT2の2次側に接続
された逆バイアス用電源に確保する為の整流器と
コンデンサ、ZD1はサージ吸収用ゼナーダイオー
ド、D2は整流ダイオード、D3はフライホイール
ダイオード、L1は平滑リアクトルである。Q2
オンベース電流通電用トランジスタ、Q3はオフ
ベース逆バイアス通電用トランジスタ、Q4は平
滑リアクトルL1の出力端短絡用トランジスタ、
R3は逆バイアス電流制限用抵抗、INDは信号反
転回路、PC1はON/OFF信号を絶縁すること
により、ベース駆動回路のON/OFF信号として
伝送する光結合素子である。
An embodiment of the present invention will be described below with reference to the drawings. In Figure 1, OSC is an oscillator, STOP is a cutoff circuit, Q 1 is a switching transistor, R 2 is a current detection resistor, and R 1 and C 1 are a filter circuit for the signal detected by detection resistor R 2 . Vr is the current value setting voltage, COMP is the voltage comparator, which sends a signal to the cutoff circuit STOP when the current flowing through the current detection resistor R2 becomes larger than the current value setting voltage Vr. Oscillator OSC
It is installed to block signals from T 1 is a transformer, T 2 is a saturable transformer, and D 1 and C 2 are a rectifier and a capacitor to ensure power for the control circuit. D 4 , C 3 are the rectifier and capacitor for securing the reverse bias power supply connected to the secondary side of the saturable transformer T 2 , ZD 1 is the Zener diode for surge absorption, D 2 is the rectifier diode, D 3 is a flywheel diode, and L1 is a smoothing reactor. Q 2 is a transistor for on-base current carrying, Q 3 is a transistor for off-base reverse bias current carrying, Q 4 is a transistor for shorting the output terminal of smoothing reactor L 1 ,
R3 is a reverse bias current limiting resistor, IND is a signal inversion circuit, and PC1 is an optical coupling element that insulates the ON/OFF signal and transmits it as an ON/OFF signal for the base drive circuit.

次に本発明による動作について説明する。 Next, the operation according to the present invention will be explained.

1次側発振器OSCが発振して、第2図aに示
すON/OFFを繰り返す信号が遮断回路STOPを
介してスイツチングトランジスタQ1にON/OFF
制御信号として供給されることにより、トランス
T1の2次側に電力を供給している。ここで、光
結合素子PC1を介してオン信号Aが入力されて
いる場合には、トランジスタQ2がオン、トラン
ジスタQ3,Q4がオフして、メイントランジスタ
Q5に正のベース電流を供給する動作を行つてい
る。以下、第2図a〜kに示す各部の波形図を用
いてこの場合の動作を説明する。
The primary side oscillator OSC oscillates, and the signal shown in Figure 2a that repeats ON/OFF is turned ON/OFF to switching transistor Q1 via the cutoff circuit STOP.
By being supplied as a control signal, the transformer
Power is supplied to the secondary side of T 1 . Here, when the on signal A is input through the optical coupling element PC1, the transistor Q 2 is turned on, the transistors Q 3 and Q 4 are turned off, and the main transistor
It operates to supply positive base current to Q5 . The operation in this case will be explained below using the waveform diagrams of each part shown in FIGS. 2a to 2k.

この状態でスイツチングトランジスタQ1に流
れる電流を電流検出抵抗R2により第2図cに示
すように検出し、2次回路で必要とするベース電
流値に対し巻数比に等しい第2図dに示す電流値
設定電圧Vrの値と等しくなつた時点で電圧比較
器COMPが停止信号を送出し、遮断回路STOPの
出力信号が第2図bに示すように、そのサイクル
内のスイツチングトランジスタQ1のベース信号
を遮断するようになつている。また、抵抗R1
コンデンサC1とによつて構成されるフイルター
回路は、スイツチングトランジスタQ1のスパナ
ー回路(図示せず)や制御電源回路に流れる電流
のサージ分によつて電圧比較器COMPが誤動作
しない値に設定されている。
In this state, the current flowing through the switching transistor Q 1 is detected by the current detection resistor R 2 as shown in Figure 2 c, and the current flowing through the switching transistor Q 1 is detected as shown in Figure 2 d, which is equal to the turns ratio for the base current value required in the secondary circuit. When the current value becomes equal to the value of the set voltage Vr shown in FIG . It is designed to block the base signal of In addition, the filter circuit constituted by the resistor R1 and the capacitor C1 is connected to the voltage comparator COMP by the surge of current flowing through the spanner circuit (not shown) of the switching transistor Q1 and the control power supply circuit. is set to a value that will not cause malfunction.

一方、トランスT1の2次側に巻数比で降圧さ
れて発生された第2図eに示す電圧は、まず可飽
和トランスT2に印加され(この時はフライホイ
ールダイオードD3、平滑リアクトルL1を通じて
正のベース電流が流れている)、その2次側に接
続されたダイオードD4とコンデンサC3からなる
逆バイアス電源回路が充電される。第2図は充電
が完了し可飽和トランスT2には電流が流れてい
ない状態を示す。この後、可飽和トランスT2
飽和すると、整流器D2、平滑リアクトルL1を介
して正のベース電流が流れる。
On the other hand, the voltage shown in Fig. 2e, which is generated by stepping down the voltage on the secondary side of the transformer T 1 at the turns ratio, is first applied to the saturable transformer T 2 (at this time, the flywheel diode D 3 and the smoothing reactor L 1 ), the reverse bias power supply circuit consisting of diode D 4 and capacitor C 3 connected to its secondary side is charged. FIG. 2 shows a state in which charging is completed and no current flows through the saturable transformer T2 . After this, when the saturable transformer T 2 is saturated, a positive base current flows through the rectifier D 2 and the smoothing reactor L 1 .

この状態における動作例としてVcc=24V、ト
ランスの巻数比2:1、整流用ダイオードD2
フライホイールダイオードD3オンベース電流通
電用トランジスタQ2のドロツプをVF=1V、メイ
ントランジスタのベース、エミツタ間電圧VBE
=2Vとすれば、1サイクル内に必要とする通流
比はV0=VF+VBE=3V、2次電圧=Vcc×巻
数比1/2=12Vとなり、V0=TON/TON+TOFF×2 次電圧より3V/12V=0.25となつて、1サイクル中 に25%の期間にわたつてスイツチングトランジス
タがオンすればよい事になる。
An example of operation in this state is Vcc = 24V, transformer turns ratio 2:1, rectifier diode D2 ,
Flywheel diode D3 On-base current carrying transistor Q2 drop VF = 1V, main transistor base-emitter voltage VBE
= 2V, the conduction ratio required within one cycle is V 0 = VF + VBE = 3V, secondary voltage = Vcc × turns ratio 1/2 = 12V, and from V 0 = TON / TON + TOFF × secondary voltage Since 3V/12V=0.25, the switching transistor only needs to be turned on for 25% of the period in one cycle.

しかし、上記以外に逆バイアス電源用可飽和ト
ランスT2の非飽和時間をTA=1μsとし、発振周
波数の周期をTとすれば、T×0.25+TAとなる。
仮に発振周波数を100KHzとすれば、周期は10μs
となり、10μs×0.25+1μs=3.5μsとなつて、通流
比は0.35となる。このような状態をくりかえし
て、メイントランジスタQ5に一定のベース電流
が供給されることになる。ここで、前述の説明よ
り明らかなように、電源電圧Vccの変動および負
荷変動(メイントランジスタのコレクタ電流の変
化によるベースエミツタ間電圧VBEの変化)に
対しても、1次側から2次側の電流を検出して電
流比が瞬時にコントロールされることから、定電
流が保たれることになる。そして、このような回
路構成とする事により、電流制限用抵抗が2次側
に挿入されていない事、1次側に於いて検出する
電流は巻数比分減少しており、また検出レベルは
電圧比較器を使用することによつて低レベルでの
検出を可能にしていることから、損失は従来回路
に比べて極めて少なくなつている。
However, in addition to the above, if the non-saturation time of the saturable transformer T2 for reverse bias power supply is TA=1 μs and the period of the oscillation frequency is T, then T×0.25+TA.
If the oscillation frequency is 100KHz, the period is 10μs
Therefore, 10 μs x 0.25 + 1 μs = 3.5 μs, and the conduction ratio is 0.35. By repeating this state, a constant base current is supplied to the main transistor Q5 . Here, as is clear from the above explanation, the current from the primary side to the secondary side is Since the current ratio is instantly controlled by detecting the current, a constant current is maintained. With this circuit configuration, no current limiting resistor is inserted on the secondary side, the current detected on the primary side is reduced by the turns ratio, and the detection level is The loss is extremely low compared to conventional circuits because detection at low levels is possible by using a circuit.

ここで、平滑リアクトルの値をある程度のリツ
プルを含むように選定しているのは、この値が大
きければ、スイツチングトランジスタQ1に流れ
る電流波形が矩形波に近くなつて電流のピーク値
を検出することが不安定になることを防止してお
り、ベース電流のリツプル分がメイントランジス
タのコレクタ電流の変化として表われない程度に
選定すると共にメイントランジスタの応答速度よ
り十分高い周波数に発振器は選定している。
The reason why the value of the smoothing reactor is selected to include a certain amount of ripple is that if this value is large, the current waveform flowing through switching transistor Q1 will become close to a rectangular wave, and the peak value of the current will be detected. The oscillator should be selected to such an extent that the base current ripple does not appear as a change in the collector current of the main transistor, and the oscillator should be selected to have a frequency sufficiently higher than the response speed of the main transistor. ing.

次に光結合素子PC1からオフ信号が入力され
ている場合を第3図a〜iに示す各部の波形図と
ともに説明する。メイントランジスタQ5がオン
からオフにかわつた瞬間、トランジスタQ3,Q4
がオン、Q2がオフしてコンデンサC3に充電され
た電荷がオフ電流制限用抵抗R3により制限され、
メイントランジスタQ5のキヤリアが引きぬかれ
て逆バイアス電流におちていく。また、トランジ
スタQ4がオンすることによりリアクトルL1に流
れる電流はトランジスタQ4にバイパスし、次の
オン動作にそなえて正のベース電流と等しい値が
流れている。
Next, a case where an off signal is input from the optical coupling element PC1 will be explained with reference to waveform diagrams of each part shown in FIGS. 3a to 3i. At the moment when main transistor Q 5 changes from on to off, transistors Q 3 and Q 4
is on, Q2 is off, and the charge charged in capacitor C3 is limited by off-current limiting resistor R3 ,
The carrier of main transistor Q5 is pulled out and falls into the reverse bias current. Further, when the transistor Q4 is turned on, the current flowing through the reactor L1 is bypassed to the transistor Q4 , and a value equal to the positive base current flows in preparation for the next on operation.

ここで、オン動作と異る点は逆バイアス電流を
供給する必要があることで、可飽和トランスT2
の2次逆バイアス整流回路に必要とする電流が流
れるためにスイツチングトランジスタQ1がオン
すればその時点より電流が流れはじめる。また、
2次側整流用ダイオードD2とフライホイールダ
イオードD3は可飽和トランスT2が非飽和時に2
次に流れる電流により転流が行われる。この状態
における動作例として整流用ダイオードD2、フ
ライホイールダイオードD3、短絡用トランジス
タQ4のドロツプをVF=1Vとすれば、1サイクル
内に必要とする通流比はV0=VF=1Vのみとな
り、他の条件をオン時の例と同じとすれば、
1V/12V=0.083となり、1サイクル中に8.3%の
期間にわたつてスイツチングトランジスタQ1
オンすればよいことになる。また、可飽和トラン
スも含めてT×0.083+1μs=0.83μsとなり、通流
比は0.18となつて前述のオン動作時よりも小さく
なつている。
Here, the difference from the on operation is that it is necessary to supply a reverse bias current, so the saturable transformer T 2
Since the necessary current flows through the secondary reverse bias rectifier circuit, when the switching transistor Q1 is turned on, the current begins to flow from that point on. Also,
The secondary rectifier diode D2 and the flywheel diode D3 are 2 when the saturable transformer T2 is not saturated.
The current flowing next causes commutation. As an example of operation in this state, if the drop of rectifier diode D 2 , flywheel diode D 3 , and shorting transistor Q 4 is set to VF = 1V, the conduction ratio required within one cycle is V 0 =VF = 1V. If other conditions are the same as in the on example,
1V/12V=0.083, which means that the switching transistor Q1 only needs to be turned on for 8.3% of the period in one cycle. Also, including the saturable transformer, T×0.083+1 μs=0.83 μs, and the conduction ratio is 0.18, which is smaller than that during the ON operation described above.

以上のオン動作、オフ動作がベース駆動信号と
して光結合素子PC1にON/OFF信号として入
力された場合の入出力波形を第4図a,bに示
す。ここで、ゼナーダイオードDZ1はオフ状態
(すなわち、トランジスタQ4がオン時からオフ状
態、またトランジスタQ2がオンした状態)に切
り替つた時に、メイントランジスタQ5への配線
等によつて生ずるインダクタンス分で電流の立上
りがおくれる期間に於いて、平滑リアクトルから
のエネルギーを吸収する為に入つており、通常の
時間は0.5μs以下である。
FIGS. 4a and 4b show input and output waveforms when the above-described ON and OFF operations are input as base drive signals to the optical coupling element PC1 as ON/OFF signals. Here, when the zener diode DZ1 switches to the off state (i.e., from the on state to the off state , and also the state where the transistor Q2 is on), the zener diode DZ1 is caused by the wiring to the main transistor Q5 , etc. It is inserted to absorb the energy from the smoothing reactor during the period when the rise of the current is delayed due to the inductance, and the normal time is 0.5 μs or less.

第5図は3段ダーリントントランジスタON/
OFFさせて電源電圧を変動させた時の電源入力
電流、効率の関係を示す特性図であつて、電源変
動にもかかわらず一定の出力電流が保たれてお
り、効率の変動も2%以内と少なくなつている。
Figure 5 shows 3-stage Darlington transistor ON/
This is a characteristic diagram showing the relationship between the power supply input current and efficiency when the power supply voltage is varied by turning it off.It shows that a constant output current is maintained despite power supply fluctuations, and the efficiency fluctuation is within 2%. It's getting smaller.

なお、上記実施例に於いては、可飽和トランス
T2、平滑リアクトルL1を整流ダイオードの両端
に接続した場合について説明したが、第6図に示
すように共通3イオンに入れても上記実施例と同
様の効果が期待出来るとともに、ダイオードD2
D3、トランジスタQ4,Q2が同一電位となること
から共通の放熱器が利用出来、またトランジスタ
Q4とQ2は逆の動作を行つていることから、個別
フインに比べて小さくすることが出来る。
In addition, in the above embodiment, the saturable transformer
Although we have described the case where the smoothing reactor L 1 is connected to both ends of the rectifier diode , as shown in FIG . ,
Since D 3 , transistors Q 4 and Q 2 are at the same potential, a common heatsink can be used, and the transistors
Since Q 4 and Q 2 perform opposite operations, they can be made smaller than individual fins.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、ベース電流に
含まれるリツプルがメイントランジスタが応答す
ることが出来ない高周波スイツチング状態に於い
て、ある程度のリツプルを含む値に平滑リアクト
ルの値を設定し、トランスの1次側に於いて電流
のピークを検出してオン・オフ制御を行なうこと
によつて2次側電流を定電流化すると共に、オフ
信号時に平滑リアクトルの出力端を短絡して電流
をバイパスすることにより、次のオン時に於ける
電流の立上を早くするものである。またトランス
の2次側に接続される可飽和トランスが飽和する
までの間は2次側のコンデンサに電荷を貯えて逆
バイアス用電源に使用するものであることから、
高効率でかつ高性能なトランジスタ駆動が行なえ
る等の種々の優れた効果がある。
As described above, according to the present invention, in a high frequency switching state where ripples included in the base current cannot be responded to by the main transistor, the value of the smoothing reactor is set to a value that includes some ripples, and the transformer By detecting the current peak on the primary side and performing on/off control, the secondary side current is made constant, and the output end of the smoothing reactor is short-circuited to bypass the current when the off signal is detected. This speeds up the rise of the current at the next turn-on. In addition, until the saturable transformer connected to the secondary side of the transformer is saturated, charge is stored in the secondary side capacitor and used as a reverse bias power source.
It has various excellent effects such as being able to drive transistors with high efficiency and high performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明によるトランジスタ駆動回路
の一実施例を示す回路図、第2図、第3図および
第4図は第1図に示す回路の動作を説明するため
の各部動作波形図、第5図は第1図に示す回路の
効率および入力電流特性図、第6図はこの発明に
よるトランジスタ駆動回路の他の実施例を示す回
路図、第7図は従来のトランジスタ駆動回路の一
例を示す回路図、第8図は第7図に示す回路の各
部動作波形図である。 OSCは発振器、STOPは遮断回路、COMPは
電圧比較器、T1はトランス、T2は可飽和トラン
ス、L1は平滑リアクトル、INVはインバータ回
路、Q1はスイツチングトランジスタ、Q2はオン
ベース電流通電用トランジスタ、Q3はオフベー
ス電流通電用トランジスタ、Q4は短絡トランジ
スタ、Q5はメイントランジスタ、R1,R2は抵抗、
C1〜C3はコンデンサ、D1〜D4はダイオード、
ZD1はゼナーダイオード、PC1は光結合素子。
FIG. 1 is a circuit diagram showing one embodiment of a transistor drive circuit according to the present invention, and FIGS. 2, 3, and 4 are operation waveform diagrams of each part for explaining the operation of the circuit shown in FIG. FIG. 5 is an efficiency and input current characteristic diagram of the circuit shown in FIG. 1, FIG. 6 is a circuit diagram showing another embodiment of the transistor drive circuit according to the present invention, and FIG. 7 is an example of a conventional transistor drive circuit. The circuit diagram, FIG. 8, is an operational waveform diagram of each part of the circuit shown in FIG. 7. OSC is an oscillator, STOP is a cutoff circuit, COMP is a voltage comparator, T 1 is a transformer, T 2 is a saturable transformer, L 1 is a smoothing reactor, INV is an inverter circuit, Q 1 is a switching transistor, Q 2 is an on-base Current carrying transistor, Q 3 is off-base current carrying transistor, Q 4 is short circuit transistor, Q 5 is main transistor, R 1 and R 2 are resistors,
C1 to C3 are capacitors, D1 to D4 are diodes,
ZD 1 is a zener diode, and PC1 is a photocoupler.

Claims (1)

【特許請求の範囲】 1 トランスの1次側に接続されているスイツチ
ングトランジスタを高速駆動することにより2次
側に被駆動トランジスタの動作速度よりも早い周
波数の出力電流を発生させて被駆動トランジスタ
のベース駆動電流とする、1石式フオワードスイ
ツチング方式によるトランジスタ駆動回路に於い
て、前記トランスの1次側に流れる電流のピーク
値が設定値を越えたことを検出する比較器と、こ
の比較器の出力発生時にそのサイクル内に於いて
前記スイツチングトランジスタを遮断させること
によつて前記トランスの2次側出力を定電流化す
る遮断回路と、前記トランスに於ける2次側巻線
の一端と整流回路との間に接続された可飽和トラ
ンスと、前記整流回路の出力に含まれるリツプル
を前記トランスの1次側に於け電流検出に影響を
与えない程度に減少させる平滑リアクトルと、こ
の平滑リアクトルによつて平滑化された前記整流
回路の出力をオン制御信号の供給時に被駆動トラ
ンジスタのベースに供給するオンベース電流通電
用トランジスタと、オフ制御信号の供給時に前記
平滑リアクトルの出力端を短絡してオン制御信号
の供給時に於けるベース駆動電流の立上りを早く
する短絡トランジスタと、前記可飽和トランスの
2次側に接続された逆バイアス回路と、オフ制御
信号の供給時に前記逆バイアス回路の出力を被制
御トランジスタのベースに供給するオフベース電
流通電用トランジスタとを設けたことを特徴とす
るトランジスタ駆動回路。 2 平滑リアクトルは整流回路の出力端に於ける
共通ライン側に接続することによつて、整流回路
のダイオード、オンベース電流通電用トランジス
タおよびオフベース電流通電用トランジスタの放
熱器を共通化することを特徴とする特許請求の範
囲第1項記載のトランジスタ駆動回路。
[Scope of Claims] 1. By driving the switching transistor connected to the primary side of the transformer at high speed, an output current having a frequency higher than the operating speed of the driven transistor is generated on the secondary side. In a transistor drive circuit based on a single-stone forward switching method in which the base drive current is a cutoff circuit that makes the secondary output of the transformer a constant current by cutting off the switching transistor within the cycle when an output of the comparator is generated; a saturable transformer connected between one end and a rectifier circuit; a smoothing reactor that reduces ripples included in the output of the rectifier circuit to an extent that does not affect current detection on the primary side of the transformer; an on-base current conducting transistor that supplies the output of the rectifier circuit smoothed by the smoothing reactor to the base of the driven transistor when an on control signal is supplied; and an output terminal of the smoothing reactor when an off control signal is supplied. a short-circuit transistor that shorts the base drive current to accelerate the rise of the base drive current when an on control signal is supplied, a reverse bias circuit connected to the secondary side of the saturable transformer, and a reverse bias circuit that shorts the base drive current when an on control signal is supplied; 1. A transistor drive circuit comprising: an off-base current conducting transistor that supplies the output of the circuit to the base of a controlled transistor. 2 By connecting the smoothing reactor to the common line side at the output end of the rectifier circuit, it is possible to share the heat sink of the rectifier circuit's diode, on-base current carrying transistor, and off-base current carrying transistor. A transistor drive circuit according to claim 1, characterized in that:
JP60066036A 1985-03-29 1985-03-29 transistor drive circuit Granted JPS61224722A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60066036A JPS61224722A (en) 1985-03-29 1985-03-29 transistor drive circuit
KR1019860002054A KR900005232B1 (en) 1985-03-29 1986-03-19 Transistor driving circuit
DE19863610156 DE3610156A1 (en) 1985-03-29 1986-03-26 CIRCUIT ARRANGEMENT FOR DRIVING A POWER TRANSISTOR
CA000505449A CA1270299A (en) 1985-03-29 1986-03-27 Transistor drive circuit
US06/845,257 US4709161A (en) 1985-03-29 1986-03-28 Transistor drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60066036A JPS61224722A (en) 1985-03-29 1985-03-29 transistor drive circuit

Publications (2)

Publication Number Publication Date
JPS61224722A JPS61224722A (en) 1986-10-06
JPH0324095B2 true JPH0324095B2 (en) 1991-04-02

Family

ID=13304253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60066036A Granted JPS61224722A (en) 1985-03-29 1985-03-29 transistor drive circuit

Country Status (1)

Country Link
JP (1) JPS61224722A (en)

Also Published As

Publication number Publication date
JPS61224722A (en) 1986-10-06

Similar Documents

Publication Publication Date Title
EP0257404B1 (en) Power conversion with reduced switching loss
EP0257403B1 (en) Inductor current control circuit
US6201713B1 (en) Switching power supply unit having sub-switching element and time constant circuit
JP2003224972A (en) Switching power supply
JPH07101987B2 (en) Power supply
US4514679A (en) Secondary switch controller circuit for power supply
US5406469A (en) Electronic switching power supply
US4709161A (en) Transistor drive circuit
JPS5815478A (en) Current control device in speed control device of dc motor
US4352054A (en) Method for actuating a switching transistor operating as a setting member in a DC/DC converter
WO2003043166A1 (en) Leading edge modulator for post regulation of multiple output voltage power supplies
CN219329698U (en) A half-bridge drive circuit, half-bridge converter, circuit board and electronic equipment
JP3344479B2 (en) Chopper type switching power supply
US6204644B1 (en) Switching power supply for speeding up turn-off operation of a switching element
JPH0324095B2 (en)
JP2001519999A (en) Switching voltage converter by synchronous rectification
JPS61224723A (en) transistor drive circuit
JPS6387173A (en) Power unit
JPS5937667B2 (en) voltage converter
JP3373194B2 (en) Switching power supply
JPH06189545A (en) Switching power supply
JP2828521B2 (en) Inductive load current controller
KR830001370Y1 (en) Stabilized power circuit
SU1539925A1 (en) Dc voltage converter
JPS644429B2 (en)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term