[go: up one dir, main page]

JPH0321120Y2 - - Google Patents

Info

Publication number
JPH0321120Y2
JPH0321120Y2 JP3884284U JP3884284U JPH0321120Y2 JP H0321120 Y2 JPH0321120 Y2 JP H0321120Y2 JP 3884284 U JP3884284 U JP 3884284U JP 3884284 U JP3884284 U JP 3884284U JP H0321120 Y2 JPH0321120 Y2 JP H0321120Y2
Authority
JP
Japan
Prior art keywords
signal
frequency
twin
monaural
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3884284U
Other languages
Japanese (ja)
Other versions
JPS60150900U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3884284U priority Critical patent/JPS60150900U/en
Priority to US06/711,813 priority patent/US4653096A/en
Publication of JPS60150900U publication Critical patent/JPS60150900U/en
Application granted granted Critical
Publication of JPH0321120Y2 publication Critical patent/JPH0321120Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、異なる零点周波数を持つ複数のツ
インT回路を縦列接続して、モノラル信号を疑似
的にステレオ信号に変換するモノラル‐ステレオ
変換回路に関する。
[Detailed description of the invention] [Field of industrial application] This invention is a monaural-to-stereo conversion circuit that converts a monaural signal into a pseudo-stereo signal by connecting multiple twin T circuits with different zero point frequencies in series. Regarding.

〔従来技術〕[Prior art]

異なる零点周波数を持つ複数のツインT回路を
縦列接続してモノラル信号を疑似的にステレオ信
号に変換する回路が従来より知られている。第1
図はその回路の一例を示すもので、2つのツイン
T回路T1,T2を縦列接続して、入力端子1から
モノラル信号を入力し、ツインT回路T1,T2
経由した信号H(S)を右チヤンネルの再生信号
として出力端子2に導き、引算器3において入力
信号からツインT回路T1,T2の出力信号H(S)
を引算した信号1−H(S)を左チヤンネルの再
生信号として出力端子4に導くようにしたもので
ある。
2. Description of the Related Art A circuit that pseudo-converts a monaural signal into a stereo signal by connecting a plurality of twin T circuits having different zero point frequencies in series is conventionally known. 1st
The figure shows an example of the circuit. Two twin T circuits T 1 and T 2 are connected in series, a monaural signal is input from input terminal 1, and a signal H is input via the twin T circuits T 1 and T 2 . (S) is led to the output terminal 2 as the reproduction signal of the right channel, and the subtracter 3 converts the input signal into the output signal H(S) of the twin T circuits T 1 and T 2 .
The signal 1-H(S) obtained by subtracting 1-H(S) is led to the output terminal 4 as a left channel reproduction signal.

第2図は、右チヤンネル再生信号H(S)と、
左チヤンネル再生信号1−H(S)の周波数特性
を示したもので、これらの信号H(S)、1−H
(S)は相補的な周波数特性を有している。すな
わち、周波数12付近の周波数成分は、主に左
チヤンネルから再生され、周波数1以下、周波数
2以上および周波数12間のピーク′付近の周
波数成分は、主に右チヤンネルから再生されるこ
とになる。そして、このように帯域を右チヤンネ
ルと左チヤンネルに分離して再生することによ
り、疑似的に、ステレオの臨場感が得られる。例
えば、1=150Hz、2=4.5KHzとすると、′1K
Hzとなり、バスは主に左から、ソプラノは右から
再現されるようになる。
FIG. 2 shows the right channel reproduction signal H(S),
This shows the frequency characteristics of the left channel reproduction signal 1-H (S), and these signals H (S), 1-H
(S) has complementary frequency characteristics. In other words, frequency components around frequencies 1 and 2 are mainly reproduced from the left channel, and frequencies below frequency 1 and frequencies
Frequency components above 2 and around the peak ′ between frequencies 1 and 2 are mainly reproduced from the right channel. By separating the band into the right channel and the left channel and reproducing in this way, a pseudo-stereo realistic feeling can be obtained. For example, if 1 = 150Hz, 2 = 4.5KHz, ′1K
Hz, bass is reproduced primarily from the left, and soprano is reproduced from the right.

しかしながら、第1図の回路においては、ツイ
ンT回路T1,T2を経由した出力信号H(S)は、
第2図に示すように、2つの零点間は相互に減衰
し合つて、例えば周波数12を前述の値に設定
した場合には、12dBほど低下してしまう。また、
このため入力信号から右チヤンネル信号H(S)
を引算して得られる左チヤンネル信号1−H(S)
もピーク値が0dBからずれてしまう。したがつ
て、各チヤンネル信号H(S)、1−H(S)のピ
ーク値が0dBに揃わなくなり、帯域にアンバラ
ンスが生じていた。
However, in the circuit of FIG. 1, the output signal H(S) via the twin T circuits T 1 and T 2 is
As shown in FIG. 2, the two zero points mutually attenuate each other, and for example, when frequencies 1 and 2 are set to the above-mentioned values, the frequency decreases by about 12 dB. Also,
Therefore, from the input signal to the right channel signal H(S)
Left channel signal 1-H (S) obtained by subtracting
The peak value also deviates from 0dB. Therefore, the peak values of each channel signal H(S) and 1-H(S) are no longer aligned to 0 dB, resulting in an unbalanced band.

〔考案の目的〕[Purpose of invention]

この考案は、前記従来技術の欠点を解除するこ
とを目的とするもので、ピーク値を揃えて帯域の
バランスを取るようにしたモノラル‐ステレオ変
換回路を提供しようとするものである。
The purpose of this invention is to overcome the drawbacks of the prior art, and to provide a monaural-to-stereo conversion circuit that aligns peak values and balances the band.

〔考案の構成〕[Structure of the idea]

この考案は、異なる零点周波数を持つ複数のツ
インT回路を縦列接続した場合に、零点間の周波
数特性が低下するのに対応させて零点間の外側の
周波数特性を低下させることにより、ピーク値を
揃えるようにしたものである。すなわち、低域側
については低域減衰用の抵抗器が低下させ、高域
側については高域減衰用フイルタで低下させるよ
うにしている。そして、引算をするに際して入力
信号とレベルを揃えるため、低下させた分だけ増
強(あるいは入力信号の方を低下)させるように
している。
This idea reduces the peak value by reducing the frequency characteristics outside the zero points in response to the reduction in the frequency characteristics between the zero points when multiple twin T circuits with different zero point frequencies are connected in series. This was done so that they would be aligned. That is, the low frequency side is reduced by a low frequency attenuation resistor, and the high frequency side is reduced by a high frequency attenuation filter. Then, in order to equalize the level with the input signal when subtracting, the signal is enhanced (or the input signal is lowered) by the amount of the reduction.

〔実施例〕〔Example〕

この考案の一実施例を第3図に示す。この実施
例では、第1図の従来回路と共通する部分には同
一の符号を用いている。
An embodiment of this invention is shown in FIG. In this embodiment, the same reference numerals are used for parts common to the conventional circuit shown in FIG.

第3図において、入力端子1には縦列接続され
た2つのツインT回路T1,T2が接続されている。
ツインT回路T1,T2の出力側には、抵抗器R1
と、ローパスフイルタ5が縦列接続されている。
抵抗器R1は、周波数1以下の帯域のピーク値を、
周波数12間のピーク値に低下させるものであ
る。ローパスフイルタ5は、周波数2以上の帯域
のピーク値を、周波数12間のピーク値に低下
させるものである。低域減衰用抵抗器R1とロー
パスフイルタ5を経由して得られるピーク値の揃
えられた信号は、アンプ6を介して、出力端子2
に右チヤンネル信号H(S)として導かれる。こ
こで、アンプ6は、引算に際して入力信号のレベ
ルと揃えるもので、ピーク値の低下した分だけ増
強して、レベルの低下を補償するものである。例
えば、−12dBの低下であればアンプ6は12dBの
ゲインを有するように設定する。
In FIG. 3, two twin T circuits T 1 and T 2 connected in series are connected to the input terminal 1.
A resistor R 1 is installed on the output side of the twin T circuits T 1 and T 2 .
and a low-pass filter 5 are connected in series.
Resistor R 1 sets the peak value in the band below frequency 1 ,
This reduces the frequency to the peak value between frequencies 1 and 2 . The low-pass filter 5 lowers the peak value of the frequency band higher than frequency 2 to the peak value between frequencies 1 and 2 . The signal with the peak values aligned, which is obtained via the low-frequency attenuation resistor R1 and the low-pass filter 5, is sent to the output terminal 2 via the amplifier 6.
is guided as the right channel signal H(S). Here, the amplifier 6 is used to equalize the level of the input signal during subtraction, and to compensate for the drop in level by increasing the signal by the amount of the drop in the peak value. For example, if the decrease is -12 dB, the amplifier 6 is set to have a gain of 12 dB.

引算器3は、入力端子1から入力される信号か
ら、アンプ6の出力信号H(S)を引算し、引算
した値1−H(S)を左チヤンネル信号として出
力端子2に導く。
The subtracter 3 subtracts the output signal H(S) of the amplifier 6 from the signal input from the input terminal 1, and guides the subtracted value 1-H(S) to the output terminal 2 as a left channel signal. .

ツインT回路T1,T2の構成を第4図に示す。
この回路は、抵抗とコンデンサとを図示のように
組み合せて構成され、その伝達特性は、 e0/ei=S2+1/S2+j4S+1 (S=jw/w0,w=2πf,w0=1/CR) となる。また、Qは1/4となる。
The configuration of the twin T circuits T 1 and T 2 is shown in FIG. 4.
This circuit is constructed by combining a resistor and a capacitor as shown in the figure, and its transfer characteristic is e 0 /e i =S 2 +1/S 2 +j4S+1 (S=jw/w 0 , w=2πf, w 0 = 1/CR). Further, Q is 1/4.

第3図の回路によれば、ツインT回路T1,T2
の出力は、前記従来回路の場合と同様に、2つの
零点間で低下し、1=150Hz、2=4.5KHzに設定
した場合には、第5図aに実線で示すように、
12dBほど低下し、ピーク値が揃わなくなる。と
ころが、ツインT回路T1,T2の出力は、低域減
衰用抵抗器R1を通過することにより、周波数1
以下の低域成分が減衰され、またローパスフイル
タ5を通過することにより、周波数2以上の高域
成分が減衰されるので、ローパスフイルタ5から
出力される信号は、第5図aに点線で示すよう
に、全体が−12dB減衰して、ピーク値が−12dB
に揃つたものとなる。したがつて、ローパスフイ
ルタ5の出力をアンプ6でその減衰分12dBだけ
増幅することにより、第5図bに示すように、ピ
ーク値が0dBに揃つたものとなる。また、これに
より、引算器3の出力信号のピーク値も0dBに揃
うことになり、出力端子2,4からは、第5図c
に示すように、ピーク値がすべて0dBに揃つて帯
域のバランスが取れた左右各チヤンネル信号H
(S)、1−H(S)が得られる。
According to the circuit of FIG. 3, twin T circuits T 1 , T 2
As in the case of the conventional circuit, the output decreases between the two zero points, and when setting 1 = 150 Hz and 2 = 4.5 KHz, as shown by the solid line in Figure 5a,
It drops by about 12dB and the peak values no longer align. However, the outputs of the twin T circuits T 1 and T 2 pass through the low-frequency attenuation resistor R 1 , so the frequency is reduced to 1.
The following low frequency components are attenuated, and by passing through the low pass filter 5, high frequency components of frequency 2 or higher are attenuated, so the signal output from the low pass filter 5 is shown by the dotted line in Figure 5a. As shown, the overall attenuation is -12dB, and the peak value is -12dB.
It will be aligned to . Therefore, by amplifying the output of the low-pass filter 5 by the attenuation amount of 12 dB by the amplifier 6, the peak value becomes equal to 0 dB as shown in FIG. 5b. Also, as a result, the peak value of the output signal of the subtracter 3 is also equal to 0 dB, and from the output terminals 2 and 4, the peak value of the output signal of the subtracter 3 is
As shown in the figure, the left and right channel signals H have all peak values equal to 0 dB and the bands are balanced.
(S) and 1-H(S) are obtained.

ここで、第3図の回路の実際の設計例を第6図
に示す。第6図の回路は、周波数121
150Hz、2=4.5KHzに設定した場合を示すもので、
ツインT回路T1,T2を経由した出力は2つの零
点間で12dB低下した特性が得られる。低域減衰
用抵抗Rは、この設計例で示すように、6.8kΩと
すれば、周波数1以下の帯域で 6.8KΩ/4.7KΩ×2+6.2KΩ×2+6.8KΩ=0.238≒
− 12dB減衰した特性が得られる。また、ローパス
フイルタ5は、カツトオフ周波数が約15KHzに設
定され、これにより周波数2以上の帯域でピーク
値が−12dB減衰した特性が得られる。以上によ
り、ローパスフイルタ5からは、ピーク値が−
12dBに揃つた特性が得られる。アンプ6は、ゲ
インが約2dBに設計され、ローパスフイルタ5の
出力を12dB増幅して、ピークク値を0dBにす
る。、引算器3は入力信号からアンプ6の出力を
引算して、アンプ6の出力と相補的でピーク値が
0dBの信号を出力する。
Here, an actual design example of the circuit shown in FIG. 3 is shown in FIG. The circuit in Figure 6 uses frequencies 1 and 2 as 1 =
This shows the case when set to 150Hz, 2 = 4.5KHz,
The output that has passed through the twin T circuits T 1 and T 2 has a characteristic that is reduced by 12 dB between the two zero points. If the low-frequency attenuation resistor R is 6.8kΩ as shown in this design example, then in the band below frequency 1 : 6.8KΩ / 4.7KΩ x 2 + 6.2KΩ x 2 + 6.8KΩ = 0.238≒
−12dB attenuated characteristics are obtained. Further, the cut-off frequency of the low-pass filter 5 is set to approximately 15 KHz, thereby obtaining a characteristic in which the peak value is attenuated by -12 dB in the band of frequency 2 or higher. As a result of the above, the peak value from the low-pass filter 5 is -
Characteristics that are uniform at 12dB can be obtained. The amplifier 6 is designed to have a gain of about 2 dB, and amplifies the output of the low-pass filter 5 by 12 dB, making the peak value 0 dB. , the subtracter 3 subtracts the output of the amplifier 6 from the input signal, and the peak value is complementary to the output of the amplifier 6.
Outputs a 0dB signal.

第7図は、第6図の回路で得られる左右チヤン
ネル信号H(S)、1−H(S)の周波数特性を示
したものである。
FIG. 7 shows the frequency characteristics of the left and right channel signals H(S) and 1-H(S) obtained by the circuit of FIG. 6.

〔実施例〕〔Example〕

前記実施例ではツインT回路を2個設けた場合
について示したが、3個以上設けた場合について
も本考案を適用することができる。
In the above embodiment, the case where two twin T circuits are provided is shown, but the present invention can also be applied to a case where three or more twin T circuits are provided.

前記実施例では、アンプ6をローパスフイルタ
5の出力側に設けて、その信号を例えば12dB増
強させるようにしたが、アンプ6は引算に際して
入力信号と信号H(S)のレベルを揃えるための
ものであるから、この位置に設ける代わりに引算
器3の入力信号入力側に設けて、入力信号を例え
ば12dB減衰させるようにしてもよい。
In the embodiment described above, the amplifier 6 is provided on the output side of the low-pass filter 5 to amplify the signal by, for example, 12 dB. Therefore, instead of providing it at this position, it may be provided on the input signal input side of the subtracter 3 to attenuate the input signal by, for example, 12 dB.

〔考案の効果〕[Effect of idea]

以上説明したように、この考案によれば、異な
る零点周波数を持つ複数のツインT回路を縦列接
続したモノラル‐ステレオ変換回路において、零
点間の周波数特性が減衰するのに対応させて、そ
の前後の周波数特性を減衰させるようにして一方
のチヤンネルの信号についてピーク値を揃え、更
にその信号のレベルと入力信号のレベルとをアン
プで揃えて引算を行なうようにしたので、ピーク
値が全て揃つた特性が得られ、良好な帯域のバラ
ンスを得ることができる。
As explained above, according to this invention, in a monaural-to-stereo conversion circuit in which a plurality of twin T circuits having different zero point frequencies are connected in series, in response to the attenuation of the frequency characteristics between the zero points, By attenuating the frequency characteristics, the peak values of the signals of one channel are aligned, and the level of that signal and the level of the input signal are aligned with the amplifier and subtraction is performed, so that all the peak values are aligned. characteristics, and a good band balance can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のモノラル‐ステレオ変換回路を
示す回路図、第2図は第1図の回路による出力信
号の周波数特性を示す線図、第3図は、この考案
の一実施例を示す線図、第4図はツインTの構成
を示す回路図、第5図は第3図の回路の動作説明
図、第6図は第3図の回路の実際の設計例を示す
回路図、第7図は第6図の回路による出力信号の
周波数特性を示す回路図である。 1……入力端子、2……右チヤンネル出力端
子、3……引算器、4……左チヤンネル出力端
子、5……ローパスフイルタ、6……アンプ、
T1,T2……ツインT、R1……低域減衰用抵抗
器。
Figure 1 is a circuit diagram showing a conventional monaural-to-stereo conversion circuit, Figure 2 is a diagram showing the frequency characteristics of the output signal from the circuit in Figure 1, and Figure 3 is a diagram showing an embodiment of this invention. Figure 4 is a circuit diagram showing the configuration of the twin T, Figure 5 is an explanatory diagram of the operation of the circuit in Figure 3, Figure 6 is a circuit diagram showing an actual design example of the circuit in Figure 3, and Figure 7 is a circuit diagram showing the configuration of the twin T. This figure is a circuit diagram showing the frequency characteristics of the output signal by the circuit of FIG. 6. 1...Input terminal, 2...Right channel output terminal, 3...Subtractor, 4...Left channel output terminal, 5...Low pass filter, 6...Amplifier,
T 1 , T 2 ... Twin T, R 1 ... Low frequency attenuation resistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 零点周波数の異なる複数のツインT回路を縦列
接続してモノラル信号を入力し、その出力をステ
レオの一方のチヤンネルの信号として出力し、引
算器にて前記モノラル信号から前記一方のチヤン
ネルの信号を引算した出力をステレオの他方のチ
ヤンネルの信号として出力するモノラル‐ステレ
オ変換回路において、前記縦列接続したツインT
回路の出力側に低域減衰用抵抗器と高域減衰用フ
イルタとを介装して、当該縦列接続したツインT
回路の出力信号における周波数‐レベル特性の零
点周波数で区切られる各周波数帯域のレベルピー
ク値を揃えると共に、このレベルピーク値が揃え
られた信号のレベルと前記モノラル信号のレベル
とをアンプで揃えて前記引算器に入力するように
したことを特徴とするモノラル‐ステレオ変換回
路。
A plurality of twin T circuits with different zero point frequencies are connected in series, a monaural signal is inputted, the output is outputted as a signal of one stereo channel, and a subtracter extracts the signal of the one channel from the monaural signal. In a monaural-to-stereo conversion circuit that outputs the subtracted output as a signal of the other stereo channel, the cascade-connected twin T
A low-frequency attenuation resistor and a high-frequency attenuation filter are interposed on the output side of the circuit, and the cascade-connected twin T
The level peak values of each frequency band divided by the zero point frequency of the frequency-level characteristic in the output signal of the circuit are made equal, and the level of the signal with the equal level peak values and the level of the monaural signal are made equal with the level of the monaural signal. A monaural-to-stereo conversion circuit characterized in that input is input to a subtracter.
JP3884284U 1984-03-16 1984-03-16 Mono-stereo conversion circuit Granted JPS60150900U (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3884284U JPS60150900U (en) 1984-03-16 1984-03-16 Mono-stereo conversion circuit
US06/711,813 US4653096A (en) 1984-03-16 1985-03-14 Device for forming a simulated stereophonic sound field

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3884284U JPS60150900U (en) 1984-03-16 1984-03-16 Mono-stereo conversion circuit

Publications (2)

Publication Number Publication Date
JPS60150900U JPS60150900U (en) 1985-10-07
JPH0321120Y2 true JPH0321120Y2 (en) 1991-05-08

Family

ID=30546222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3884284U Granted JPS60150900U (en) 1984-03-16 1984-03-16 Mono-stereo conversion circuit

Country Status (1)

Country Link
JP (1) JPS60150900U (en)

Also Published As

Publication number Publication date
JPS60150900U (en) 1985-10-07

Similar Documents

Publication Publication Date Title
US4408095A (en) Acoustic apparatus
US5018205A (en) Automatic sound level compensator for a sound reproduction device mounted in a vehicle
US5892833A (en) Gain and equalization system and method
US5970153A (en) Stereo spatial enhancement system
US5748754A (en) Sound system gain and equalization circuit
JPS6128162B2 (en)
US4653096A (en) Device for forming a simulated stereophonic sound field
US5305388A (en) Bass compensation circuit for use in sound reproduction device
US4074204A (en) Equalizing amplifier
US4496859A (en) Notch filter system
US5805716A (en) Sound system gain and equalization circuit
KR0163436B1 (en) Acoustic circuit
US3566294A (en) Sound effect amplifier
JPH0321120Y2 (en)
US4459554A (en) Equalization amplifier
JPS62277807A (en) Method and circuit arrangement for improving radio frequencyreproducibility of low sound amplifier
JPH04249484A (en) Audio circuit for television receiver
US2845490A (en) Rumble eliminator
US4271398A (en) Tone control device
US3394235A (en) Stereo amplification system for rumble reduction
US3911370A (en) Audio frequency amplitude compensator
JP2946884B2 (en) Low frequency response correction circuit
US4347404A (en) Control device for an automotive vehicle FM radio
JPH0245385B2 (en)
JPS6324714Y2 (en)