JPH03201818A - 比較回路 - Google Patents
比較回路Info
- Publication number
- JPH03201818A JPH03201818A JP1344084A JP34408489A JPH03201818A JP H03201818 A JPH03201818 A JP H03201818A JP 1344084 A JP1344084 A JP 1344084A JP 34408489 A JP34408489 A JP 34408489A JP H03201818 A JPH03201818 A JP H03201818A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- constant current
- input terminal
- constant
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
比較回路に関し、
検出レベルに応じたヒステリシスを設定でき、微小信号
でも比較判定処理を行って性能向上を図ることのできる
比較回路を提供することを目的とし、 一方の入力端子に入力信号が供給され、他方の入力端子
に比較判定のための基準電圧が供給され、該入力信号を
基準電圧と比較し、比較結果に基づいて２値信号を出力
する比較器と、第１．２の一定電流を供給する電流供給
手段と、第１の一定電流および抵抗により前記基準電圧
を発生して比較器に供給する基準電圧発生手段とを備え
、前記比較器の一方の入力端子に第１．２の抵抗を直列
接続するとともに、比較器の出力に応じてオン・オフす
るスイッチング手段を設け、前記第２の一定電流を所定
の逆流阻止手段を介して第１．２の抵抗の中点に供給す
るとともに、前記スイッチング手段に供給し、スイッチ
ング手段がオンしているとき、第２の一定電流を該スイ
ッチング手段を通して流すことにより、比較器の一方の
入力端子には入力信号をそのまま供給するとともに、他
方の入力端子には基準電圧発生手段からの基準電圧をそ
のまま供給し、スイッチング手段がオフすると、第２の
一定電流を所定の逆流阻止手段を介して第１．２の抵抗
の中点に供給することにより、該第２の一定電流が第１
の抵抗を流れることによって生ずる電圧降下分を入力信
号に重畳して比較器の一方の入力端子に加え、該電圧降
下分により比較器の判定処理にヒステリシスを持たせる
ように構成する。
でも比較判定処理を行って性能向上を図ることのできる
比較回路を提供することを目的とし、 一方の入力端子に入力信号が供給され、他方の入力端子
に比較判定のための基準電圧が供給され、該入力信号を
基準電圧と比較し、比較結果に基づいて２値信号を出力
する比較器と、第１．２の一定電流を供給する電流供給
手段と、第１の一定電流および抵抗により前記基準電圧
を発生して比較器に供給する基準電圧発生手段とを備え
、前記比較器の一方の入力端子に第１．２の抵抗を直列
接続するとともに、比較器の出力に応じてオン・オフす
るスイッチング手段を設け、前記第２の一定電流を所定
の逆流阻止手段を介して第１．２の抵抗の中点に供給す
るとともに、前記スイッチング手段に供給し、スイッチ
ング手段がオンしているとき、第２の一定電流を該スイ
ッチング手段を通して流すことにより、比較器の一方の
入力端子には入力信号をそのまま供給するとともに、他
方の入力端子には基準電圧発生手段からの基準電圧をそ
のまま供給し、スイッチング手段がオフすると、第２の
一定電流を所定の逆流阻止手段を介して第１．２の抵抗
の中点に供給することにより、該第２の一定電流が第１
の抵抗を流れることによって生ずる電圧降下分を入力信
号に重畳して比較器の一方の入力端子に加え、該電圧降
下分により比較器の判定処理にヒステリシスを持たせる
ように構成する。
本発明は、比較回路に係り、詳しくは、−検出レヘル可
変機能’ｔｃ 待ったヒステリシスコンパレータと称さ
れる比較回路に関する。
変機能’ｔｃ 待ったヒステリシスコンパレータと称さ
れる比較回路に関する。
近年の半導体集積回路には多機能化が要求されており、
コンパレータについても検出レベル可変機能であるヒス
テリシスを有するものが開発されている。コンパレータ
は各種の産業分野で使用されており、ヒステリシスの幅
も適切に変えられることが要求されている。
コンパレータについても検出レベル可変機能であるヒス
テリシスを有するものが開発されている。コンパレータ
は各種の産業分野で使用されており、ヒステリシスの幅
も適切に変えられることが要求されている。
ヒステリシスを有する従来の比較回路としては、例えば
第２図に示すようなものが知られている。
第２図に示すようなものが知られている。
同図において、１はオペアンプであり、オペアンプ１は
抵抗２．３とともに増幅器４を構成し、入力信号を増幅
してヒステリシスコンパレータ５の一方の入力端子に出
力する（出力信号はＶａ ）。
抵抗２．３とともに増幅器４を構成し、入力信号を増幅
してヒステリシスコンパレータ５の一方の入力端子に出
力する（出力信号はＶａ ）。
入力信号としては、例えばロボット等のセンサの検出信
号が用いられる。６は基準電源（電位はＶＲＥＦ ）で
あり、この基準電源６はオペアンプ１に対して基準電位
Ｖ ＲＥＦを与えるとともに、ヒステリシスコンパレー
タ５に対する基準電位の一部を与える。ヒステリシスコ
ンパレータ５の基準電位は定電流源７、可変抵抗８およ
び基準電源６によって与えられ、定電流源７の電流をＩ
Ｉ、可変抵抗８の抵抗値をＲｖとすると、第３図に示す
ようにＶ ＲＥＦに １、ＸＲｖ なる電圧を加えたものが、比較のための検出レベルとし
て与えられる。ヒステリシスコンパレータ５は第４図に
示すように入力される信号Ｖｉｎを基準値Ｖｒと比較し
て“Ｈ″又はＬ”となる２値信号Ｖｏを出力するが、こ
のときΔＶなる幅のヒステリシスを有して比較判定を行
い、これにより基準値Ｖｒ付近にノイズ成分が含まれて
いても適切にその影響を除去して精度の高い判定を行う
。
号が用いられる。６は基準電源（電位はＶＲＥＦ ）で
あり、この基準電源６はオペアンプ１に対して基準電位
Ｖ ＲＥＦを与えるとともに、ヒステリシスコンパレー
タ５に対する基準電位の一部を与える。ヒステリシスコ
ンパレータ５の基準電位は定電流源７、可変抵抗８およ
び基準電源６によって与えられ、定電流源７の電流をＩ
Ｉ、可変抵抗８の抵抗値をＲｖとすると、第３図に示す
ようにＶ ＲＥＦに １、ＸＲｖ なる電圧を加えたものが、比較のための検出レベルとし
て与えられる。ヒステリシスコンパレータ５は第４図に
示すように入力される信号Ｖｉｎを基準値Ｖｒと比較し
て“Ｈ″又はＬ”となる２値信号Ｖｏを出力するが、こ
のときΔＶなる幅のヒステリシスを有して比較判定を行
い、これにより基準値Ｖｒ付近にノイズ成分が含まれて
いても適切にその影響を除去して精度の高い判定を行う
。
（発明が解決しようとする課題〕
しかしながら、このような従来の比較回路にあっては、
定電流源７と可変抵抗８によって比較判定のための検出
レベルを変えることができるものの、ヒステリシスの幅
は一定である構成となっていたため、センサからの入力
信号がヒステリシスの範囲より小さくなったような場合
（例えば、微小信号の場合）に、比較判定処理ができず
性能が低下するという問題点があった。
定電流源７と可変抵抗８によって比較判定のための検出
レベルを変えることができるものの、ヒステリシスの幅
は一定である構成となっていたため、センサからの入力
信号がヒステリシスの範囲より小さくなったような場合
（例えば、微小信号の場合）に、比較判定処理ができず
性能が低下するという問題点があった。
そこで本発明は、検出レベルに応じたヒステリシスを設
定でき、微小信号でも比較判定処理を行って性能向上を
図ることのできる比較回路を提供することを目的として
いる。
定でき、微小信号でも比較判定処理を行って性能向上を
図ることのできる比較回路を提供することを目的として
いる。
本発明による比較回路は上記目的達成のため、一方の入
力端子に入力信号が供給され、他方の入力端子に比較判
定のための基準電圧が供給され、該入力信号を基準電圧
と比較し、比較結果に基づいて２値信号を出力する比較
器と、第１．２の一定電流を供給する電流供給手段と、
第１の一定電流および抵抗により前記基準電圧を発生し
て比較器に供給する基準電圧発生手段とを備え、前記比
較器の一方の入力端子に第１．２の抵抗を直列接続する
とともに、比較器の出力に応じてオン・オフするスイッ
チング手段を設け、前記第２の一定電流を所定の逆流阻
止手段を介して第１．２の抵抗の中点に供給するととも
に、前記スイッチング手段に供給し、スイッチング手段
がオンしているとき、第２の一定電流を該スイッチング
手段を通して流すことにより、比較器の一方の入力端子
には入力信号をそのまま供給するとともに、他方の入力
端子には基準電圧発生手段からの基準電圧をそのまま供
給し、スイッチング手段がオフすると、第２の一定電流
を所定の逆流阻止手段を介して第１．２の抵抗の中点に
供給することにより、該第２の一定電流が第１の抵抗を
流れることによって生ずる電圧降下分を入力信号に重畳
して比較器の一方の入力端子に加え、該電圧降下分によ
り比較器の判定処理にヒステリシスを持たせるように構
成している。
力端子に入力信号が供給され、他方の入力端子に比較判
定のための基準電圧が供給され、該入力信号を基準電圧
と比較し、比較結果に基づいて２値信号を出力する比較
器と、第１．２の一定電流を供給する電流供給手段と、
第１の一定電流および抵抗により前記基準電圧を発生し
て比較器に供給する基準電圧発生手段とを備え、前記比
較器の一方の入力端子に第１．２の抵抗を直列接続する
とともに、比較器の出力に応じてオン・オフするスイッ
チング手段を設け、前記第２の一定電流を所定の逆流阻
止手段を介して第１．２の抵抗の中点に供給するととも
に、前記スイッチング手段に供給し、スイッチング手段
がオンしているとき、第２の一定電流を該スイッチング
手段を通して流すことにより、比較器の一方の入力端子
には入力信号をそのまま供給するとともに、他方の入力
端子には基準電圧発生手段からの基準電圧をそのまま供
給し、スイッチング手段がオフすると、第２の一定電流
を所定の逆流阻止手段を介して第１．２の抵抗の中点に
供給することにより、該第２の一定電流が第１の抵抗を
流れることによって生ずる電圧降下分を入力信号に重畳
して比較器の一方の入力端子に加え、該電圧降下分によ
り比較器の判定処理にヒステリシスを持たせるように構
成している。
また、前記電流供給手段は、カレントミラーを構成する
３つのトランジスタを有し、一定電圧をオペアンプによ
る負帰還をかけてある一定電流に変換し、この一定電流
をある１つのトランジスタに流し、これに応じてカレン
トミラーを構成する他の２つのトランジスタに前記第１
．２の一定電流を発生させるとともに、前記一定電圧を
変えることにより、ある１つのトランジスタに流す一定
電流の大きさを変えて、前記第１．２の一定電流の大き
さを可変できるように構成されていることを特徴として
いる。
３つのトランジスタを有し、一定電圧をオペアンプによ
る負帰還をかけてある一定電流に変換し、この一定電流
をある１つのトランジスタに流し、これに応じてカレン
トミラーを構成する他の２つのトランジスタに前記第１
．２の一定電流を発生させるとともに、前記一定電圧を
変えることにより、ある１つのトランジスタに流す一定
電流の大きさを変えて、前記第１．２の一定電流の大き
さを可変できるように構成されていることを特徴として
いる。
本発明では、比較器の出力が“Ｈ”から“Ｌ”に変化し
ようとするとき、スイッチング手段がオンし、第２の一
定電流は該スイッチング手段を通して流れ、比較器の一
方の入力端子には入力信号がそのまま供給されるととも
に、他方の入力端子には基準電圧発生手段からの基準電
圧がそのまま供給されて通常通りの比較判定処理が行わ
れる。
ようとするとき、スイッチング手段がオンし、第２の一
定電流は該スイッチング手段を通して流れ、比較器の一
方の入力端子には入力信号がそのまま供給されるととも
に、他方の入力端子には基準電圧発生手段からの基準電
圧がそのまま供給されて通常通りの比較判定処理が行わ
れる。
これにより、比較器の出力が“Ｈ”から“Ｌ”に変化す
る。
る。
一方、比較器の出力が“Ｌ”から“Ｈ”に変化しようと
するときは、スイッチング手段がオフし、第２の一定電
流が所定の逆流阻止手段を介して第１．２の抵抗の中点
に供給されるとともに、該第２の一定電流が第１の抵抗
を流れることによって生ずる電圧降下分が入力信号に重
畳して比較器の一方の入力端子に加えられる。このため
、基準電圧は変わらないが、入力信号を該電圧降下分だ
け下げなければ、比較器の判定出力が変わらず、これは
、該電圧降下分により比較器の判定処理にヒステリシス
を持たせたことに相当する。しかも、該電圧降下分は第
２の一定電流の大きさによって変わり、検出レベルは第
１の一定電流の大きさによって変わるから、両電流間に
ある関連を持たせておけば、検出レベルに応じてヒステ
リシスの幅を可変できる。
するときは、スイッチング手段がオフし、第２の一定電
流が所定の逆流阻止手段を介して第１．２の抵抗の中点
に供給されるとともに、該第２の一定電流が第１の抵抗
を流れることによって生ずる電圧降下分が入力信号に重
畳して比較器の一方の入力端子に加えられる。このため
、基準電圧は変わらないが、入力信号を該電圧降下分だ
け下げなければ、比較器の判定出力が変わらず、これは
、該電圧降下分により比較器の判定処理にヒステリシス
を持たせたことに相当する。しかも、該電圧降下分は第
２の一定電流の大きさによって変わり、検出レベルは第
１の一定電流の大きさによって変わるから、両電流間に
ある関連を持たせておけば、検出レベルに応じてヒステ
リシスの幅を可変できる。
したがって、検出レベルに応じたヒステリシスを設定で
き、微小信号でも比較判定処理を行って性能が向上する
。
き、微小信号でも比較判定処理を行って性能が向上する
。
以下、本発明を図面に基づいて説明する。
第１図は本発明に係る比較回路の一実施例を示す図であ
る。本実施例の説明に当たり、従来例と同一構成部分に
は同一符号を付して重複説明を省略する。
る。本実施例の説明に当たり、従来例と同一構成部分に
は同一符号を付して重複説明を省略する。
第１図は本回路の回路図であり、この図において、１１
はコンパレータであり、コンパレータ１１はヒステリシ
スを持っていない通常のタイプが使用される。コンパレ
ータ１１の一方の入力端子には抵抗１２．１３（第１．
２の抵抗に相当）を介して増幅器４の出力信号■、が供
給され、他方の入力端子には比較判定のための基準電圧
ＶＲが供給され、コンパレータ１１は一方の入力端子に
供給される信号Ｖ、を基準電圧ＶＲと比較し、比較結果
に基づいて“Ｈ”又は“Ｌ Ｉ＋となる２値信号を出力
する。
はコンパレータであり、コンパレータ１１はヒステリシ
スを持っていない通常のタイプが使用される。コンパレ
ータ１１の一方の入力端子には抵抗１２．１３（第１．
２の抵抗に相当）を介して増幅器４の出力信号■、が供
給され、他方の入力端子には比較判定のための基準電圧
ＶＲが供給され、コンパレータ１１は一方の入力端子に
供給される信号Ｖ、を基準電圧ＶＲと比較し、比較結果
に基づいて“Ｈ”又は“Ｌ Ｉ＋となる２値信号を出力
する。
基、準電圧■８は第１の一定電流１１、抵抗１４および
従来例と同様の基準電源６によって与えられ、抵抗１４
の抵抗値をＲｖとすると、Ｖ ＲＥＦに１ＸＲＶ なる電圧を加えたものが、比較のための検出レベルとし
て与えられる。抵抗１４および基準電源６は第１の一定
電流１１を流すことにより、基準電圧ＶＲを発生する基
準電圧発生手段１５を構成する。
従来例と同様の基準電源６によって与えられ、抵抗１４
の抵抗値をＲｖとすると、Ｖ ＲＥＦに１ＸＲＶ なる電圧を加えたものが、比較のための検出レベルとし
て与えられる。抵抗１４および基準電源６は第１の一定
電流１１を流すことにより、基準電圧ＶＲを発生する基
準電圧発生手段１５を構成する。
第１の一定電流Ｉ１は電流供給手段１６によって供給さ
れており、電流供給手段１６はカレントミラーを構成す
るトランジスタ２１〜２３および電圧・電流変換回路２
４によって構成されている。電圧・電流変換回路２４は
定電流源２５、可変抵抗２６、オペアンプ２７、トラン
ジスタ２８および抵抗２９により構成され、オペアンプ
２７による負帰還をかけてトランジスタ２８の作動を制
御し、Ｅ点の電圧■６に応じて一定電流Ｉ３を発生させ
、カレントミラーを構成するトランジスタ２１に電流■
３を流す。カレントミラーを構成する他のトランジスタ
２２．２３はトランジスタ２１に流れる電流Ｉ、に応じ
て第１、第２の一定電流１．．１２をそれぞれ発生して
コンパレータ１１に供給する。なお、一定電流Ｉ３の大
きさはＥ点の電圧に応じて変えることができ、これは可
変抵抗２６の値を調整して行われ、結局、可変抵抗２６
の値を変えることにより、第１、第２の一定電流Ｉ、、
Ｉ、の大きさを変えることができる。また、第１、第２
の一定電流１．．１．の大きさの比率は各トランジスタ
２２．２３のサイズ等によって決まる。
れており、電流供給手段１６はカレントミラーを構成す
るトランジスタ２１〜２３および電圧・電流変換回路２
４によって構成されている。電圧・電流変換回路２４は
定電流源２５、可変抵抗２６、オペアンプ２７、トラン
ジスタ２８および抵抗２９により構成され、オペアンプ
２７による負帰還をかけてトランジスタ２８の作動を制
御し、Ｅ点の電圧■６に応じて一定電流Ｉ３を発生させ
、カレントミラーを構成するトランジスタ２１に電流■
３を流す。カレントミラーを構成する他のトランジスタ
２２．２３はトランジスタ２１に流れる電流Ｉ、に応じ
て第１、第２の一定電流１．．１２をそれぞれ発生して
コンパレータ１１に供給する。なお、一定電流Ｉ３の大
きさはＥ点の電圧に応じて変えることができ、これは可
変抵抗２６の値を調整して行われ、結局、可変抵抗２６
の値を変えることにより、第１、第２の一定電流Ｉ、、
Ｉ、の大きさを変えることができる。また、第１、第２
の一定電流１．．１．の大きさの比率は各トランジスタ
２２．２３のサイズ等によって決まる。
抵抗１２．１３は直列接続されてオペアンプ１とコンパ
レータ１１の間に配置されており、抵抗１２．１３の中
点にはダイオード（逆流阻止手段に相当）３０を介して
第２の一定電流Ｉ２が供給されるとともに（中点の電位
をＶｃとする）、該第２の一定電流Ｉ２はトランジスタ
３１のコレクタに供給される。
レータ１１の間に配置されており、抵抗１２．１３の中
点にはダイオード（逆流阻止手段に相当）３０を介して
第２の一定電流Ｉ２が供給されるとともに（中点の電位
をＶｃとする）、該第２の一定電流Ｉ２はトランジスタ
３１のコレクタに供給される。
トランジスタ３１はスインチング手段としての機能を有
し、そのベースにはコンパレータ１１の出力が供給され
る。そして、トランジスタ３１はコンパレータ１１の出
力（Ｈ”又はＬ″′）に応じてオン・オフし、第２の一
定電流Ｉ２の通過を許容あるいは阻止する。
し、そのベースにはコンパレータ１１の出力が供給され
る。そして、トランジスタ３１はコンパレータ１１の出
力（Ｈ”又はＬ″′）に応じてオン・オフし、第２の一
定電流Ｉ２の通過を許容あるいは阻止する。
次に、作用を説明する。
コンパレータ１１の出力がＨ″から”Ｌ″に変化しよう
とするとき、“Ｈ”信号がベースに加えられてトランジ
スタ３１がオンしており、第２の一定電流Ｉ２はトラン
ジスタ３１を通して流れる。このとき、ダイオード３０
があるため、抵抗１２．１３の中点から電流がトランジ
スタ３１側に逆に流れることはない。したがって、コン
パレータ１１の一方の入力端子には増幅器４からの信号
がそのまま供給されるとともに、他方の入力端子には基
準電圧発生手段１５によって設定された基準電圧（ＶＲ
ＥＦ＋Ｉ＋ＸＲｖ）がそのまま供給されて通常通りの比
較判定処理が行われ、コンパレータ１１の出力が“Ｈ”
から“Ｌ”に変化する。
とするとき、“Ｈ”信号がベースに加えられてトランジ
スタ３１がオンしており、第２の一定電流Ｉ２はトラン
ジスタ３１を通して流れる。このとき、ダイオード３０
があるため、抵抗１２．１３の中点から電流がトランジ
スタ３１側に逆に流れることはない。したがって、コン
パレータ１１の一方の入力端子には増幅器４からの信号
がそのまま供給されるとともに、他方の入力端子には基
準電圧発生手段１５によって設定された基準電圧（ＶＲ
ＥＦ＋Ｉ＋ＸＲｖ）がそのまま供給されて通常通りの比
較判定処理が行われ、コンパレータ１１の出力が“Ｈ”
から“Ｌ”に変化する。
一方、コンパレータ１１の出力が”Ｌ”からＨ′に変化
しようとするときは、”Ｌ”信号がベースに加えられる
ため、トランジスタ３１がオフしており、第２の一定電
流Ｉ２はダイオード３０を介して抵抗１２．１３の中点
に供給され、その後増幅器４に流れる。このとき、第２
の一定電流Ｉ２が抵抗１２を流れることによって生ずる
電圧降下分が信号Ｖ。
しようとするときは、”Ｌ”信号がベースに加えられる
ため、トランジスタ３１がオフしており、第２の一定電
流Ｉ２はダイオード３０を介して抵抗１２．１３の中点
に供給され、その後増幅器４に流れる。このとき、第２
の一定電流Ｉ２が抵抗１２を流れることによって生ずる
電圧降下分が信号Ｖ。
に重畳してコンパレータ１１の一方の入力端子に加えら
れる。
れる。
ここで、抵抗１２の値をＲＡとすると、上記電圧降下分
は ＲＡＸＩＺ となり、抵抗１２．１３の中点の電圧ｖｃは（ＲＡＸＩ
Ｚ）だけ信号ＶＡより上昇している。このため、検出レ
ベルである基準電圧（ＶＩＩＥＦ ＋ ＩＩ ｘＲｖ
）は変わらないが、一方の入力端子に供給される信号
Ｖ、は上記電圧降下分（ＲＡＸＩＺ）だけ下がらなけれ
ば、コンパレータ１１の判定出力が変わらない。したが
って、この電圧降下分（ＲＡＸＩＺ）がヒステリシスと
なり、コンパレータ１１の判定処理はヒステリシスを持
って行われ、その出力が“Ｌ”から“Ｈ”に変化する。
は ＲＡＸＩＺ となり、抵抗１２．１３の中点の電圧ｖｃは（ＲＡＸＩ
Ｚ）だけ信号ＶＡより上昇している。このため、検出レ
ベルである基準電圧（ＶＩＩＥＦ ＋ ＩＩ ｘＲｖ
）は変わらないが、一方の入力端子に供給される信号
Ｖ、は上記電圧降下分（ＲＡＸＩＺ）だけ下がらなけれ
ば、コンパレータ１１の判定出力が変わらない。したが
って、この電圧降下分（ＲＡＸＩＺ）がヒステリシスと
なり、コンパレータ１１の判定処理はヒステリシスを持
って行われ、その出力が“Ｌ”から“Ｈ”に変化する。
この場合、電圧降下分（ＲＡＸＩＺ）は第２の一定電流
Ｉ２の大きさによって変わり、検出レベルは第１の一定
電流１１の大きさによって変わるから、両電流間にある
関連を持たせておけば、検出レベルに応じてヒステリシ
スの幅を可変できる。
Ｉ２の大きさによって変わり、検出レベルは第１の一定
電流１１の大きさによって変わるから、両電流間にある
関連を持たせておけば、検出レベルに応じてヒステリシ
スの幅を可変できる。
次に、この関係について説明する。
第１、第２の一定電流１．．１．は電流供給手段１６に
おける一定電流１．３の大きさを変えて調整可能であり
、これは可変抵抗２６の値を調整して行われる。したが
って、可変抵抗２６の値を変えることにより、第１、第
２の一定電流１．、Ｉｆの大きさが変えられる。いま、
抵抗２９の値をＲｅとすると、 ｌ３＝ＶＥ／ＲＣ で表され、ＶＲ＝ＶＲＥＦ ＋ ＩＩ ＸＲｙの関係
よりＲ６とＲｖの比をＶＥと■□の比に置き換えること
ができ、これは検出レベルに応じたヒステリシスを容易
に設定できることを意味している。
おける一定電流１．３の大きさを変えて調整可能であり
、これは可変抵抗２６の値を調整して行われる。したが
って、可変抵抗２６の値を変えることにより、第１、第
２の一定電流１．、Ｉｆの大きさが変えられる。いま、
抵抗２９の値をＲｅとすると、 ｌ３＝ＶＥ／ＲＣ で表され、ＶＲ＝ＶＲＥＦ ＋ ＩＩ ＸＲｙの関係
よりＲ６とＲｖの比をＶＥと■□の比に置き換えること
ができ、これは検出レベルに応じたヒステリシスを容易
に設定できることを意味している。
したがって、検出レベルに応じたヒステリシスが自動的
に設定されることとなり、微小信号でもヒステリシスを
持って比較判定処理を行うことができ、ヒステリシスコ
ンパレータとしての性能を向上させることができる。
に設定されることとなり、微小信号でもヒステリシスを
持って比較判定処理を行うことができ、ヒステリシスコ
ンパレータとしての性能を向上させることができる。
なお、本実施例では比較回路自体をＩＣ化したとき、ヒ
ステリシスの設定のためには抵抗２６の値を調整するた
めの１つの端子を外部に出せばよく、ＩＣの端子数を極
力少なくすることができる。これに対して、従来例の回
路では可変抵抗８の両端子を外部に出す必要があり、Ｉ
Ｃの端子数が多くなるという欠点がある。
ステリシスの設定のためには抵抗２６の値を調整するた
めの１つの端子を外部に出せばよく、ＩＣの端子数を極
力少なくすることができる。これに対して、従来例の回
路では可変抵抗８の両端子を外部に出す必要があり、Ｉ
Ｃの端子数が多くなるという欠点がある。
本発明によれば、検出レベルに応じたヒステリシスを容
易に設定することができ、微小信号でも比較判定処理を
行って性能向上を図ることができる。
易に設定することができ、微小信号でも比較判定処理を
行って性能向上を図ることができる。
第１図は本発明に係る比較回路の一実施例を示す回路図
、 第２〜４図は従来の比較回路を示す図であり、第２図は
その回路図、 第３図はその比較処理を説明する波形図、第４図はその
ヒステリシスを説明する図である。 ４・・・・・・増幅器、 ６・・・・・・基準電源、 １１・・・・・・コンパレータ、 １２．１３・・・・・・抵抗（第１、第２の抵抗）、１
４．２９・・・・・・抵抗、 １５・・・・・・基準電圧発生手段、 １６・・・・・・電流供給手段、 ２１〜２３．２８・・・・・・トランジスタ、２４・・
・・・・電圧・電流変換回路、２５・・・・・・定電流
源、 ２６・・・・・・可変抵抗 ３０・・・・・・ダイオード（逆流阻止手段）、３１・
・・・・・トランジスタ（スイッチ手段）。 １．２７・・・・・・オペアンプ、 ２．３・・・・・・抵抗、 従来例の比較処理を説明する波形図 第３図 従来例のヒステリシスを説明する図 第４図
、 第２〜４図は従来の比較回路を示す図であり、第２図は
その回路図、 第３図はその比較処理を説明する波形図、第４図はその
ヒステリシスを説明する図である。 ４・・・・・・増幅器、 ６・・・・・・基準電源、 １１・・・・・・コンパレータ、 １２．１３・・・・・・抵抗（第１、第２の抵抗）、１
４．２９・・・・・・抵抗、 １５・・・・・・基準電圧発生手段、 １６・・・・・・電流供給手段、 ２１〜２３．２８・・・・・・トランジスタ、２４・・
・・・・電圧・電流変換回路、２５・・・・・・定電流
源、 ２６・・・・・・可変抵抗 ３０・・・・・・ダイオード（逆流阻止手段）、３１・
・・・・・トランジスタ（スイッチ手段）。 １．２７・・・・・・オペアンプ、 ２．３・・・・・・抵抗、 従来例の比較処理を説明する波形図 第３図 従来例のヒステリシスを説明する図 第４図
Claims (2)
- （１）一方の入力端子に入力信号が供給され、他方の入
力端子に比較判定のための基準電圧が供給され、該入力
信号を基準電圧と比較し、比較結果に基づいて２値信号
を出力する比較器と、 第１、２の一定電流を供給する電流供給手段と、第１の
一定電流および抵抗により前記基準電圧を発生して比較
器に供給する基準電圧発生手段とを備え、 前記比較器の一方の入力端子に第１、２の抵抗を直列接
続するとともに、比較器の出力に応じてオン・オフする
スイッチング手段を設け、 前記第２の一定電流を所定の逆流阻止手段を介して第１
、２の抵抗の中点に供給するとともに、前記スイッチン
グ手段に供給し、 スイッチング手段がオンしているとき、第２の一定電流
を該スイッチング手段を通して流すことにより、比較器
の一方の入力端子には入力信号をそのまま供給するとと
もに、他方の入力端子には基準電圧発生手段からの基準
電圧をそのまま供給し、 スイッチング手段がオフすると、第２の一定電流を所定
の逆流阻止手段を介して第１、２の抵抗の中点に供給す
ることにより、該第２の一定電流が第１の抵抗を流れる
ことによって生ずる電圧降下分を入力信号に重畳して比
較器の一方の入力端子に加え、該電圧降下分により比較
器の判定処理にヒステリシスを持たせるように構成した
ことを特徴とする比較回路。 - （２）前記電流供給手段は、カレントミラーを構成する
３つのトランジスタを有し、 一定電圧をオペアンプによる負帰還をかけてある一定電
流に変換し、この一定電流をある１つのトランジスタに
流し、これに応じてカレントミラーを構成する他の２つ
のトランジスタに前記第１、２の一定電流を発生させる
とともに、 前記一定電圧を変えることにより、ある１つのトランジ
スタに流す一定電流の大きさを変えて、前記第１、２の
一定電流の大きさを可変できるように構成されているこ
とを特徴とする請求項１記載の比較回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1344084A JPH03201818A (ja) | 1989-12-28 | 1989-12-28 | 比較回路 |
| US07/635,078 US5166550A (en) | 1989-12-28 | 1990-12-28 | Comparator circuit with variable hysteresis characteristic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1344084A JPH03201818A (ja) | 1989-12-28 | 1989-12-28 | 比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03201818A true JPH03201818A (ja) | 1991-09-03 |
Family
ID=18366529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1344084A Pending JPH03201818A (ja) | 1989-12-28 | 1989-12-28 | 比較回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5166550A (ja) |
| JP (1) | JPH03201818A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0563776A3 (ja) * | 1992-03-31 | 1994-08-03 | Sony Corp |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930008554A (ko) * | 1991-10-25 | 1993-05-21 | 김광호 | 콤페레이터 |
| JP2940844B2 (ja) * | 1992-09-08 | 1999-08-25 | シャープ株式会社 | 半導体記憶装置 |
| US5712581A (en) * | 1993-08-02 | 1998-01-27 | Motorola, Inc. | Full differential data qualification circuit for sensing a logic state |
| JP3275547B2 (ja) * | 1994-07-01 | 2002-04-15 | 株式会社デンソー | 電圧−周波数変換回路 |
| EP0738041B1 (en) * | 1995-04-13 | 1998-06-24 | Hewlett-Packard GmbH | Electronic circuit comprising a comparator |
| US5617050A (en) * | 1995-06-05 | 1997-04-01 | Analog Devices, Inc. | Circuit for providing programmable hysteresis levels |
| US5610545A (en) * | 1995-06-05 | 1997-03-11 | Analog Devices, Inc. | Method for providing programmable hysteresis levels |
| US5598093A (en) * | 1995-07-26 | 1997-01-28 | Acatrinei; Beniamin | Low dissipation controllable electron valve for controlling energy delivered to a load and method therefor |
| DE19742576C1 (de) * | 1997-09-26 | 1999-04-15 | Siemens Ag | Komparatoranordnung mit Schalthysterese |
| DE59707977D1 (de) * | 1997-11-27 | 2002-09-19 | Micronas Gmbh | Sensoreinrichtung |
| JP3512332B2 (ja) * | 1998-04-07 | 2004-03-29 | 富士通株式会社 | 内部電圧発生回路 |
| US6020767A (en) * | 1998-05-04 | 2000-02-01 | International Business Machines Corporation | CMOS chip to chip settable interface receiver cell |
| US5973516A (en) * | 1998-08-24 | 1999-10-26 | National Semiconductor Corporation | Transient signal detector with temporal hysteresis |
| JP3556563B2 (ja) * | 2000-03-28 | 2004-08-18 | 株式会社 沖マイクロデザイン | 入力回路 |
| US7171542B1 (en) * | 2000-06-19 | 2007-01-30 | Silicon Labs Cp, Inc. | Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins |
| US20020067195A1 (en) * | 2000-12-01 | 2002-06-06 | Fischer Michael C. | Adjustable phase shifter |
| KR100873287B1 (ko) * | 2002-02-26 | 2008-12-11 | 매그나칩 반도체 유한회사 | 히스테리시스 특성을 가지는 비교기 |
| JP4009238B2 (ja) * | 2003-09-11 | 2007-11-14 | 松下電器産業株式会社 | 電流駆動装置及び表示装置 |
| DE102004044422B3 (de) * | 2004-09-14 | 2006-03-30 | Infineon Technologies Ag | Kalibrierungsschaltung für eine Treibersteuerschaltung und Treibersteuerschaltung |
| US20070268642A1 (en) * | 2006-05-16 | 2007-11-22 | Olivier Metayer | Integrated programmable over-current protection circuit for optical transmitters |
| JP5119961B2 (ja) * | 2008-02-08 | 2013-01-16 | 住友電気工業株式会社 | 包絡線追跡電源回路及びそれを含む高周波増幅器 |
| EP2662554A1 (en) * | 2012-05-11 | 2013-11-13 | Continental Automotive GmbH | Driving circuit for a magnetic valve |
| CN104104361B (zh) | 2013-04-08 | 2018-07-10 | 恩智浦美国有限公司 | 比较器和时钟信号生成电路 |
| US9225325B2 (en) | 2013-08-30 | 2015-12-29 | Brookhaven Science Associates, Llc | Method and apparatus for sub-hysteresis discrimination |
| US20150145591A1 (en) * | 2013-11-22 | 2015-05-28 | Atmel Corporation | Charge pump with reduced current consumption |
| CN112242829B (zh) * | 2020-09-02 | 2024-11-26 | 重庆智能机器人研究院 | 一种伺服驱动系统的迟滞比较器电路 |
| EP4583404A1 (en) | 2024-01-05 | 2025-07-09 | STMicroelectronics International N.V. | I2c interface circuit, corresponding electronic device and method of operation |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51134049A (en) * | 1975-05-16 | 1976-11-20 | Hitachi Ltd | Function generating unit |
| US4072870A (en) * | 1976-06-30 | 1978-02-07 | Motorola, Inc. | Comparison circuit having programmable hysteresis |
| JPS6214517A (ja) * | 1985-07-12 | 1987-01-23 | Matsushita Electric Ind Co Ltd | ヒステリシス・コンパレ−タ回路 |
-
1989
- 1989-12-28 JP JP1344084A patent/JPH03201818A/ja active Pending
-
1990
- 1990-12-28 US US07/635,078 patent/US5166550A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0563776A3 (ja) * | 1992-03-31 | 1994-08-03 | Sony Corp |
Also Published As
| Publication number | Publication date |
|---|---|
| US5166550A (en) | 1992-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03201818A (ja) | 比較回路 | |
| EP0580923B1 (en) | Device comprising an error amplifier, a control portion and a circuit for detecting voltage variations in relation to a set value | |
| JP2643813B2 (ja) | 安定化電源回路 | |
| JPH08321747A (ja) | 入力判定回路 | |
| JPH0661432A (ja) | 半導体装置 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| US7304525B2 (en) | Level converter | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JP2001042954A (ja) | レギュレータ回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JP3751822B2 (ja) | 電源装置 | |
| JPH0744248A (ja) | 定電圧回路 | |
| KR100187936B1 (ko) | 교차 코일형 아날로그 지시계기 제어장치의 반전반파 정류회로 | |
| JP2698702B2 (ja) | レギュレータ回路の出力トランジスタ飽和防止回路 | |
| JP2000066747A (ja) | 定電圧回路及びその定電圧出力方法 | |
| JP3384744B2 (ja) | コアリング回路 | |
| JP3612700B2 (ja) | 能動負荷回路 | |
| WO2023243050A1 (ja) | スイッチングレギュレータ | |
| JPH11312021A (ja) | レギュレータ回路及びそれの出力電圧の調整方法 | |
| JPH04165410A (ja) | 直流電源装置 | |
| JPH04244778A (ja) | 過電流検出回路 | |
| JPH11312020A (ja) | レギュレータ回路及びそれの出力電圧の調整方法 | |
| JPH0715250A (ja) | 増幅回路 |