[go: up one dir, main page]

JPH031522A - Formation of resist pattern - Google Patents

Formation of resist pattern

Info

Publication number
JPH031522A
JPH031522A JP1134869A JP13486989A JPH031522A JP H031522 A JPH031522 A JP H031522A JP 1134869 A JP1134869 A JP 1134869A JP 13486989 A JP13486989 A JP 13486989A JP H031522 A JPH031522 A JP H031522A
Authority
JP
Japan
Prior art keywords
resist
exposure
resist pattern
photomask
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1134869A
Other languages
Japanese (ja)
Inventor
Rikio Ikeda
利喜夫 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1134869A priority Critical patent/JPH031522A/en
Publication of JPH031522A publication Critical patent/JPH031522A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To elevate the resolution as compared with the case of one time exposure so as to form a fine resist pattern by using the same photomask and performing plural times of exposure after shifting the positions of the photomask by optional amounts, respectively. CONSTITUTION:Using a photomask 1, the resist 2 on a substrate is exposed at the first time. For the width of the mask pattern 11 of the photomask, the one of 0.1mum is used. Hereby, the part 21, where especially hatting is applied, within the resist 2 is exposed. Next, the photomask 1 is shifted by 0.6mum, and the exposure at the second time is done. Hereby, the part 22, where further hatting is applied, within the resist 2 is exposed. By such two times of exposure, the part 23, where exposure is not applied by the amounts of the width of 0.4mum, occurs. Next, by performing development, a resist pattern 24, where the space 25 has become 0.4mum in width, can be obtained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レジストパターン形成法に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a resist pattern forming method.

本発明は、レジストパターンを用いる技術分野に汎用す
ることができ、例えば、電子部品(半導体装置等)の製
造の際のレジストパターン形成法として有効に利用する
ことができる。
INDUSTRIAL APPLICABILITY The present invention can be widely used in technical fields that use resist patterns, and can be effectively used, for example, as a method for forming resist patterns in the manufacture of electronic components (semiconductor devices, etc.).

〔発明の概要〕[Summary of the invention]

本発明は、フォトマスクを用いてレジストを露光するこ
とによりレジストパターンを形成するレジストパターン
形成法において、同一のフォトマスクを用い、それぞれ
フォトマスクの位置を任意の量ずらして複数回の露光を
行うことにより、微細なレジストパターンの形成を可能
ならしめたものである。
The present invention relates to a resist pattern forming method in which a resist pattern is formed by exposing a resist using a photomask, in which exposure is performed multiple times using the same photomask and shifting the position of each photomask by an arbitrary amount. This makes it possible to form fine resist patterns.

〔従来の技術〕[Conventional technology]

従来よりレジストパターン形成法は、例えば半導体装置
の製造工程におけるリソグラフィ技術に用いられている
が、近年半導体装置はその微細化・集積化が更に要求さ
れており、かかる要請に応えて半導体装置の集積度を上
げるためには、レジストパターンをより一層微細にする
ことが必要である。特に半導体装置においては、ライン
やスペースの幅を更に小さくして微細化することが要請
されている。
Traditionally, resist pattern forming methods have been used, for example, in lithography technology in the manufacturing process of semiconductor devices, but in recent years, semiconductor devices have been required to be further miniaturized and integrated. In order to increase the accuracy, it is necessary to make the resist pattern even finer. Particularly in semiconductor devices, there is a demand for miniaturization by further reducing the width of lines and spaces.

ところが、現状の技術においては、例えばNA=4.5
の露光機(ステッパー)を用いた場合、ラインまたはス
ペースの幅は、0.5μmが解像限界であった。これは
光の回折の影響で、パターンが小さくなる程コントラス
トが低下するためである。
However, in the current technology, for example, NA=4.5.
When using an exposure machine (stepper), the resolution limit for the width of a line or space was 0.5 μm. This is because the smaller the pattern, the lower the contrast due to the influence of light diffraction.

第2図に符号!で示すのは、1.0μmスペースのマス
クを用いて露光した場合の光強度分布曲線である。この
ような分布曲線の光で露光され現像されて得られるレジ
ストパターンは、理想的にはこの強度分布曲線に対応し
た形状で形成される。
Symbols in Figure 2! is a light intensity distribution curve when exposed using a mask with a 1.0 μm space. A resist pattern obtained by exposure and development with light having such a distribution curve is ideally formed in a shape corresponding to this intensity distribution curve.

よって、理想的にレジストパターンが形成されれば、曲
線■の如く、はぼ1.0μm幅のスペースが得られると
考えられる。
Therefore, if the resist pattern is formed ideally, it is thought that a space with a width of approximately 1.0 .mu.m can be obtained as shown by the curve (2).

一方、第3図に符号■で示すのは、0.3μmスペース
のマスクを用いて露光した場合の光強度分布曲線である
。曲線■よりも光強度分布の幅が狭くなっており、1.
0μmスペースのマスクよりも微細に加工できるとは考
えられる。しかし幅は必ずしも0.3μm程度にはなっ
ておらず、たかだか0.5μm程度である。かつ、曲線
がシャープである程コントラストが良好で、良いレジス
トパターン形状が得られるのであるが、各曲線1.■の
両側の立ち上がり、即ち各図の符号I’、n’で示す部
分と横軸とのなす角度で考えると、曲線■よりむしろ曲
線Iの方がその角度が90″に近く、シャープである。
On the other hand, what is indicated by the symbol ■ in FIG. 3 is a light intensity distribution curve when exposure is performed using a mask with a 0.3 μm space. The width of the light intensity distribution is narrower than curve ■.1.
It is conceivable that it can be processed finer than a mask with a 0 μm space. However, the width is not necessarily about 0.3 μm, and is at most about 0.5 μm. In addition, the sharper the curve, the better the contrast and the better the shape of the resist pattern. Considering the angle formed by the rise on both sides of ■, that is, the parts indicated by symbols I' and n' in each figure, and the horizontal axis, the angle of curve I is closer to 90'' and sharper than curve ■. .

このように、パターンが小さくなる程、光の回折によっ
てコントラストが低下し、この結果解像限界は0.5μ
m程度に抑えられてしまい、これより微細化することは
不可能だったのである。
In this way, the smaller the pattern, the lower the contrast due to light diffraction, resulting in a resolution limit of 0.5μ.
The size was limited to about m, and it was impossible to make it finer than this.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述の如く、従来技術にあっては、微細なレジストパタ
ーンの形成、例えば0.5μm以下のスペース幅(また
はライン幅)のレジストパターンを形成することは困難
だったのである。
As described above, with the conventional technology, it is difficult to form a fine resist pattern, for example, a resist pattern with a space width (or line width) of 0.5 μm or less.

また、このような微細なパターンを、必ずしも微細なマ
スクで形成せず、コントラストが保てる大きめのマスク
で形成できれば、マスクの作成や露光技術の点でも有効
なのであるが、かかることは不可能とされ、このような
方向での技術開発は全くなされていなかった。
Additionally, it would be effective in terms of mask creation and exposure technology if such fine patterns could be formed using a larger mask that maintains contrast, rather than necessarily using a fine mask, but this is considered impossible. , no technological development had been made in this direction.

本発明は、上記問題点を解決して、微細なレジストパタ
ーンを得ることができ、しかも場合によっては大きめの
マスクにより該マスクより微細な寸法のレジストパター
ンを形成することも可能とするレジストパターン形成法
を提供せんとするものである。
The present invention solves the above-mentioned problems and provides a resist pattern forming method that makes it possible to obtain a fine resist pattern and, in some cases, to form a resist pattern with finer dimensions than the mask using a larger mask. It is intended to provide law.

〔問題点を解決するための手段〕[Means for solving problems]

上述した問題点を解決し、上記目的を達成するため、本
発明においては、フォトマスクを用いてレジストを露光
することによりレジストパターンを形成するレジストパ
ターン形成法において、同一フォトマスクを用い、それ
ぞれフォトマスクの位置を任意の量ずらして複数回の露
光を行う構成とする。
In order to solve the above problems and achieve the above objects, the present invention provides a resist pattern forming method in which a resist pattern is formed by exposing a resist using a photomask. The structure is such that exposure is performed multiple times by shifting the position of the mask by an arbitrary amount.

〔作 用〕[For production]

本発明においては、同一フォトマスクを用いて、それぞ
れフォトマスクの位置をずらした複数回の露光を行うの
で、1回露光の場合に比して解像度を上げることができ
、従来より微細なレジストパターンを形成できる。
In the present invention, the same photomask is used for multiple exposures, each with a different photomask position, so the resolution can be increased compared to a single exposure, and the resist pattern can be finer than before. can be formed.

本発明の作用は必ずしも明らかではないが、例えば第2
図を用いて定性的に略述すると、1回目の露光を分布曲
線Iの光で行い、2回目の露光を露光位置をずらした分
布曲線■′の光で行うと、両者I、I’の重なり合う第
2図の符号工“で示す部分がパターン形成に寄与するこ
とになり、これにより解像度の向上した露光及びパター
ン形成がなされるのではないかと考えられる。
Although the effect of the present invention is not necessarily clear, for example, the second
To summarize qualitatively using a diagram, if the first exposure is performed with light of distribution curve I, and the second exposure is performed with light of distribution curve ■' with the exposure position shifted, both I and I' It is thought that the overlapping portions indicated by the symbol "" in FIG. 2 contribute to pattern formation, and that this results in exposure and pattern formation with improved resolution.

例えば、1.0μmのスペース幅のマスクパターンを用
い、0.7μmずらして2度露光した時の光強度分布曲
線■を第4図に示すが、これは即ち図示の如く0.3μ
mスペースとなる。この曲線■と第3図の曲線■とを比
較すると、曲線■の方が幅が狭いばかりでなく、グラフ
の立ち上がりが鋭(なっていることがわかる。
For example, using a mask pattern with a space width of 1.0 μm, the light intensity distribution curve ■ when exposed twice with a shift of 0.7 μm is shown in FIG.
m space. Comparing this curve (■) with the curve (2) in Figure 3, it can be seen that the curve (2) is not only narrower, but also has a sharper rise.

曲線■と■の幅の差、及びシャープさ(コントラストの
大きさの指標となる)の差が、微細なしシストパターン
の形成上きわめて有効な差異をもたらすことは、容易に
理解されよう。
It is easy to understand that the difference in width between the curves ■ and ■ and the difference in sharpness (which is an indicator of the magnitude of contrast) bring about extremely effective differences in the formation of a fine cyst-free pattern.

また本発明を用いると、形成したいレジストパターンの
寸法より大きいマスクにより、所望の寸法のレジストパ
ターンが得られる。例えば、1.0μmのスペース幅の
マスクを用いて本発明に従い2回位置をずらした露光を
行うと、0.4μmの幅のスペースのレジストパターン
が得られた。本発明はこのように、従来は夢想だにされ
なかった、大きめのマスクにより微細なレジストパター
ンを得ることができるという、驚くべき作用効果を果た
すことができる。
Further, when the present invention is used, a resist pattern of desired dimensions can be obtained using a mask larger than the dimensions of the resist pattern desired to be formed. For example, when a mask with a space width of 1.0 .mu.m was used and exposure was carried out twice at different positions according to the present invention, a resist pattern with a space of 0.4 .mu.m in width was obtained. As described above, the present invention can achieve the surprising effect of being able to obtain a fine resist pattern using a larger mask, which was hitherto unimaginable.

〔実施例〕〔Example〕

以下本発明の具体的実施例について説明する。 Specific examples of the present invention will be described below.

但し当然のことではあるが、本発明は以下の実施例によ
り限定されるものではない。
However, it goes without saying that the present invention is not limited to the following examples.

第1A図に、本発明の一実施例を示す。これは本実施例
に係るレジストパターン形成法を、その工程順に模式的
に示したものである。この実施例は、本発明を、半導体
装置の製造工程におけるレジストパターン形成に適用し
たものである。
FIG. 1A shows one embodiment of the present invention. This is a diagram schematically showing the resist pattern forming method according to this embodiment in the order of its steps. In this embodiment, the present invention is applied to resist pattern formation in the manufacturing process of a semiconductor device.

本実施例においては、マスクパターンのスペース幅を設
計値より広く作成し、1度露光した後、任意の量だけず
らして、2度以上露光するようにした。
In this example, the space width of the mask pattern was created wider than the designed value, and after exposure was performed once, the mask pattern was shifted by an arbitrary amount and exposed twice or more.

一般に、細いラインを得る場合はポジレジスト、細いス
ペースを得るにはネガレジストを用いるのがよい。この
実施例は、ネガレジストを用いて、細いスペースを得る
のに本発明を適用した例である。
Generally, it is best to use a positive resist to obtain thin lines, and a negative resist to obtain thin spaces. This embodiment is an example in which the present invention is applied to obtain a narrow space using a negative resist.

本実施例においては、1.0μmのスペースのマスクパ
ターンを使って、露光1回目と2回目のずれ量を0.6
μmとして実施した。このようにした場合、上記レジス
トパターンで0.4μmのスペースが得られた。本例で
は、レジストとして、ネガレジストである Image
 Reverseレジスト AZ5214 (ヘキスト
社製)を用いた。露光装置はステッパーを用い、NA=
0.45、露光波長43611mのものを用いた。用い
るレジスl−は解像度の高いものが望ましいが、任意の
レジストで実施することができる。露光装置や露光波長
も、使用するレジストの性質等に応じ、適宜のものを用
いることができる。
In this example, a mask pattern with a spacing of 1.0 μm is used, and the amount of deviation between the first and second exposures is 0.6.
It was carried out as μm. In this case, a space of 0.4 μm was obtained with the resist pattern. In this example, the resist is Image, which is a negative resist.
Reverse resist AZ5214 (manufactured by Hoechst) was used. The exposure device uses a stepper, and NA=
0.45 and an exposure wavelength of 43611 m was used. It is desirable that the resist l- used be one with high resolution, but any resist can be used. Appropriate exposure devices and exposure wavelengths can be used depending on the properties of the resist used.

本実施例について、第1A図を参照して更に説明すると
、次のとおりである。
The present embodiment will be further explained with reference to FIG. 1A as follows.

第1A図(a)に示すように、フォトマスク1を用いて
、基板】0上のレジスト2を1回目露光する。ここで、
フォトマスク1のマスクパターン11の幅は前記のとお
り、1.0μmのものを用いた。
As shown in FIG. 1A (a), a photomask 1 is used to expose the resist 2 on the substrate 0 for the first time. here,
As described above, the width of the mask pattern 11 of the photomask 1 was 1.0 μm.

第1図中、矢印で露光光を略示する。これにより、レジ
スト2中の、特にハツチングを施した部分21が露光さ
れる。
In FIG. 1, exposure light is schematically indicated by arrows. As a result, particularly the hatched portion 21 in the resist 2 is exposed.

次にフォトマスク1を0.6μmずらして、第2図(b
)に示すように2回目露光を行う。これにより、レジス
ト2中、更にハツチングを施した部分22が露光される
。両ハンチングとなっているところは、1回目、2回目
の両方の露光を受けた部分に該当する。
Next, shift the photomask 1 by 0.6 μm, and
) A second exposure is performed as shown in (). As a result, a further hatched portion 22 in the resist 2 is exposed. The area with double hunting corresponds to the area that was exposed both the first time and the second time.

このような2回の露光により、0.4μmの幅の分、露
光が施されない部分23が生じる。
Due to such two exposures, an unexposed portion 23 having a width of 0.4 μm is created.

次に、現像を行う。これにより、第1A図(c)に示す
ように、未露光部(第1A図(b)の符号23の部分)
が0.4μmの幅のスペース25となった、レジストパ
ターン24が得られる。
Next, development is performed. As a result, as shown in FIG. 1A(c), an unexposed area (portion 23 in FIG. 1A(b))
A resist pattern 24 is obtained in which spaces 25 have a width of 0.4 μm.

本発明は、ポジレジストを用いて、レジストの微細なラ
インを得るように実施することもできる。
The present invention can also be implemented using a positive resist to obtain fine lines in the resist.

そのような例を、第1B図に示す。Such an example is shown in Figure 1B.

レジスト2としてポジレジストを用いた以外は第1A図
の実施例と同様にして、第1B図(a)に示す1回目露
光、及び第1B図(b)に示す2回目露光を行う。第1
B図中、第1A図と同じ符号は、同一の構成部分を示す
The first exposure shown in FIG. 1B (a) and the second exposure shown in FIG. 1B (b) are carried out in the same manner as in the embodiment shown in FIG. 1A except that a positive resist is used as the resist 2. 1st
In Figure B, the same reference numerals as in Figure 1A indicate the same components.

次いで現像を行うと、この例では未露光の部分のレジス
トが残って、幅広のスペース25′に対し、微細な幅狭
のレジストパターン24′(ライン)が得られる。
When development is then performed, unexposed portions of the resist remain in this example, and a fine narrow resist pattern 24' (line) is obtained for the wide space 25'.

〔発明の効果〕〔Effect of the invention〕

上述の如く本発明のレジストパターン形成法によれば、
従来は形成困難であった微細な形状のレジストパターン
を形成することができる。また、マスクパターンの寸法
よりも微細な寸法のレジストパターンを得るように構成
することができる。
As described above, according to the resist pattern forming method of the present invention,
It is possible to form a resist pattern with a fine shape, which has been difficult to form in the past. Further, it is possible to obtain a resist pattern having dimensions finer than the dimensions of the mask pattern.

【図面の簡単な説明】[Brief explanation of drawings]

第1A図は本発明の一実施例を工程順に示すものである
。第1B図は、本発明の他の実施例を工程順に示すもの
である。第2図乃至第4図は露光の光強度分布曲線を示
すものである。 1・・・フォトマスク、11・・・マスクパターン、2
・・・レジスト。
FIG. 1A shows an embodiment of the present invention in the order of steps. FIG. 1B shows another embodiment of the present invention in the order of steps. FIGS. 2 to 4 show light intensity distribution curves during exposure. 1... Photomask, 11... Mask pattern, 2
...Resist.

Claims (1)

【特許請求の範囲】 1、フォトマスクを用いてレジストを露光することによ
りレジストパターンを形成するレジストパターン形成法
において、 同一フォトマスクを用い、それぞれフォトマスクの位置
を任意の量ずらして複数回の露光を行うレジストパター
ン形成法。
[Claims] 1. In a resist pattern forming method in which a resist pattern is formed by exposing a resist to light using a photomask, the same photomask is used and the position of each photomask is shifted by an arbitrary amount to form a resist pattern multiple times. A resist pattern formation method that involves exposure.
JP1134869A 1989-05-29 1989-05-29 Formation of resist pattern Pending JPH031522A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1134869A JPH031522A (en) 1989-05-29 1989-05-29 Formation of resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1134869A JPH031522A (en) 1989-05-29 1989-05-29 Formation of resist pattern

Publications (1)

Publication Number Publication Date
JPH031522A true JPH031522A (en) 1991-01-08

Family

ID=15138378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1134869A Pending JPH031522A (en) 1989-05-29 1989-05-29 Formation of resist pattern

Country Status (1)

Country Link
JP (1) JPH031522A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994024610A1 (en) * 1993-04-13 1994-10-27 Astarix, Inc. High resolution mask programmable via selected by low resolution photomasking
US5837426A (en) * 1996-07-29 1998-11-17 United Microelectronics Corp. Photolithographic process for mask programming of read-only memory devices
US5851734A (en) * 1996-03-26 1998-12-22 Micron Technology, Inc. Process for defining resist patterns
US5905020A (en) * 1996-12-20 1999-05-18 Intel Corporation Method and apparatus for reducing the critical dimension difference of features printed on a substrate
US5972567A (en) * 1996-12-20 1999-10-26 Intel Corporation Method and apparatus for performing a double shift print on a substrate
US6248508B1 (en) 1997-03-19 2001-06-19 Kabushiki Kaisha Toshiba Manufacturing a circuit element
US6278123B1 (en) 1999-04-07 2001-08-21 Intel Corporation Reducing the critical dimension difference of features printed on a substrate
KR100307631B1 (en) * 1999-06-01 2001-09-29 윤종용 Method for forming fine patterns of semiconductor device
JP2009080877A (en) * 2007-09-25 2009-04-16 Nhk Spring Co Ltd Clamp for disk rotation drive device and method for manufacturing clamp
JP2009080876A (en) * 2007-09-25 2009-04-16 Nhk Spring Co Ltd Clamp for disk rotation drive device and method for manufacturing clamp
JP2009166114A (en) * 2008-01-21 2009-07-30 Namiki Seisakusho:Kk Ball chain and manufacturing method therefor
CN102096335A (en) * 2010-12-31 2011-06-15 上海集成电路研发中心有限公司 Double-exposure method
JP2021032978A (en) * 2019-08-21 2021-03-01 株式会社Screenホールディングス Drawing method and drawing device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994024610A1 (en) * 1993-04-13 1994-10-27 Astarix, Inc. High resolution mask programmable via selected by low resolution photomasking
US5702868A (en) * 1993-04-13 1997-12-30 Astarix Inc. High resolution mask programmable via selected by low resolution photomasking
US5851734A (en) * 1996-03-26 1998-12-22 Micron Technology, Inc. Process for defining resist patterns
US5837426A (en) * 1996-07-29 1998-11-17 United Microelectronics Corp. Photolithographic process for mask programming of read-only memory devices
US6163368A (en) * 1996-12-20 2000-12-19 Intel Corporation Method and apparatus for performing a double shift print on a substrate
US5972567A (en) * 1996-12-20 1999-10-26 Intel Corporation Method and apparatus for performing a double shift print on a substrate
US5905020A (en) * 1996-12-20 1999-05-18 Intel Corporation Method and apparatus for reducing the critical dimension difference of features printed on a substrate
US6248508B1 (en) 1997-03-19 2001-06-19 Kabushiki Kaisha Toshiba Manufacturing a circuit element
US6278123B1 (en) 1999-04-07 2001-08-21 Intel Corporation Reducing the critical dimension difference of features printed on a substrate
KR100307631B1 (en) * 1999-06-01 2001-09-29 윤종용 Method for forming fine patterns of semiconductor device
JP2009080877A (en) * 2007-09-25 2009-04-16 Nhk Spring Co Ltd Clamp for disk rotation drive device and method for manufacturing clamp
JP2009080876A (en) * 2007-09-25 2009-04-16 Nhk Spring Co Ltd Clamp for disk rotation drive device and method for manufacturing clamp
JP2009166114A (en) * 2008-01-21 2009-07-30 Namiki Seisakusho:Kk Ball chain and manufacturing method therefor
CN102096335A (en) * 2010-12-31 2011-06-15 上海集成电路研发中心有限公司 Double-exposure method
JP2021032978A (en) * 2019-08-21 2021-03-01 株式会社Screenホールディングス Drawing method and drawing device

Similar Documents

Publication Publication Date Title
DE60216794T2 (en) METHOD FOR GENERATING ELLIPTIC AND ROUNDED PATTERNS BY EMITTER SHAPING
JP2007072423A (en) Photomask for double exposure and double exposure method using the same
JPH031522A (en) Formation of resist pattern
DE112004001942T5 (en) Combined pattern with trenches
JPS6161666B2 (en)
US20020182549A1 (en) Alternate exposure method for improving photolithography resolution
DE60310537T2 (en) Photomask and method for photolithographic pattern generation on a substrate using auxiliary structures with phase change
JPS5968928A (en) Manufacture of semiconductor device
JP2719894B2 (en) Photomask for forming fine patterns of semiconductor devices
CN113093472B (en) Mask pattern correction method
JP2797362B2 (en) Semiconductor device pattern forming method
JPS6245026A (en) Photolithography method for semiconductor integrated circuits
JPH11133585A (en) Mask for exposure and its production
JP3173025B2 (en) Exposure method and semiconductor element manufacturing method
KR20030001986A (en) Method for fabricating exposure mask for semiconductor manufacture
KR0134169Y1 (en) Mask pattern
JPS5839015A (en) Manufacture of semiconductor device
US6699800B2 (en) Pattern design method for lithography C/H process
JP2908649B2 (en) Phase shift mask and method of manufacturing the same
US6258490B1 (en) Transmission control mask utilized to reduce foreshortening effects
JPS5975627A (en) Manufacture of semiconductor device
DE102006033450B4 (en) Substrate and method for producing a photomask
DE10355960A1 (en) Alignment of masks within cells for improved coverage
DE10014919C2 (en) Mask and method for performing a photolithography process
JPH05165195A (en) Glass mask and manufacture of semiconductor device by using this glass mask