JPH0287822A - 自動位相制御回路 - Google Patents
自動位相制御回路Info
- Publication number
- JPH0287822A JPH0287822A JP63241405A JP24140588A JPH0287822A JP H0287822 A JPH0287822 A JP H0287822A JP 63241405 A JP63241405 A JP 63241405A JP 24140588 A JP24140588 A JP 24140588A JP H0287822 A JPH0287822 A JP H0287822A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- phase detector
- frequency
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000035945 sensitivity Effects 0.000 claims abstract description 20
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 abstract description 20
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は自動的に基準信号と、比較信号との位相を合わ
せる自動位相制御回路（以下ＡＰＣ回路という）に関す
る。
せる自動位相制御回路（以下ＡＰＣ回路という）に関す
る。
従来のＡＰＣ回路の一例を、第５図のブロック図に示す
。ここで、電圧制御型発振器（ＶＣ○）６の出力信号２
は、入力端子１からの基準信号とともに位相検波器４に
入力される。この位相検波器４としては、二重平衡変調
型のものが用いられることが一般的であり、この場合の
検波電圧は、第６図に示した出力特性を示す。第５図に
示す点Ａが信号１．２の同期点であり、点Ａからずれた
位相関係にある場合は、位相検波器４の検波電圧１０で
比較信号２の周波数を変化させている。
。ここで、電圧制御型発振器（ＶＣ○）６の出力信号２
は、入力端子１からの基準信号とともに位相検波器４に
入力される。この位相検波器４としては、二重平衡変調
型のものが用いられることが一般的であり、この場合の
検波電圧は、第６図に示した出力特性を示す。第５図に
示す点Ａが信号１．２の同期点であり、点Ａからずれた
位相関係にある場合は、位相検波器４の検波電圧１０で
比較信号２の周波数を変化させている。
上述した従来のＡＰＣ回路は、検波回路４の出力電圧１
０が、第６図で示される山型を示し、第６図に示す矢印
の方向に位相を制御するようにＶＣＯ６の発振周波数を
変化させている。この時、矢印の長さは位相制御方向に
働く制御の強さを示しており、検波回路４の出力電圧が
安定点Ａの電位と電位差が大きいほど矢印は長くなる。
０が、第６図で示される山型を示し、第６図に示す矢印
の方向に位相を制御するようにＶＣＯ６の発振周波数を
変化させている。この時、矢印の長さは位相制御方向に
働く制御の強さを示しており、検波回路４の出力電圧が
安定点Ａの電位と電位差が大きいほど矢印は長くなる。
ＡＰＣ回路の制御は安定点付近の理想的な感度と、安定
点から位相がかなり外れた部分（例えば安定点から１８
０°程度位相がずれている場合）での理想的な感度には
大きな違いがあり、前者の安定点付近の方が弱い。
点から位相がかなり外れた部分（例えば安定点から１８
０°程度位相がずれている場合）での理想的な感度には
大きな違いがあり、前者の安定点付近の方が弱い。
このなめ従来のＡＰＣ回路では、次のような欠点がある
。ＡＰＣの安定点Ａにおいてより安定に動作するように
感度を低く設定すると、安定点Ａからずれた場合に引き
込みに時間を要する。また、逆に引き込み時間を早める
ように感度を高く設定すると、ＡＰＣの安定性に欠ける
問題を生ずる。このようにＡＰＣの安定性と引き込み時
間とは相反する関係にあり、双方とも最大の効果を活か
すことは不可能であった。
。ＡＰＣの安定点Ａにおいてより安定に動作するように
感度を低く設定すると、安定点Ａからずれた場合に引き
込みに時間を要する。また、逆に引き込み時間を早める
ように感度を高く設定すると、ＡＰＣの安定性に欠ける
問題を生ずる。このようにＡＰＣの安定性と引き込み時
間とは相反する関係にあり、双方とも最大の効果を活か
すことは不可能であった。
本発明の目的は、このような問題を解決し、もう一つの
検波回路の検波電圧を用いて、本来の検波回路の感度を
変化させることにより、ＡＰＣ安定性を高めると共に、
引込み時間を早くした自動位相制御回路を提供すること
にある。
検波回路の検波電圧を用いて、本来の検波回路の感度を
変化させることにより、ＡＰＣ安定性を高めると共に、
引込み時間を早くした自動位相制御回路を提供すること
にある。
本発明の自動位相制御回路の構成は、入力電圧に対応す
る周波数の発振を行う電圧制御発振器と、この電圧制御
発振器の発振出力または周波数変換した出力の２つの周
波数出力のうち第１の周波数出力と入力基準信号との位
相比較を行う第１の位相検波器と、この位相検波器の出
力を平滑化する第１の低域濾波器と、この第１の低域ろ
波器の出力電圧に対応して感度が制御され前記２つの周
波数出力のうち第２の周波数出力と前記入力基準信号と
の位相比較を行う第２の位相検波器と、この第２の位相
検波器の出力を平滑化し前記電圧制御発振器の入力電圧
として供給する第２の低域濾波器と、前記第１および第
２の位相検波器の各入力信号端のいずれかに挿入され入
力信号に対して９０度移相する移相器とを備え、前記第
２の位相検波器の感度がその位相誤差の大きい時に高く
なり位相誤差の小さい時に低くなるよう制御したことを
特徴とする。
る周波数の発振を行う電圧制御発振器と、この電圧制御
発振器の発振出力または周波数変換した出力の２つの周
波数出力のうち第１の周波数出力と入力基準信号との位
相比較を行う第１の位相検波器と、この位相検波器の出
力を平滑化する第１の低域濾波器と、この第１の低域ろ
波器の出力電圧に対応して感度が制御され前記２つの周
波数出力のうち第２の周波数出力と前記入力基準信号と
の位相比較を行う第２の位相検波器と、この第２の位相
検波器の出力を平滑化し前記電圧制御発振器の入力電圧
として供給する第２の低域濾波器と、前記第１および第
２の位相検波器の各入力信号端のいずれかに挿入され入
力信号に対して９０度移相する移相器とを備え、前記第
２の位相検波器の感度がその位相誤差の大きい時に高く
なり位相誤差の小さい時に低くなるよう制御したことを
特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。本実施
例は、従来例の構成に対し、移相器５、位相検波器４．
ＬＰＦ７が付加されている。
例は、従来例の構成に対し、移相器５、位相検波器４．
ＬＰＦ７が付加されている。
電圧制御型発振器（ＶＣ○）６の出力信号２は移相器５
を通し、入力端子１からの基準信号により位相検波器４
において検波される。この位相検波器４の出力電圧９は
ＬＰＦ７により平滑化され、第２図（ａ＞に示すように
なる。またＶＣＯ６の出力信号２は、基準信号１と位相
検波器３によって検波されるが、位相検波器３は検波電
圧９によって感度を制御される。
を通し、入力端子１からの基準信号により位相検波器４
において検波される。この位相検波器４の出力電圧９は
ＬＰＦ７により平滑化され、第２図（ａ＞に示すように
なる。またＶＣＯ６の出力信号２は、基準信号１と位相
検波器３によって検波されるが、位相検波器３は検波電
圧９によって感度を制御される。
この位相検波器３の出力はＬＰＦ８により平滑化されて
ＶＣ○６に供給されるが、その検波出力１０は、第２図
（ｂ）に示されるように検波出力９が高い時（位相差Ｏ
°で最高）に検波感度が低くなり、検波出力９が低い時
（位相差１８０°で最低）に検波感度が高くなるように
設定される。
ＶＣ○６に供給されるが、その検波出力１０は、第２図
（ｂ）に示されるように検波出力９が高い時（位相差Ｏ
°で最高）に検波感度が低くなり、検波出力９が低い時
（位相差１８０°で最低）に検波感度が高くなるように
設定される。
すなわち、位相差０’ （３６０°〉の時の検波利得
を制御可能な所定値に設定し、位相差１８０゜の時の検
波利得が最大となるように制御するようにすれば、最適
なＡＰＣ制御系を構成することができる。
を制御可能な所定値に設定し、位相差１８０゜の時の検
波利得が最大となるように制御するようにすれば、最適
なＡＰＣ制御系を構成することができる。
第３図は本実施例に用いられる位相検波器３゜４の一例
の回路図である。この位相検波器３（４）は、二段の差
動増幅器を構成するトランジスタＱ＋ｔ〜Ｑ１？（Ｑｔ
”Ｑ７）および抵抗Ｒ１！〜Ｒ１゜（Ｒ１−Ｒ３）か
ら構成され、Ｂ Ｉｌ＋ Ｂ １２ （Ｂ ＩＢ２ ）
がバイアス供給端子となっている。位相検波器４の方は
トランジスタＱ７のベースに定電圧を供給して一定利得
の検波回路を形成しているが、検波回路３は、位相検波
器４の検波出力９がＬＰＦ７を介してトランジスタＱ１
７のベースに供給されているため、その検波出力９のレ
ベルに従って位相検波利得（感度）を制御することが出
来る。なお、これら位相検波器３（４）における位相関
係は回路全体の構成によって決定されればよいため、第
２図（ａ）、（ｂ）のとおりにはなっていない。
の回路図である。この位相検波器３（４）は、二段の差
動増幅器を構成するトランジスタＱ＋ｔ〜Ｑ１？（Ｑｔ
”Ｑ７）および抵抗Ｒ１！〜Ｒ１゜（Ｒ１−Ｒ３）か
ら構成され、Ｂ Ｉｌ＋ Ｂ １２ （Ｂ ＩＢ２ ）
がバイアス供給端子となっている。位相検波器４の方は
トランジスタＱ７のベースに定電圧を供給して一定利得
の検波回路を形成しているが、検波回路３は、位相検波
器４の検波出力９がＬＰＦ７を介してトランジスタＱ１
７のベースに供給されているため、その検波出力９のレ
ベルに従って位相検波利得（感度）を制御することが出
来る。なお、これら位相検波器３（４）における位相関
係は回路全体の構成によって決定されればよいため、第
２図（ａ）、（ｂ）のとおりにはなっていない。
なお、９０°移相器５の挿入個所は、本実施例では位相
検波器４の比較信号入力端としているが、位相誤差の大
きさが大きい時位相検波感度が大きくなるよう制御され
るものであればよく、位相検波器またはＡＰＣループの
構成によって各位相検波器３，４のいずれかに挿入され
ればよい。
検波器４の比較信号入力端としているが、位相誤差の大
きさが大きい時位相検波感度が大きくなるよう制御され
るものであればよく、位相検波器またはＡＰＣループの
構成によって各位相検波器３，４のいずれかに挿入され
ればよい。
第３図は本発明の第２の実施例の回路ブロック図である
。この実施例は、ＶＴＲのカラー信号処理方法で用いら
れている回路に、本発明を適用した場合を示している。
。この実施例は、ＶＴＲのカラー信号処理方法で用いら
れている回路に、本発明を適用した場合を示している。
本実施例は、基準発振器として水晶発振器１１を用い、
ＶＣＯ６の出力を周波数変換器１２で周波数変換した信
号と位相検波器３．４で検波するようにしたものである
。入力端子１４からの入力信号に含まれるジッタ成分と
同じジッタ成分を電圧制御型発振器６の出力信号１３に
与えることにより、ジッタ除去された出力信号を出力端
子１５から得る過程において、位相検波器４の検波電圧
により位相検波器３の感度を変化させ、入力信号のジッ
タに対し、第２図に示す検波出力をＶＣＯ６に与えるこ
とにより、より安定な出力信号を得ることができるとい
う利点がある。
ＶＣＯ６の出力を周波数変換器１２で周波数変換した信
号と位相検波器３．４で検波するようにしたものである
。入力端子１４からの入力信号に含まれるジッタ成分と
同じジッタ成分を電圧制御型発振器６の出力信号１３に
与えることにより、ジッタ除去された出力信号を出力端
子１５から得る過程において、位相検波器４の検波電圧
により位相検波器３の感度を変化させ、入力信号のジッ
タに対し、第２図に示す検波出力をＶＣＯ６に与えるこ
とにより、より安定な出力信号を得ることができるとい
う利点がある。
入力端子１４からの入力信号は周波数変換器１２を通し
て一定の周波数で発振する水晶発振器１１の出力ととも
に位相検波器３に入力され、また水晶発振器１１の出力
は移相器５を通して位相検波器４に入力される。この位
相検波器４の出力電圧により、検波器３の感度が変化さ
れ、検波器３の出力電圧がＶＣＯ６に入力され、ＶＣＯ
６の出力信号の発振周波数を変化させる。このＶＣＯ６
の出力信号には、入力信号と同じ変化が与えられるなめ
、その出力信号は安定化される。
て一定の周波数で発振する水晶発振器１１の出力ととも
に位相検波器３に入力され、また水晶発振器１１の出力
は移相器５を通して位相検波器４に入力される。この位
相検波器４の出力電圧により、検波器３の感度が変化さ
れ、検波器３の出力電圧がＶＣＯ６に入力され、ＶＣＯ
６の出力信号の発振周波数を変化させる。このＶＣＯ６
の出力信号には、入力信号と同じ変化が与えられるなめ
、その出力信号は安定化される。
以上説明したように本発明は、本来の位相検波器の感度
をもう一つの位相検波器の検波電圧を用いてＡＰＣの安
定点付近で感度を低く、また安定点から離れた所では感
度を高く設定できるため、（１）ＡＰＣの位相同期制御
の高速性が向上し、（２）ＡＰＣの位相同期の安定性が
向上するという効果を得ることができる。
をもう一つの位相検波器の検波電圧を用いてＡＰＣの安
定点付近で感度を低く、また安定点から離れた所では感
度を高く設定できるため、（１）ＡＰＣの位相同期制御
の高速性が向上し、（２）ＡＰＣの位相同期の安定性が
向上するという効果を得ることができる。
１５・・・出力端子。
Claims (1)
- 入力電圧に対応する周波数の発振を行う電圧制御発振器
と、この電圧制御発振器の発振出力または周波数変換し
た出力の２つの周波数出力のうち第１の周波数出力と入
力基準信号との位相比較を行う第１の位相検波器と、こ
の位相検波器の出力を平滑化する第１の低域濾波器と、
この第１の低域濾波器の出力電圧に対応して感度が制御
され前記２つの周波数出力のうち第２の周波数出力と前
記入力基準信号との位相比較を行う第２の位相検波器と
、この第２の位相検波器の出力を平滑化し前記電圧制御
発振器の入力電圧として供給する第２の低域濾波器と、
前記第１および第２の位相検波器の各入力信号端のいず
れかに挿入され入力信号に対して９０度移相する移相器
とを備え、前記第２の位相検波器の感度がその位相誤差
の大きい時に高くなり位相誤差の小さい時に低くなるよ
う制御したことを特徴とする自動位相制御回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241405A JP2770342B2 (ja) | 1988-09-26 | 1988-09-26 | 自動位相制御回路 |
| US07/406,359 US5051702A (en) | 1988-09-26 | 1989-09-12 | Automatic phase controlling circuit |
| EP89309409A EP0361746B1 (en) | 1988-09-26 | 1989-09-15 | Automatic phase controlling circuit |
| DE68914564T DE68914564T2 (de) | 1988-09-26 | 1989-09-15 | Selbsttätige Phasensteuerschaltung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241405A JP2770342B2 (ja) | 1988-09-26 | 1988-09-26 | 自動位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0287822A true JPH0287822A (ja) | 1990-03-28 |
| JP2770342B2 JP2770342B2 (ja) | 1998-07-02 |
Family
ID=17073795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241405A Expired - Lifetime JP2770342B2 (ja) | 1988-09-26 | 1988-09-26 | 自動位相制御回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5051702A (ja) |
| EP (1) | EP0361746B1 (ja) |
| JP (1) | JP2770342B2 (ja) |
| DE (1) | DE68914564T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963073A (en) * | 1995-11-21 | 1999-10-05 | Nec Corporation | π/2 phase shifter |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084681A (en) * | 1990-08-03 | 1992-01-28 | Hewlett-Packard Company | Digital synthesizer with phase memory |
| US5408192A (en) * | 1993-10-12 | 1995-04-18 | International Business Machines Corporation | Monolithic broadband phase shifting circuit for analog data signals |
| US6208181B1 (en) * | 1998-01-14 | 2001-03-27 | Intel Corporation | Self-compensating phase detector |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS565373A (en) * | 1979-06-26 | 1981-01-20 | Catalysts & Chem Ind Co | Manufacture of low soda alumina formed body with low bulk density and high pressureedestruction strength |
| JPS62177129U (ja) * | 1986-04-29 | 1987-11-10 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3465258A (en) * | 1966-12-21 | 1969-09-02 | North American Rockwell | Phase lock demodulator |
| US3621405A (en) * | 1968-05-28 | 1971-11-16 | Itek Corp | Sinusoidal converter |
| US3588734A (en) * | 1969-04-21 | 1971-06-28 | Westinghouse Electric Corp | Nonlinear phase detector |
| US3952261A (en) * | 1972-11-06 | 1976-04-20 | Fujitsu Ltd. | Signal detection circuit |
| US3787775A (en) * | 1973-03-28 | 1974-01-22 | Trw Inc | Phase correction circuit |
| DE2853890C2 (de) * | 1978-12-14 | 1986-03-13 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur Demodulation von phasen-, amplituden- oder frequenzmodulierten Signalen mit Hilfe eines Phasenregelkreises |
-
1988
- 1988-09-26 JP JP63241405A patent/JP2770342B2/ja not_active Expired - Lifetime
-
1989
- 1989-09-12 US US07/406,359 patent/US5051702A/en not_active Expired - Fee Related
- 1989-09-15 DE DE68914564T patent/DE68914564T2/de not_active Expired - Fee Related
- 1989-09-15 EP EP89309409A patent/EP0361746B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS565373A (en) * | 1979-06-26 | 1981-01-20 | Catalysts & Chem Ind Co | Manufacture of low soda alumina formed body with low bulk density and high pressureedestruction strength |
| JPS62177129U (ja) * | 1986-04-29 | 1987-11-10 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963073A (en) * | 1995-11-21 | 1999-10-05 | Nec Corporation | π/2 phase shifter |
Also Published As
| Publication number | Publication date |
|---|---|
| DE68914564T2 (de) | 1994-07-21 |
| DE68914564D1 (de) | 1994-05-19 |
| EP0361746B1 (en) | 1994-04-13 |
| EP0361746A3 (en) | 1990-06-20 |
| EP0361746A2 (en) | 1990-04-04 |
| JP2770342B2 (ja) | 1998-07-02 |
| US5051702A (en) | 1991-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860001437B1 (ko) | 개선된 위상 동기를 갖는 위상 동기 루프 장치 | |
| EP0557867B1 (en) | Double phase locked loop circuit | |
| JPH0287822A (ja) | 自動位相制御回路 | |
| JPH09148882A (ja) | π／２移相器 | |
| JP2800047B2 (ja) | 低雑音発振回路 | |
| JPS6225543A (ja) | 局部発振器の周波数安定化方式 | |
| JP3254009B2 (ja) | 位相固定ループを含む回路 | |
| KR0138363B1 (ko) | 전압제어발진기 | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JPS59202736A (ja) | 位相同期回路 | |
| JP2573074B2 (ja) | 電圧制御型発振器 | |
| JPS61189011A (ja) | 受信機のａｆｃ回路 | |
| JPS6356018A (ja) | Ｐｌｌの同期引き込み方式 | |
| JPH11220390A (ja) | 位相同期ループ回路 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| JPS61125229A (ja) | Ｐｌｌ回路 | |
| JPH07162299A (ja) | 位相ロックドループ装置、発振器及び信号処理装置 | |
| JP2859037B2 (ja) | ２重ｐｌｌ回路 | |
| JPH0654849B2 (ja) | Ｐｌｌ同期検波回路 | |
| JPH04111532A (ja) | Ｐｌｌ回路 | |
| JPH033420A (ja) | Ｐｌｌ回路 | |
| JPS6135601A (ja) | 変調器 | |
| JPH06311030A (ja) | Ｐｌｌ回路 | |
| JPH10215173A (ja) | 同期検波回路 | |
| JPH08205047A (ja) | 自動周波数調整回路 |