[go: up one dir, main page]

JPH027544A - 柱の整合及び製造工程 - Google Patents

柱の整合及び製造工程

Info

Publication number
JPH027544A
JPH027544A JP1045000A JP4500089A JPH027544A JP H027544 A JPH027544 A JP H027544A JP 1045000 A JP1045000 A JP 1045000A JP 4500089 A JP4500089 A JP 4500089A JP H027544 A JPH027544 A JP H027544A
Authority
JP
Japan
Prior art keywords
layer
pattern
layers
pole
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1045000A
Other languages
English (en)
Inventor
Jeffrey E Brighton
ジェフレイ イー.ブライトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH027544A publication Critical patent/JPH027544A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10P50/267
    • H10W20/063
    • H10W20/0633
    • H10W20/069
    • H10W20/0693

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半々(4装冒の製造に関連する。更に具体的に
言えば本発明は、絶縁層により分離される金属FfJ聞
における、柱状の相n接続線の形成に関連する。
従来の技術及び問題点 半導体装;6の製造においてしばしば、水平に分離され
た二つの金属層間の所定の位置に、電気的な相互接続線
を形成することは必要である。この様な電気的な相互接
続線を形成する一つの技術に、「バイア」工程がある。
バイア工程では単に、分離した二つの層の間にある絶縁
物に、エツチングをして孔を設置)る。二つの金属層の
うち上の層が被着されるとき、それは孔を介して下の層
と接触する。
または、その様な電気的な相互接続線は、柱によって形
成され得る。柱は導電性で垂直に伸び、垂直に分離され
た二つの層のうち下の層上に形成され、また上の層へと
伸びる。柱は追加工程により形成可能であり、この場合
柱は望ましい位置で、下の導電性の層に加えられる。ま
たは社は削減工程により形成されても良く、この場合柱
と下の導電性の層の両方が、厚い導電性のシートから形
成される。この導電性のシートには、複数の個別の導電
性の層があっても良い。
削減工程による柱の形成の一例が、本発明の数受入に譲
渡された、米国特許出願通し番号釦123.754号(
1987年11月23日出願)で説明されており、ここ
では参照として取り入れられる。この工程では柱と、垂
直に分離された二つの金属層のうち下の層に定められた
パターンの両方は、コンタクトのような共通の特性によ
り個別に整合される。結果として柱とパターンは、お互
い垂直に整合する。しかしながら、この整合工程ににす
、製造能力に問題が生じる。
詳しく言うと第一の整合段階では、共通の特性により柱
のパターンが垂直に整合される。半導体製造の実際的な
I′IQ連により、社のパターンは共通の特性と、正確
には整合しないであろうが、共通の特性の所定の横方向
の間隔内に止まる。この間隔は写真印刷と、その他の製
造上の11限により定められる許容範囲を表す。例えば
、この許容範囲が1172ミクロンであるならば、最悪
の場合柱は共通の特性から、最高172ミクロンまで横
方向に歪められるでろう。
第二の整合段階では、下の導電性の層に形成されたリー
ド線パターンが、共通の特性により整合される。ここで
もまた、リード線パターンは、製造許容範囲の最悪の間
隔の場合、共通の特性ににる垂直の整合J:す、横方向
に歪められるであろう。
これらの二つの整合段階が組み合わされると、製造の許
容範囲は二倍になる。例えば社のパターンは、共通の特
性から右側に1/2ミクロン横方向に歪められる゛であ
ろう。一方リード線パターンは、共通の特性から左側へ
1/2ミクロン横方向に歪められるであろう。許容範囲
が1/2ミクロンづつであれば、柱とリード線パターン
は、お互いに1ミクロン歪められるであろう。
二(8となった許容範囲の問題の解決策の一つに、この
最悪の場合の二倍に歪められた影響を埋め合わせるよう
に、柱とリード線の寸法を取ることが挙げられる。たと
え上 172ミクロン・レイアウト・ルールを利用して
も、半導体装置は製造されるが、前述の例に対してこの
埋め合わせは、11ミクロン・レイアウト・ルールを利
用するのに相当する。しかしながら、このようなIR決
方法では望ましくないことに、製造される半導体装置の
密度が減少する。
従って、レイアウトに前述の二倍の許容範囲の影響が及
ぶことなく、柱を製造する工程が必要である。
問題貞を解決する1=めの手段及び作用従って本発明の
利点の一つとして、11の形成に改良された削減工程が
提供される。
本発明のもう一つの利点として、改良された柱の形成工
程が提供さることにより、半導体特性との整合が一回の
み起こる。
本発明の前述及び他の利点は、中間の絶縁層を介して金
属層を相互接続−4る工程による、一つの形態において
実施される。この工程は、整合構造を持つ基板により開
始される。次に基板上に、電気的に導電性の物質から成
る、第一及び柱の層が形成される。第一の層のパターン
が第一の層に形成され、また社のパターンが社の層に形
成される。
第一の層は整合構造で整合され、また柱のパターンは第
一の層のパターンで整合される。次に絶縁層が第一及び
柱層上に被着され、絶縁層のいくらかの部分が取り除か
れ、柱層の小さい部分が露出される。
最後に、導電性の物質から成る第二の層が、絶縁層及び
柱層上に被着される。S電性の物質の第二の層は、第二
の層のパターンを形成し、よって柱層は第一及び第二の
層を接続する。
本発明が更にm < l’II Mされるように、図面
と共に以下の実施例を参照されたい。図面の同様な部分
には、同じ参照省号が用いられる。
実施例 第1A図乃至第7図は、導電性の柱の様々な製造段階に
置ける半導体装置10を示し、このJR電性の柱は装f
f110において、金B層を相互接続する。第1A乃至
7図は半導体装置全体ではなく、ただ−本の柱を示す。
実質的にここで説明されるように!!還されるこの様な
社が、半導体装置全体に多数台まれても良いことは、当
i者にとっては明白であろう。第1A乃至4図は、装置
1210のこの単一の柱の部分の、第1C図の線A−A
による側面断面図を示す。同様に第1B−4B図は、第
1C図の線B−8による側面断面図を示し、また第1G
−4C図は、装置10のこの単一の柱の部分の平面図を
示す。第1A乃至7図の全ては装置10の共通な点を示
す。結果として、第1A乃至7図に示される断面図の各
々は、第1A乃至7図のもう一つの断面図により示され
る面に垂直な面を示す。
第1Δ−1C図は、本発明の最初のy 造段階を示す。
第1A−IC図において、装置10は絶縁層12を含む
。絶縁層12は、装置10上の様々な半導体特性(図示
せず)の、いづれの上にあっても良い。比較的に薄いバ
リヤ層14は層12に重な゛す、比較的に厚い金属層1
6はバリヤ層14にΦなり、比較的に幼いバリヤ層18
は層16にmなり、比較的に厚い金11層20は層18
に重なり、また比較的に薄いバリヤ層22は層20に重
なる。好ましい実XJj I様では、各バリヤ層14.
18、及び22は、同じ物質から成る。この物質は装置
10のIyJ造において、後続する段階でエッチ・スト
ップとして働くように選ばれる。更にこの物質は、不純
物が金属11iJ16及び20から、絶縁層12を介し
て装置10の他の特性へと、下に移るのを効采的に阻止
するよう選ばれる。従って好ましい実施態様では、層1
4.18、及び22の各々はTi:W層であり、これら
は従来の方法にJ、す、約2.300オンゲストD−ム
の厚さに被着される。
金属層16及び20は、半導体装置の’FJ造で従来用
いられる導電性の物質である。好ましい実施態様では層
16と18に、銅がドーピングされたアルミニウム物質
を利用する。更に好ましい実施B様では、層16及び1
8は約0.5乃至1.0ミクOンの厚さに被着される。
本発明では、バリヤWJ14及び金属層16が、共にド
の導電性の層26を形成する。加えてバリtフ1Fi1
8は金属層20と共に、¥#導電性柱の層28を形成す
る。
装置10はコンタクト24を含む。コンタクト24は、
装置10で絶縁層12を介する孔であり、この孔はタン
グステンのような耐火性の金属で満たされている。図示
されるように、この対火性金属は、層14乃至22の被
着に先立ち、絶縁層12の表面まで平坦化される。また
はコンタクト24は、従来の傾斜するコンタクト(図示
されず)から成っても良い。コンタクト24の−・端(
図示されず)は、半導体物質と接触づるので、半々体物
質と重なり合う金属層の間が、電気的に接続する。コン
タクト24の他方の端は、絶縁層12を突き抜けて、絶
縁l!1112とバリヤ層14の境目まで達する。
コンタクト24は整合構造を示し、下の導電性の112
6に形成されたパターンはこれを参照する。
しかしながら本発明の目的のために、この整合構造はコ
ンタクトである必要はなく、装置10に前もって形成さ
れた、上にある金属層を整合するいかなる特性であって
も良い。
第2A乃至20図は、第1A乃至10図に示される構造
が、様々な工程段階を経た後にお【」る、本発明の製造
段階を占めず。更に第2A、2B。
及び20図は、それぞれ第1A11B、及び10図で示
されたのと同じ断面図を示す。まずポジティブ・フォト
レジスト30を、バリヤ層22の部分を覆うように設け
ることにより、リード線パターンが定められる。リード
線パターンは、コンタクト24で垂直に整合される。言
い換えると、リード線パターンが後続する工程で垂直に
下に移されるとぎ、リード線パターンはコンタクト24
を直接覆う。加えてフォトレジスト30は、幅(第2Δ
図参照)及び長さ(第2B図参照)の両方に、十分大き
く4払が取られるので、製造許容範囲内のフォトレジス
ト30の、最悪の横方向の歪みにより、コンタクト24
のいかなる部分も、フォトレジスト30で定められたリ
ード線パターンと、垂直に整合しなくなることはない。
次にエツチング段階では、フォトレジスト3゜で定めら
れたリード線パターンに従い、バリヤ層22の部分が取
り除かれる。好ましい実施態様では、反応性イオン・エ
ツチングが用いられ、はぼまっすぐで垂直な壁が、バリ
ヤ層22に形成される。反応イオン性エツチング工程で
は、乾性のフッ素剤が用いられる。乾性のフッ素剤は、
層2゜を形成する銅のドーピングされたアルミニウムを
エツチングするよりかなり早い割合で、Ti:Wをエツ
チングする。結果どして1120は、層22のエツチン
グのエッチ・ストップとして働く。
層22のエツチングの後、もう−〇のエツチング段階に
より、リード線パターンが金属層2oへと下に移される
。好ましい実施態様では反応性イオン・エツチングが用
いられ、よってほぼまっ寸ぐな垂直の壁が形成される。
このエツチング段階では乾性の塩素剤が用いられ、にっ
てバリ1フ層18がエッチ・ストップとして働く。
次に後続するエツチング段階では、反応性イオン・エツ
チングが用いられ、リード線パターンをF118へと下
に移する。このエツチング段階では乾性のフッ素剤が用
いられ、よって金属層16がエッチ・ストップとして働
く。従って、前述の三つのエツチング段階の結果として
、フォトレジスト30により定められたリード線パター
ンは、柱の層28へと下に移される。更に¥J造の本段
階において、フォトレジスト30と金属層16のみが、
垂直方向(第2C図参照)に露出される。
第3A乃至30図は、後続する工程段階後の装置10を
示ず。第3Δ、3B、及び3C図はそれぞれ、第2A、
2B、及び2C図で示されたのと同じ断面図を示ず。従
って、フォトレジスト30(第2A乃至20図を参照)
は、装置10から剥がされ、第二のフォトレジスト32
が設けられる。
フォトレジスト32は、前述のように社の層28に前も
って移されたリード線パターンで、垂直に整合される。
よってフォトレジスト32のコンタクト24によるいか
なる整合も、重要ではなく、全くの偶然によるしのであ
る。更に第3A乃至3C図に示されるJ:うに、フォト
レジスト32は金属層20の幅以上に延びてそれに重な
る。この重なりの程度により、金属)320に形成され
たリード線パターンに関して、製造許容範囲内でフォト
レジスト32の横方向の歪みが生じるので、フォトレジ
スト32の部分が、金属F420の幅全体を覆うことが
保証される。この重なりでは、製造許容範囲の一つだけ
が説明されれば良い。
フォトレジスト32が設けられた後、エツチング段階に
より、バリヤ層22の露出された部分が取り除かれ、よ
って第3A乃至30図で示されるような構造となる。好
ましい実施態様では再び、乾性のフッ素剤による反応性
イオン・エツチングが用いられ、垂直の壁がバリヤ層2
2に形成され、また金R)Z20がエッヂ・スI−ツブ
として働く。
このJツチング処理の結果として、柱のパターンがバリ
ヤ層22に形成される。第3A及び3B図に示されるよ
うに、この柱のパターンは金属層20の幅以上に延びて
東ならず、金rFXF420の境界内に収められる。
第4Δ乃至4C図は、第3A乃至3C図で示された構造
が、後I7cする工程段階を経た後の状態を示づ。更に
第4A、4B、及び40図はそれぞれ、第3A、3B、
及び30図で示されたのと同じ図を示す。社のパターン
がバリヤ層22に形成された後、フォトレジスト層32
(第3A乃至30図参照)は剥がされ、一連のエツチン
グ工程が行われ、第4へ乃至40図で示す構造を形成す
る。この一連のエツチングの第一の段階では、金属層1
6と20の露出された部分を取り除く。好ましい実施態
様では、乾性の塩素剤で反応性イオン・エツチングが行
われるので、層16及び20の全体が、バリヤFi22
よりも早くエツチングされる。
このエツチング段階では、柱のパターンが金属層20へ
と下に移され、同時にリード線パターンも、金属層16
へと下に移される。バリヤ層14と18は、層16と2
0のエツチングに対して、それぞれエッチ・ストップと
して働く。
次にまた別のエツチング段階が、バリヤ層14.18、
及び22の露出された部分を取り除く。ここでちまた、
乾性のフッ素剤を用いる反応性イオン・エツチング工程
が用いられ、層16と20がごくわずかにエツチングさ
れることで、垂直の壁が形成される。このエツチング段
階により、柱のパターンがバリヤ層18へと下に移され
、よって社パターンが柱の廟28に形成される。同時に
リード線パターンがバリヤ層14へと下に移され、よっ
てリード線パターンが下の導電性の層26に形成される
。加えて、柱またはリード線パターンのどちらにも覆わ
れない絶縁層12の部分は、このエツチング処理の完了
と共に露出される。絶縁層12のいくらか部分は、fI
後のエツチング工程のオーバー・エツチングにより、除
去されるかもしれない。しかしながら、[floのこれ
らの領域でのこの様な除去により、重大な問題は生じな
い。
第5図は、第4B図で示される装置10の同じ断面図を
示し、後続する工程段階を示1′。第5図においては、
絶縁物質の層34が装置10.Lに、好ましくは約2.
3ミクロンの厚さに形成される。
この厚さにより、柱の層28と下の金属層26は完全に
覆われる。更に好ましい実1#A態様においては、絶縁
物質34には、プラズマ・エンハンスCVDM化物から
成る誘電体が用いられる。次にフォトレジストのような
物質36が、スピン・オン技術により、絶縁物質34上
に被着され、物質34の上部表面38の、谷間状の箇所
や平坦ではない部分を満たす。物質36は、スピン・オ
ン技術の後に、平坦な表面40が形成されるように選ば
れる。
加えて物質36はそのエツチング率が、物質34のエツ
チング率とほぼ同じになるように選ばれる。次にエッチ
・バック処理では、表面40が層34へと下に移され、
第6図に示されるように、層20の部分を露出する。好
ましい実施態様では、CHF  及び02、または他の
乾性のフッ素剤で反応性イオン・エツチングを行うので
、層20はそれほどエツチングされない。フロー率、圧
力、及び雷カレベルを、反応性イA、ン・エツチングの
際に調節することで、物質36及び34のエツチング率
が1:1となる。好ましい実施態様においては、このエ
ッチ・バック処理の後、約i、o。
OオンゲストO−ムの層20が、露出されたままとなる
第7図に示されるように、上の導電性の層42が、平坦
な表面40上に被着される。この導電性の層42は、絶
縁物質34に1FなるバリヤN?i44と、層44に重
なる金属層46を含む。後続するパターン処理とエツチ
ング処理により、上のS電性の層42にリード線が定め
られ、このリード線は社の層28と垂直に整合する。
要約すると本発明は、半導体!iA置に柱を形成する、
改良された工程を提供する。詳細には、下の導電性の層
のリード線パターンが、K i?’110.1−、の整
合41mmで整合され、次に柱のパターンがリード線パ
ターンで整合される。結果として、IyJ造許容範囲に
より生ずる、最悪の場合の横方向の企みは、リード線、
社、及び整合構造の全てが、それらが接触する構造の、
一つの製造許容範[11iII限内に止まることを確か
なものとする。
以上、本発明の好ましい実流態様を説明してぎたが、本
発明の範囲内での変更や修正は可能である。例えば、こ
こで述べられた特定の金属が、本発明の工程で使用され
なくても良い。むしろ、特定のエツチング剤と関連して
用いられる場合、エツチング率の相違する、いかなる二
つの菫なる金属システムでも利用され得る。更に、ここ
で述べられた特定の厚さは調整され得るし、またここで
述べられた工程は、半導体装置の異なるレベルにおいて
、繰り返され得る。当業者に明白であるこれらや他の修
正や変更は、本発明の範囲内に含まれるものとする。
以上の説明に関連して、更に以下の項を量水する。
(1)  金属層を中間の絶縁層を介して、相n接続づ
る方法において、 整合II4造を持つ基板上に、電気的に導電性の物質か
ら成る第一及び柱の層を形成し、 fPlj Fj第一の層に第一の層のパターンを形成し
、前記署1の層に柱のパターンを形成し、前記第一の層
のパターンは、前記整合構造と整合され、前記柱のパタ
ーンは前記第−の層のパターンと整合され、 前記第一及び柱の層上に、絶縁層を被るし、前記絶縁室
のいくらかの部分を取り除き、前記柱の部分を露出し、
また、 8I電性物質の第二の層を、前記柱及び絶縁層上に被る
し、第二の層のパターンを形成し、よって前記柱の層は
前記第一の層を、前記第二の層へと接続することを含む
方法。
(2)  前記第1項に記載された方法は更に、前記絶
縁層上にある物質を設ける工程を含み、前2物質はほぼ
平坦な表面を持ち、前記物質のエツチング率は、前記絶
縁層のエツチング率とほぼ等しい。
(3)  前記第1項に記載された方法は更に、前記第
一及び打の層がそれぞれ、下にバリヤ層と上に金属層を
含むように形成する工程を含む。
(4)  前記第1項に記載された方法は更に、前記柱
の層上にバリヤ層を被着する]工程を含む。
(5)  前記第4項に記載された方法において、前記
第−の層のパターンと柱のパターンを形成する工程は、 前記バリ17層と柱の層をエツチングして、前記第一の
層のパターンを定め、また、 前記エツチング段階の後、前記柱のパターンを前記バリ
ヤ層と前記柱の層に形成することを含む。
(6)  前記第1項に記載された方法による製造物。
(1)  第一及び第二の導電性の層を、中間の絶縁層
を介して相互接続する方法において、整合1rti造を
持つ基板上に、前記第一の導電性の層を形成し、8I電
性の柱の層は前記第−の層を覆い、またバリヤ層が前記
柱の層を覆い、前記柱とパリA1層のいくらかの部分を
取り除き、前記柱及びバリヤ層に第一の層のパターンを
定め、前記第一の層のパターンは前記整合44造で整合
され、 Ivi配バリV7V!Iのいくらかの部分を取り除き、
前記バリヤ層に柱のパターンを定め、前記柱のパターン
は前記第一の層のパターンで整合され、前記第一の層の
パターンを前記第一の層へ移し、また前記柱のパターン
を前記柱の層へ移し、前記絶縁層を、前記第一の層上に
形成し、また、前記第二の導電性の層を、前記絶縁及び
柱の層上に形成することを含む方法。
(8)  前記第7項に記載された方法は更に、前記絶
縁層上にある物質を設置′Jる工程を8み、前記物質は
ほぼ平坦な表面を持ち、前記物質のエツチング率は、前
記絶縁層のエツチング率とほぼ等しい。
(9)  前記第8項に記載された方法において、前記
絶縁層は、前記第一の層及び柱の層を覆うように、十分
に厚く形成されたプラズマ酸化物である。
(10)前記第8項に記載された方法において、Off
記物質はフォトレジストであり、また前記物質を設ける
段階は、スピン・Aン処理を含み、前記フAトレジスI
・を平j13化する。
(11)前2第7項に記載された方法は更に、前記第一
及び柱の層がそれぞれ、下にバリヤ層と上に金属層を含
むように形成する工程を合む。
(12)  前記第7項に記載された方法による製造物
(13)整合構造を持ち、第一のバリヤ層が前記整合構
造を覆い、下の)n電性の層は前記第一のパリ17層を
覆い、第二のバリヤ層は前記下の導電性の層を覆い、上
の導電性の層は前2第二のバリヤ層を覆い、また第三の
バリヤ層は前記上の)??1i性の層を覆うような半導
体装置に、4↑を形成する方法にJ3いて、 N2第三のバリヤ層、前記上の導電性の層及び前記第二
のバリヤ層に、リード線パターンを定め、前記リード線
パターンは、前記整合vh造の所定の許容範囲内で、横
方向に行かれ、 前記第三のバリ17層に柱のパターンを定め、前記柱の
パターンは、前記リード線パターンの前記所定の許容範
囲内で、横方向に賀かれ、前記バリヤ層をエツチングす
ることなく、前記)9電竹の層をすっかりエツチングす
るようなエッヂVントを用いて、前記上と下の導電性の
層のいくらかの部分を同時にエツチングし、また、前記
、Lと下の導電性の層をエッチ・ストップとして用い、
前記第一、第二、及び第三のバリヤ層のいくらかの部分
を、同時にエツチングすること4゜ を含む方法。
(14)  前記第13項に記載された方法において、
前記エッヂング工程の両方は、反応性イオン・エツチン
グを含み、よってほぼ垂直な壁が、前記エッチング工程
の間に形成される。
(15)前記第13項に2載された方法による製造物。
(16)半導体Vi810造に関して、柱28の形成の
工程を説明するものである。最初に半導体装置10に、
構′?i24でリード線パターン30が整合される。次
に柱のパターン32が、リード線パターン30で整合さ
れる。これらの二つのパターン30.32は次に、半導
体装置の各導電性の層26.28へと下に移される。絶
縁層34が導電性のF426.28上に被着され、エッ
チ・バックされ、柱28の部分を露出する。y9電性の
F542は、露出された柱28上に設けられる。
【図面の簡単な説明】
第1A図〜第1C図は本発明による柱の形成の、最初の
段階における半導体装置の部分の断面略図をポリ。 第2A図〜第2C図は本発明の工程中、第一の中間段階
後の柱の断面略図を示す。 第3A図〜第3C図は本発明の工程中、第二の中1%1
段階後の柱の断面略図を示す。 第4Δ図〜第4C図は本発明の工程中、第三の中間段階
後の柱の断面略図を示す。 第5図は柱の製造の第四の中間段階後の、第1B図、第
2B図、第3B図および第4B図に示される断面図の略
図である。 第6図は、社の製造の第五の中間段階後の、第5図に示
される断面図の略図である。 第7図は、柱の製造の最終段階後の、第5図に小きれる
断面図の略図である。 主な符号の説明 10:装置 12:絶縁層 1/1.18.22.44 :バリャ層16.20./
16:金属層 24:コンタクト 26.28.42:導電性の層 30.32:フォトレジスト

Claims (1)

    【特許請求の範囲】
  1. (1)金属層を中間の絶縁層を介して、相互接続する方
    法において、 整合構造を持つ基板上に、電気的に導電性の物質から成
    る第一及び柱の層を形成し、 前記第一の層に第一の層のパターンを形成し、前記柱の
    層に柱のパターンを形成し、前記第一の層のパターンは
    、前記整合構造と整合され、前記柱のパターンは前記第
    一の層のパターンと整合され、 前記第一及び柱の層上に、絶縁層を被着し、前記絶縁層
    のいくらかの部分を取り除き、前記柱の部分を露出し、
    また、 導電性物質の第二の層を、前記柱及び絶縁層上に被着し
    、第二の層のパターンを形成し、よって前記柱の層は前
    記第一の層を、前記第二の層へと接続することを含む方
    法。
JP1045000A 1988-02-26 1989-02-23 柱の整合及び製造工程 Pending JPH027544A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/161,573 US5025303A (en) 1988-02-26 1988-02-26 Product of pillar alignment and formation process
US161573 1988-02-26

Publications (1)

Publication Number Publication Date
JPH027544A true JPH027544A (ja) 1990-01-11

Family

ID=22581752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1045000A Pending JPH027544A (ja) 1988-02-26 1989-02-23 柱の整合及び製造工程

Country Status (4)

Country Link
US (2) US5025303A (ja)
EP (1) EP0329969B1 (ja)
JP (1) JPH027544A (ja)
DE (1) DE68917614T2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2773366B2 (ja) * 1990-03-19 1998-07-09 富士通株式会社 多層配線基板の形成方法
JP3238395B2 (ja) * 1990-09-28 2001-12-10 株式会社東芝 半導体集積回路
JP3063338B2 (ja) * 1991-11-30 2000-07-12 日本電気株式会社 半導体装置およびその製造方法
IT1252539B (it) * 1991-12-18 1995-06-19 St Microelectronics Srl Procedimento per la realizzazione di strutture metrologiche particolarmente per la misura diretta di errori introdotti da sistemi di allineamento.
US5504375A (en) * 1992-03-02 1996-04-02 International Business Machines Corporation Asymmetric studs and connecting lines to minimize stress
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
JPH06314687A (ja) * 1993-04-30 1994-11-08 Sony Corp 多層配線構造の半導体装置およびその製造方法
KR970007174B1 (ko) * 1994-07-07 1997-05-03 현대전자산업 주식회사 반도체 소자의 금속배선 형성방법
KR960006068A (ko) * 1994-07-29 1996-02-23 가네꼬 히사시 반도체 장치 및 이의 제조 방법
US5650881A (en) * 1994-11-02 1997-07-22 Texas Instruments Incorporated Support post architecture for micromechanical devices
KR0167889B1 (ko) * 1995-06-09 1999-02-01 김주용 반도체 소자의 비아홀의 형성방법
CA2224575C (en) * 1995-06-13 2002-11-19 Mec A/S A method of producing an electrical switch
US5700739A (en) * 1995-08-03 1997-12-23 Taiwan Semiconductor Manufacturing Company Ltd Method of multi-step reactive ion etch for patterning adjoining semiconductor metallization layers
US5693568A (en) * 1995-12-14 1997-12-02 Advanced Micro Devices, Inc. Reverse damascene via structures
US5693556A (en) * 1995-12-29 1997-12-02 Cypress Semiconductor Corp. Method of making an antifuse metal post structure
US5639692A (en) * 1996-04-08 1997-06-17 Chartered Semiconductor Manufacturing Pte, Ltd. Non-etch back SOG process using a metal via stud
US6004874A (en) * 1996-06-26 1999-12-21 Cypress Semiconductor Corporation Method for forming an interconnect
JPH10261709A (ja) * 1996-09-27 1998-09-29 Nec Corp 半導体装置の製造方法
US6291891B1 (en) 1998-01-13 2001-09-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device
TW425666B (en) * 1999-08-12 2001-03-11 Taiwan Semiconductor Mfg Manufacturing method for borderless via on semiconductor device
US6783999B1 (en) * 2003-06-20 2004-08-31 Infineon Technologies Ag Subtractive stud formation for MRAM manufacturing
EP2081224A1 (en) * 2007-12-27 2009-07-22 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Maskless method of preparing metal contacts in a semiconductor substrate for bonding
WO2018063324A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Chip assemblies employing solder bonds to back-side lands including an electrolytic nickel layer
US11508617B2 (en) * 2019-10-24 2022-11-22 Applied Materials, Inc. Method of forming interconnect for semiconductor device
US11257677B2 (en) 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6297353A (ja) * 1985-08-06 1987-05-06 テキサス インスツルメンツ インコ−ポレイテツド Vlsiデバイス用の平面状金属相互接続

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410622A (en) * 1978-12-29 1983-10-18 International Business Machines Corporation Forming interconnections for multilevel interconnection metallurgy systems
JPS57120295A (en) * 1981-01-17 1982-07-27 Mitsubishi Electric Corp Semiconductor memory device
GB8316476D0 (en) * 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
JPS60136337A (ja) * 1983-12-22 1985-07-19 モノリシツク・メモリ−ズ・インコ−ポレイテツド 2重層処理においてヒロツク抑制層を形成する方法及びその構造物
JPS6164166A (ja) * 1984-09-06 1986-04-02 Toshiba Corp 半導体装置
US4674174A (en) * 1984-10-17 1987-06-23 Kabushiki Kaisha Toshiba Method for forming a conductor pattern using lift-off
US4614021A (en) * 1985-03-29 1986-09-30 Motorola, Inc. Pillar via process
US4851895A (en) * 1985-05-06 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Metallization for integrated devices
US4954423A (en) * 1985-08-06 1990-09-04 Texas Instruments Incorporated Planar metal interconnection for a VLSI device
DE3627417A1 (de) * 1986-08-13 1988-02-18 Siemens Ag Verfahren zum herstellen von niederohmigen verbindungen in der isolationsschicht zwischen zwei metallisierungsebenen
JPH0770527B2 (ja) * 1987-02-27 1995-07-31 アメリカン テレフォン アンド テレグラフ カムパニー デバイス作製方法
DE3879213D1 (de) * 1988-12-16 1993-04-15 Siemens Ag Verfahren zur selbstjustierten herstellung von kontakten zwischen in uebereinander angeordneten verdrahtungsebenen einer integrierten schaltung enthaltenen leiterbahnen.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6297353A (ja) * 1985-08-06 1987-05-06 テキサス インスツルメンツ インコ−ポレイテツド Vlsiデバイス用の平面状金属相互接続

Also Published As

Publication number Publication date
DE68917614D1 (de) 1994-09-29
EP0329969A1 (en) 1989-08-30
DE68917614T2 (de) 1994-12-22
US5436199A (en) 1995-07-25
EP0329969B1 (en) 1994-08-24
US5025303A (en) 1991-06-18

Similar Documents

Publication Publication Date Title
JPH027544A (ja) 柱の整合及び製造工程
KR920001036B1 (ko) 높이가 고르지 않은 기판상에서 금속필라를 평탄화시키는 방법
US5726098A (en) Method of manufacturing semiconductor device having multilevel interconnection
JP2822430B2 (ja) 層間絶縁膜の形成方法
JPH03200330A (ja) 半導体装置の製造方法
JPS6254427A (ja) 半導体装置の製造方法
JP2727587B2 (ja) 多層配線法
JPS59175124A (ja) 半導体装置の製造方法
KR0121559B1 (ko) 반도체 제조 방법
JPS62264642A (ja) スル−ホ−ルの形成方法
KR0128834B1 (ko) 반도체 소자 제조 방법
JPS6134956A (ja) 配線層の形成方法
JP3028539B2 (ja) 半導体装置の製造方法
KR100532981B1 (ko) 반도체소자 식각방법
JPS6149437A (ja) 半導体装置
JPS6149439A (ja) 半導体装置の製造方法
JPS6237945A (ja) 半導体装置の製造方法
JPH0531301B2 (ja)
JPS60227440A (ja) 半導体装置の製造方法
JPS63166248A (ja) 半導体集積回路装置及びその製造方法
JPS61276346A (ja) 半導体装置およびその製造方法
JPS63177445A (ja) 半導体装置の製造方法
JPH0291968A (ja) メモリ装置の製造方法
JPS6235537A (ja) 半導体装置及びその製造方法
JPS63220543A (ja) 半導体装置