JPH024018A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH024018A JPH024018A JP63151619A JP15161988A JPH024018A JP H024018 A JPH024018 A JP H024018A JP 63151619 A JP63151619 A JP 63151619A JP 15161988 A JP15161988 A JP 15161988A JP H024018 A JPH024018 A JP H024018A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- level
- output
- phase comparator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の、ｔｌ」用分野
本発明は、周波数シンセサイザ、位相同期回路２器等に
利用される位相同期回路に関するものである。
利用される位相同期回路に関するものである。
従来の技術
位相同期回路は、周波数シンセサイザをはじめ各種機器
・装置に広く利用されている。高周波回路においては、
電圧制御発振器（ＶＣＯ） 、分周器、基貼発振器、位
相比較器、ループフィルタ（低域通過フィルタ）で構成
される。
・装置に広く利用されている。高周波回路においては、
電圧制御発振器（ＶＣＯ） 、分周器、基貼発振器、位
相比較器、ループフィルタ（低域通過フィルタ）で構成
される。
第２図にそれらの構成を示す。第２図において、１は電
圧制御発振器（ＶＣＯ） 、２は面周波出力端子、３は
電圧制御発振器１の出力を分周する分周器、４は位相比
較器（ＰＤ）である。５は基塾発振器（通常／１１□４
度補償水晶発乃〈器（Ｔ（、”ＸＯ）が用いられる）で
、その出力を分周器６で分周して位相比較器４に入力す
る。位相比較器４は分周器３の出力（ＦＶ） 、分周器
６の出力（Ｆ Ｒ）の２つの出力位相を検出して、その
出力をループフィルタ７を通して高域成分を除去して電
圧制御発振器１に帰還する。
圧制御発振器（ＶＣＯ） 、２は面周波出力端子、３は
電圧制御発振器１の出力を分周する分周器、４は位相比
較器（ＰＤ）である。５は基塾発振器（通常／１１□４
度補償水晶発乃〈器（Ｔ（、”ＸＯ）が用いられる）で
、その出力を分周器６で分周して位相比較器４に入力す
る。位相比較器４は分周器３の出力（ＦＶ） 、分周器
６の出力（Ｆ Ｒ）の２つの出力位相を検出して、その
出力をループフィルタ７を通して高域成分を除去して電
圧制御発振器１に帰還する。
次に、上記構成図中の位相比較器４の従来の回路図を第
３図に示す。位相比較器の役割は、各論理回路３１〜４
２により、２周波の入力の位相あるいは周波数差を検出
し、それを位相の進みや遅れあるいは周波数の高低を弁
別し出力するものである。
３図に示す。位相比較器の役割は、各論理回路３１〜４
２により、２周波の入力の位相あるいは周波数差を検出
し、それを位相の進みや遅れあるいは周波数の高低を弁
別し出力するものである。
第３図に示す位相比較器のタイミングチャートを第４図
に示す。ＦＶがＦＲより位相が進んでいる時は、φＶＫ
″１”出力、φＲＩｄ”０”出力となり、逆にＦＲがＦ
Ｖより位相が進んでいる時は、φＲに”１″出力、φＶ
は”０″出力となる。まだ位相が完全に一致した時は、
φＶ、φＲとも０”レベルの状態にある。
に示す。ＦＶがＦＲより位相が進んでいる時は、φＶＫ
″１”出力、φＲＩｄ”０”出力となり、逆にＦＲがＦ
Ｖより位相が進んでいる時は、φＲに”１″出力、φＶ
は”０″出力となる。まだ位相が完全に一致した時は、
φＶ、φＲとも０”レベルの状態にある。
発明が解決しようとする課題
従来の位相比較器を用いた位相同期回路では、起動時Ｋ
ＦＲ，ＦＶの入力が不確定であり初期状態が決まらず、
従ってφＲ１φＶの出力も不確定となるだめ、ループが
安定するまでの時間（引き込み時間）が長くなる。そこ
で、起動時に位相比較器入力の２周波の位相を強制的に
あわせてから位相同期回路を形成するという初期位相整
合回路が考えられている。この回路は、起動時にＦＶが
Ｆ’Ｈの位相より進んでいる時は、その時間φＶ信号に
より電圧制御発振器側の位相比較器入力を止める。捷た
逆ＫＦＲがＦＶの位■」より進んでいる時は、その時間
φＲ倍信号より基部発振器側の位相比較器入力を止める
ことで初期位相をあわせるものである。
ＦＲ，ＦＶの入力が不確定であり初期状態が決まらず、
従ってφＲ１φＶの出力も不確定となるだめ、ループが
安定するまでの時間（引き込み時間）が長くなる。そこ
で、起動時に位相比較器入力の２周波の位相を強制的に
あわせてから位相同期回路を形成するという初期位相整
合回路が考えられている。この回路は、起動時にＦＶが
Ｆ’Ｈの位相より進んでいる時は、その時間φＶ信号に
より電圧制御発振器側の位相比較器入力を止める。捷た
逆ＫＦＲがＦＶの位■」より進んでいる時は、その時間
φＲ倍信号より基部発振器側の位相比較器入力を止める
ことで初期位相をあわせるものである。
（−かし、従来の位相比較器動作では起動時の初期状態
が決定しないため、初期位相整合を行なえないという課
題があった。
が決定しないため、初期位相整合を行なえないという課
題があった。
本発明は以上の課題を解決するもので、起動待位相比較
器に初期位相整合機能をもたせるものである。
器に初期位相整合機能をもたせるものである。
課題を解決するだめの手段
」二記目的を達成するため、本発明の技術的解決手段は
、起動時に位相比較器入力端子および状態保持端子にリ
セット信号を与えたものである。
、起動時に位相比較器入力端子および状態保持端子にリ
セット信号を与えたものである。
作 用
本発明は、起動時に位相比較器にリセット信号を与え、
強制的に初期状態を決定し７、各分周器の出力を確定さ
せることで初期位■−１整合を行なうものである。
強制的に初期状態を決定し７、各分周器の出力を確定さ
せることで初期位■−１整合を行なうものである。
実施例
以下、第１［セ〕を参照しながら本発明の一実頂例につ
いて説明する。
いて説明する。
第１図に示すタイミングのリセット信号（ＰＳ）を位相
比較器の入力ゲート１０，１１、状態保持ゲー１−１２
．１３の各ケートの人力に加える。起動代ＰＳ信号が０
”レベルとなると、１０，１１゜１２．１３の各ゲート
の出力は強制的に１１１１１出力となる。また状態保持
ゲー）１．４．１５の入力信号も”１′”１／ベルと決
まるだめ、出力はｎｏｎレベルと決定される。その結果
、ＰＳ信号が“０″レベル状態の間、φＲ２φＶ出力と
も“０″レベルと確定することになる。
比較器の入力ゲート１０，１１、状態保持ゲー１−１２
．１３の各ケートの人力に加える。起動代ＰＳ信号が０
”レベルとなると、１０，１１゜１２．１３の各ゲート
の出力は強制的に１１１１１出力となる。また状態保持
ゲー）１．４．１５の入力信号も”１′”１／ベルと決
まるだめ、出力はｎｏｎレベルと決定される。その結果
、ＰＳ信号が“０″レベル状態の間、φＲ２φＶ出力と
も“０″レベルと確定することになる。
その後ＰＳ信号を゛１′°レベルとすることで、φＲ２
φＶ出力はＦＲ，ＦＶの状態により決定される通常の位
相比較器の動作となる。
φＶ出力はＦＲ，ＦＶの状態により決定される通常の位
相比較器の動作となる。
Ｊす、上の様に、起動時に位相比較器入力端子および状
態保持端子にリセット信号ヲ与えることで初期状態を決
定し、φＲ１φ■出力φＶ定させることにより、初期位
相整合を実現できる。
態保持端子にリセット信号ヲ与えることで初期状態を決
定し、φＲ１φ■出力φＶ定させることにより、初期位
相整合を実現できる。
発明の効果
り、上の様に本発明は、位相比較器の入力端子および状
態保持端子にリセット信号を与えるという単純な回路構
成で、周波数シンセサイザの初期位相整合を行ない、周
波数高速引き込みを実現するものであり、低消費電力の
要求される無線機器の周波数シンセサイザ、ＰＬＬ型変
調器を容易に実現し、その効果は極めて大きい。
態保持端子にリセット信号を与えるという単純な回路構
成で、周波数シンセサイザの初期位相整合を行ない、周
波数高速引き込みを実現するものであり、低消費電力の
要求される無線機器の周波数シンセサイザ、ＰＬＬ型変
調器を容易に実現し、その効果は極めて大きい。
第１図は本発明の一実施例における位相同期回路の要部
である位相比較器の回路図、第２図は従来の位相同期回
路の回路図、第３図は同位相同期回路の要部である位相
比較器の回路図、第４図は同位相比較器のタイミングチ
ャートである。 １・・・電圧制御発振器、２・・・高周波出力端子、３
゜６・・・分周器、４・・・位相比較器、５・・・基準
発振器、７・・・ループフィルタ、１０．１１・・・入
力ゲート、１２．１３，１４．１５・・・状態保持ゲー
ト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第 図 Ｂ勤 纂３図 第 図 第 図
である位相比較器の回路図、第２図は従来の位相同期回
路の回路図、第３図は同位相同期回路の要部である位相
比較器の回路図、第４図は同位相比較器のタイミングチ
ャートである。 １・・・電圧制御発振器、２・・・高周波出力端子、３
゜６・・・分周器、４・・・位相比較器、５・・・基準
発振器、７・・・ループフィルタ、１０．１１・・・入
力ゲート、１２．１３，１４．１５・・・状態保持ゲー
ト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第 図 Ｂ勤 纂３図 第 図 第 図
Claims (1)
- 電圧制御発振器の出力を分周する第１の分周器と、基準
発振器の出力を分周する第２の分周器と、前記第１、第
２の分周器の出力位相を検出する位相比較器と、前記位
相比較器の出力の高域成分を除去して前記電圧制御発振
器に帰環するループフィルタとを具備し、前記位相比較
器の入力ゲートおよび状態保持ゲートにリセット信号を
入力するように構成したことを特徴とする位相同期回路
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63151619A JPH024018A (ja) | 1988-06-20 | 1988-06-20 | 位相同期回路 |
| US07/369,408 US5008629A (en) | 1988-06-20 | 1989-06-20 | Frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63151619A JPH024018A (ja) | 1988-06-20 | 1988-06-20 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH024018A true JPH024018A (ja) | 1990-01-09 |
Family
ID=15522498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63151619A Pending JPH024018A (ja) | 1988-06-20 | 1988-06-20 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH024018A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761309A (en) * | 1994-08-30 | 1998-06-02 | Kokusai Denshin Denwa Co., Ltd. | Authentication system |
| US10012260B2 (en) | 2013-10-16 | 2018-07-03 | Nippon Steel & Sumitomo Metal Corporation | Crankshaft for reciprocating engine |
-
1988
- 1988-06-20 JP JP63151619A patent/JPH024018A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761309A (en) * | 1994-08-30 | 1998-06-02 | Kokusai Denshin Denwa Co., Ltd. | Authentication system |
| US10012260B2 (en) | 2013-10-16 | 2018-07-03 | Nippon Steel & Sumitomo Metal Corporation | Crankshaft for reciprocating engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789947A (en) | Phase comparator | |
| JPH042218A (ja) | Ｐｌｌ周波数シンセサイザ | |
| GB2335557A (en) | Phase detection apparatus | |
| JPH03132117A (ja) | 位相周波数比較器 | |
| JPH0519329B2 (ja) | ||
| JPH024018A (ja) | 位相同期回路 | |
| EP0553748A2 (en) | Divider synchronization circuit | |
| JPH04343525A (ja) | 周波数合成器を待機モードにする方法およびその装置 | |
| JPH0250655B2 (ja) | ||
| JPH07120942B2 (ja) | Ｐｌｌ回路 | |
| US5867545A (en) | Phase-locked loop circuit | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ | |
| JP2710969B2 (ja) | 位相同期ループ装置 | |
| JP2000196448A (ja) | 位相同期回路 | |
| KR20020042161A (ko) | 피엘엘(ｐｌｌ) 회로의 록 검출 회로 | |
| JPS62110320A (ja) | デジタルｐｌｌ回路 | |
| JP2000031819A (ja) | クロック同期回路 | |
| JP3263200B2 (ja) | 同期信号生成回路及び分周回路 | |
| JPS6342522A (ja) | 位相同期ル−プ回路 | |
| JPH0722943A (ja) | Ｐｌｌ装置 | |
| JPH0832567A (ja) | 複数の信号系のｐｌｌ使用による同期切替え方法 | |
| JPS5967730A (ja) | Ｐｌｌ回路 | |
| JPH0322706A (ja) | Ｐｌｌ装置 | |
| JPS58225731A (ja) | 同期回路 | |
| JPH08167843A (ja) | 位相同期発振器 |