JPH023250A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH023250A JPH023250A JP63149946A JP14994688A JPH023250A JP H023250 A JPH023250 A JP H023250A JP 63149946 A JP63149946 A JP 63149946A JP 14994688 A JP14994688 A JP 14994688A JP H023250 A JPH023250 A JP H023250A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- plane
- semiconductor device
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は極めて高速の移動度を有する電子を用いた化合
物半導体装置に関する。
物半導体装置に関する。
（従来の技術）
従来、この種の化合物半導体装置として、高純度層と、
該高純度層より広い禁制帯幅を有する電子供給層を接合
させた場合、高純度層内に二次元的に極めて移動度の高
い電子を含む電子層が生じることを利用した電界効果型
トランジスタか知られている。この電界効果型トランジ
スタでは、大きな移動度を持つ高濃度二次元電子によっ
て高い相互コンダクタンスを実現できることか報告され
ている。
該高純度層より広い禁制帯幅を有する電子供給層を接合
させた場合、高純度層内に二次元的に極めて移動度の高
い電子を含む電子層が生じることを利用した電界効果型
トランジスタか知られている。この電界効果型トランジ
スタでは、大きな移動度を持つ高濃度二次元電子によっ
て高い相互コンダクタンスを実現できることか報告され
ている。
一方、電子を線状に、即ち、−次元的に閉じ込めること
ができれば、二次元的な電子層よりも、電子密度を高く
でき、相互コンダクタンスを更に高くできるものと考え
られる。しかしながら、従来の技術では、電子を一次元
的に閉じ込めることは非常に困難である。
ができれば、二次元的な電子層よりも、電子密度を高く
でき、相互コンダクタンスを更に高くできるものと考え
られる。しかしながら、従来の技術では、電子を一次元
的に閉じ込めることは非常に困難である。
（発明が解決しようとする課題）
本発明は、従来の化合物半導体装置に比べより高い相互
コンダクタンスを得ることができる化合物半導体装置を
提供することである。
コンダクタンスを得ることができる化合物半導体装置を
提供することである。
本発明の池の目的は高濃度の電子を線状に閉じ込めて一
次元電子層を形成できる化合物半導体装置を提供するこ
とを課題とする。
次元電子層を形成できる化合物半導体装置を提供するこ
とを課題とする。
（課題を解決するための手段）
本発明は、極めて細い線状の（ＯＯ’１ ）面と、該（
００１）面を境界を接する（１１１）Ｂ方位面を露出さ
せた高純度層を用い、前記（００１）面には高純度層よ
り、も広い禁制帯幅を有する第１の化合物半導体結晶に
よって形成された電子供給層を形成する一方、（１１１
）面上に電子供給層に対して同等以上の禁制帯幅を有す
る第２の化合物半導体結晶を形成した化合物半導体装置
が得られる。
００１）面を境界を接する（１１１）Ｂ方位面を露出さ
せた高純度層を用い、前記（００１）面には高純度層よ
り、も広い禁制帯幅を有する第１の化合物半導体結晶に
よって形成された電子供給層を形成する一方、（１１１
）面上に電子供給層に対して同等以上の禁制帯幅を有す
る第２の化合物半導体結晶を形成した化合物半導体装置
が得られる。
（作 用）
本発明によれば、第１の化合物半導体結晶から、高純度
層に流入した電子は、それをとり囲むように形成された
（１１１）８面上の広い禁制帯幅を有する層によって両
側から閉じこめられて、実効的に細い線状の一次元電子
層となる。この−次元電子層を用いて相互コンダクタン
スの大きい電界効果型トランジスタを構成することがで
きる。
層に流入した電子は、それをとり囲むように形成された
（１１１）８面上の広い禁制帯幅を有する層によって両
側から閉じこめられて、実効的に細い線状の一次元電子
層となる。この−次元電子層を用いて相互コンダクタン
スの大きい電界効果型トランジスタを構成することがで
きる。
以下、図面を参照して本発明の詳細な説明する。
（実施例１）
第１図を参照すると、本発明の一実施例に係る化合物半
導体装置は下地としてのＧａＡｓ層１゜を有し、このＧ
ａＡｓ層１０は高純度層を形成している。ＧａＡｓ層１
０の表面には、第１の方位面として、＜００１）面１１
が線状に、即ち、次元的に露出されており、且つ、＜０
０１）面１１の両側に、（００１）面１１と境界を接す
るように設けられた第２の方位面としての（１１１）８
面１２が露出されている。ここで、ＧａＡ・８層１０は
ＧａＡｓ基板であってもよく、また、エピタキ・シャル
成長層であってもよい、この関係で、ＧａＡｓ層１０は
Ｉ［［−Ｖ族化合物半導体領域と呼ばれてもよい、上記
した互いに異なる方位面を露出させることはＧａＡｓ層
１０を通常の選択エツチングにより可能である。
導体装置は下地としてのＧａＡｓ層１゜を有し、このＧ
ａＡｓ層１０は高純度層を形成している。ＧａＡｓ層１
０の表面には、第１の方位面として、＜００１）面１１
が線状に、即ち、次元的に露出されており、且つ、＜０
０１）面１１の両側に、（００１）面１１と境界を接す
るように設けられた第２の方位面としての（１１１）８
面１２が露出されている。ここで、ＧａＡ・８層１０は
ＧａＡｓ基板であってもよく、また、エピタキ・シャル
成長層であってもよい、この関係で、ＧａＡｓ層１０は
Ｉ［［−Ｖ族化合物半導体領域と呼ばれてもよい、上記
した互いに異なる方位面を露出させることはＧａＡｓ層
１０を通常の選択エツチングにより可能である。
次に、（００１）面１１上に、電子供給層として第１の
ＡｊＧａＡｓ層１６を成長させると共に、（１１１）８
面１２上に第２のＡＪＧａＡｓ層１７を成長させる。こ
こで、第１及び第２のＡｊＧａＡｓ層１６及び１７には
、不純物としてケイ素（Ｓｉ）が添加されており、これ
らＡｊＧａＡｓ層１６及び１７はＧａＡｓ層１０より広
い禁制帯を有している。
ＡｊＧａＡｓ層１６を成長させると共に、（１１１）８
面１２上に第２のＡＪＧａＡｓ層１７を成長させる。こ
こで、第１及び第２のＡｊＧａＡｓ層１６及び１７には
、不純物としてケイ素（Ｓｉ）が添加されており、これ
らＡｊＧａＡｓ層１６及び１７はＧａＡｓ層１０より広
い禁制帯を有している。
通常、＜００１）面１１上の［［−Ｖ族化合物半導体に
添加したケイ素はドナーとなり、ｎ型ドーパントとして
働くが、（１１１）８面１２上の■Ｖ族化合物半導体に
添加した場合、アクセプタとなり、ｐ型ドーパントとし
て働くことが知られている。
添加したケイ素はドナーとなり、ｎ型ドーパントとして
働くが、（１１１）８面１２上の■Ｖ族化合物半導体に
添加した場合、アクセプタとなり、ｐ型ドーパントとし
て働くことが知られている。
また、高温でＡＪＧａＡｓ層を形成する場合、同一成長
条件下であっても、（１１１）８面１２では（００１）
面１１に比べて、Ｇａ原子の脱離量が多く、結果として
、（１１１）８面１２には、（００１）面１１よりもＡ
１組成の高いＡＪＧａＡｓ層が形成されることか判明し
た。このことは、同一条件で生成された第１及び第２の
Ａｊ ＧａＡｓ層１６及び１７のうち、（１１１）８面
１２上に形成された第２のＡｊＧａＡｓ層１７は（００
１）面１１上に形成された第１のＡＮ ＧａＡｓ層１６
に比べて広い禁制帯幅を有していることになる。
条件下であっても、（１１１）８面１２では（００１）
面１１に比べて、Ｇａ原子の脱離量が多く、結果として
、（１１１）８面１２には、（００１）面１１よりもＡ
１組成の高いＡＪＧａＡｓ層が形成されることか判明し
た。このことは、同一条件で生成された第１及び第２の
Ａｊ ＧａＡｓ層１６及び１７のうち、（１１１）８面
１２上に形成された第２のＡｊＧａＡｓ層１７は（００
１）面１１上に形成された第１のＡＮ ＧａＡｓ層１６
に比べて広い禁制帯幅を有していることになる。
以上述べた構成では、（００１）面１１上には、ＧａＡ
ｓ層１０より広い禁制帯幅を有する第１のＡＮ ＧａＡ
ｓ層（ｎ型ＡＪＧａＡｓ層）１６が形成され、ＧａＡｓ
層１０とへテロ接合をなし、ＧａＡｓ層１０中に電子カ
ス層（以下、単に、電子層と呼ぶ）２０を生成する。ま
た、（１１１）８面１２上には、第１のＡＪＧａＡｓ層
１６より更に禁制帯幅の広い第２のＡＪＧａＡｓ層＜ｐ
型ＡｊＧａＡｓ層）１７が形成されている。
ｓ層１０より広い禁制帯幅を有する第１のＡＮ ＧａＡ
ｓ層（ｎ型ＡＪＧａＡｓ層）１６が形成され、ＧａＡｓ
層１０とへテロ接合をなし、ＧａＡｓ層１０中に電子カ
ス層（以下、単に、電子層と呼ぶ）２０を生成する。ま
た、（１１１）８面１２上には、第１のＡＪＧａＡｓ層
１６より更に禁制帯幅の広い第２のＡＪＧａＡｓ層＜ｐ
型ＡｊＧａＡｓ層）１７が形成されている。
上記した構成においては、ＧａＡｓ層１０の（００１）
面１１近傍領域は両側から禁制帯幅の広いｐ型ＡｊＧａ
Ａｓ層１７によって挾まれており、このため、ＧａＡｓ
層１０中にはｐ型ＡＮ ＧａＡｓ層１７に沿って空乏層
が形成される。
面１１近傍領域は両側から禁制帯幅の広いｐ型ＡｊＧａ
Ａｓ層１７によって挾まれており、このため、ＧａＡｓ
層１０中にはｐ型ＡＮ ＧａＡｓ層１７に沿って空乏層
が形成される。
空乏層に挾まれた電子！２０は極めて細い線状、即ち、
−次元の電子層となる。このような−次元電子層２０に
流れる電流は第２のＡｊＧａＡｓ層１７上に層圧７上加
することによって制御できる。
−次元の電子層となる。このような−次元電子層２０に
流れる電流は第２のＡｊＧａＡｓ層１７上に層圧７上加
することによって制御できる。
第２図は第１図に示された電子層２０中を流れる電流を
′Ｍ御する系を説明するための模式図である。第２図で
は、ＧａＡｓ層１０の下部に、ｐ型ＡＪ ＧａＡｓ層２
１か設けられている。図示されたＧａＡｓ層１０には、
３つの＜００１）面と、各（００１）面に隣接した（１
１１）Ｂ面が形成されており、各（００１）面及び（１
１１）Ｂ面は、第１及び第２のＡｊＧａＡｓ層１６及び
１７によって被覆されている。この構成では、容筒１の
Ａｌｌ ＧａＡｓ層１６下部のＧａＡｓ層１０中には、
電子層が第２図の前方から後方へ延びる方向に形成され
ている。また、第１のＡＪ ＧａＡｓ層１６の前方端及
び後方端は共通に接続されて、前方共通領域２２及び後
方共通領域２３を構成している。これら前方及び後方共
通領域２２及び２３はＧａＡｓ層１０の（００１）面上
に形成されているなめ、第１のＡＮ ＧａＡｓ層１６と
同様に、ｎ型ＡＪ ＧａＡｓ層であることは言うまでも
ない。
′Ｍ御する系を説明するための模式図である。第２図で
は、ＧａＡｓ層１０の下部に、ｐ型ＡＪ ＧａＡｓ層２
１か設けられている。図示されたＧａＡｓ層１０には、
３つの＜００１）面と、各（００１）面に隣接した（１
１１）Ｂ面が形成されており、各（００１）面及び（１
１１）Ｂ面は、第１及び第２のＡｊＧａＡｓ層１６及び
１７によって被覆されている。この構成では、容筒１の
Ａｌｌ ＧａＡｓ層１６下部のＧａＡｓ層１０中には、
電子層が第２図の前方から後方へ延びる方向に形成され
ている。また、第１のＡＪ ＧａＡｓ層１６の前方端及
び後方端は共通に接続されて、前方共通領域２２及び後
方共通領域２３を構成している。これら前方及び後方共
通領域２２及び２３はＧａＡｓ層１０の（００１）面上
に形成されているなめ、第１のＡＮ ＧａＡｓ層１６と
同様に、ｎ型ＡＪ ＧａＡｓ層であることは言うまでも
ない。
前方及び後方共通領域２２及び２３上には、電子層の延
在方向を横切る方向に第１及び第２の電極２６及び２７
が設けられている。
在方向を横切る方向に第１及び第２の電極２６及び２７
が設けられている。
第２図では、第１及び第２の電極２６及び２７を用いて
、平行に延びる３本の電子層に一次元的に電流を流すこ
とができ、且つ、ｐ型 ＡｊＧａＡｓ層２１に印加される電圧を調節することに
よってＡｊＧａＡｓ層１７に印加される電圧を制御する
ことができる。これにより、電子層の二次元的な広がり
を調節することができ、したがって、電子層に流れる電
流の大きさを制御できる。
、平行に延びる３本の電子層に一次元的に電流を流すこ
とができ、且つ、ｐ型 ＡｊＧａＡｓ層２１に印加される電圧を調節することに
よってＡｊＧａＡｓ層１７に印加される電圧を制御する
ことができる。これにより、電子層の二次元的な広がり
を調節することができ、したがって、電子層に流れる電
流の大きさを制御できる。
（実施例２）
第３図は、本発明の池の実施例に係る化合物半導体装置
を示し、第１図と同一の機能を有する部分には同一の参
照符号が付されている。この化合物半導体装置を製作す
る場合、まず、下地のＧａＡｓ層１０に選択エツチング
を施して溝部を形成し、講部の底部に（００１）面１１
及び溝部の両側側面に（１１１）Ｂ面１２を露出させる
。
を示し、第１図と同一の機能を有する部分には同一の参
照符号が付されている。この化合物半導体装置を製作す
る場合、まず、下地のＧａＡｓ層１０に選択エツチング
を施して溝部を形成し、講部の底部に（００１）面１１
及び溝部の両側側面に（１１１）Ｂ面１２を露出させる
。
次に、露出された＜００１）面１１及び（１１１）８面
１２上に、ケイ素を不純物として ＡＪＧａＡｓ層を成長させると、第１図の場合と同様に
、（００１）面１１上には、第１のＡＮ ＧａＡｓ層と
してｎ型Ａ、ＱＧａＡｓ層１６が形成されると共に、（
１１１）８面１２上には、第２のＡＮ ＧａＡｓ層とし
てｐ型Ａｊ ＧａＡｓ層１７が形成される。
１２上に、ケイ素を不純物として ＡＪＧａＡｓ層を成長させると、第１図の場合と同様に
、（００１）面１１上には、第１のＡＮ ＧａＡｓ層と
してｎ型Ａ、ＱＧａＡｓ層１６が形成されると共に、（
１１１）８面１２上には、第２のＡＮ ＧａＡｓ層とし
てｐ型Ａｊ ＧａＡｓ層１７が形成される。
第３図の実施例では、上記したｎ型及びｐ型ＡＮ Ｇａ
Ａｓ層１６及び１７の成長後、更に、高純度のＧａＡｓ
層３０を成長させる。この場合、高濃度の電子層２０′
が成長されたＧａＡｓ層３０内にも形成され、この電子
層２０′は第１図に示された実施例の場合と同様に禁制
帯幅の広いｐ型ＡＪ ＧａＡｓ層１７によって囲まれて
いるため、細い線状となる。
Ａｓ層１６及び１７の成長後、更に、高純度のＧａＡｓ
層３０を成長させる。この場合、高濃度の電子層２０′
が成長されたＧａＡｓ層３０内にも形成され、この電子
層２０′は第１図に示された実施例の場合と同様に禁制
帯幅の広いｐ型ＡＪ ＧａＡｓ層１７によって囲まれて
いるため、細い線状となる。
この構成において、電子層２０′中に流れる電流を制御
するためには、ＧａＡｓ層３０の電子層２０′に対応す
る位置にショットキー電極３１を設ければよい。
するためには、ＧａＡｓ層３０の電子層２０′に対応す
る位置にショットキー電極３１を設ければよい。
上記した実施例では、ＧａＡｓ層の（００１）面と（１
１１）８面上にＡＮ ＧａＡｓ層を形成した場合につい
てのみ説明したが、本発明は何等これに限定されること
なく、池の■−Ｖ族化合物半導体（例えば、Ｉｎ、Ｐ等
を含む化合物半導体）を用いた場合、互いに異なる他の
方位面〈例えば、（００１）面と＜３１１）面）を用い
た場合、あるいは、Ｓｔ以外の不純物を用いた場合にも
同様に適用できる。
１１）８面上にＡＮ ＧａＡｓ層を形成した場合につい
てのみ説明したが、本発明は何等これに限定されること
なく、池の■−Ｖ族化合物半導体（例えば、Ｉｎ、Ｐ等
を含む化合物半導体）を用いた場合、互いに異なる他の
方位面〈例えば、（００１）面と＜３１１）面）を用い
た場合、あるいは、Ｓｔ以外の不純物を用いた場合にも
同様に適用できる。
（発明の効果）
以上述べたように、本発明によれば、−次元的に高密度
の電子層を形成することにより、このため、高速で且つ
駆動能力の大きな電界効果トランジス、夕を実現するこ
とができる。
の電子層を形成することにより、このため、高速で且つ
駆動能力の大きな電界効果トランジス、夕を実現するこ
とができる。
第１図は本発明の一実施例に係る化合物半導体装置を示
す図。第２図は第１図の化合物半導体装置を具体的に説
明するための斜視図。第３図は本発明の他の実施例に係
る化合物半導体装置の断面図。 １０・−ＧａＡｓ層、１６＝−ｎ−Ａｊ ＧａＡｓ、１
７−＝ｐ−ＡＮ ＧａＡｓ、２０．２０′−・・−次元
電子層、２６．２７・・・電極、３０−Ｇ ａ Ａ ｓ
層、３１・・・ショットキー電極。 第１図 第２図
す図。第２図は第１図の化合物半導体装置を具体的に説
明するための斜視図。第３図は本発明の他の実施例に係
る化合物半導体装置の断面図。 １０・−ＧａＡｓ層、１６＝−ｎ−Ａｊ ＧａＡｓ、１
７−＝ｐ−ＡＮ ＧａＡｓ、２０．２０′−・・−次元
電子層、２６．２７・・・電極、３０−Ｇ ａ Ａ ｓ
層、３１・・・ショットキー電極。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １予め定められた第１の方位面及び該第１の方位面とは
異なる面方位を有し、前記第１の方位面と境界を接する
ように設けられた第２の方位面とを露出させたIII−Ｖ
族化合物半導体領域を備え、前記化合物半導体領域より
広い禁制帯幅を有する第１の化合物半導体結晶を前記第
１の方位面上に形成すると共に、前記第１の化合物半導
体結晶と同等以上の禁制帯幅を有する第２の化合物半導
体結晶を前記第２の方位面上に形成したことを特徴とす
る化合物半導体装置。 ２前記第１及び第２の方位面はそれぞれ （００１）及び（１１１）Ｂ方位面であることを特徴と
する特許請求の範囲第１項記載の化合物半導体装置。 ３前記第１及び第２の化合物半導体結晶中にIV族元素を
不純物として添加することを特徴とする特許請求の範囲
第１項記載の化合物半導体装置。 ４第１及び第２の化合物半導体に添加するIV族不純物元
素として、ケイ素（Ｓｉ）を用いることを特徴とする特
許請求の範囲第３項記載の化合物半導体装置。 ５前記第１の方位面上に、前記第１の化合物半導体結晶
を接合することによって第１の化合物半導体結晶中に形
成される電子層の両端に電極を設けると共に、前記第２
の化合物半導体結晶に電圧を印加することにより、前記
電子層中に流れる電流を制御することを特徴とする特許
請求の範囲第１項記載の化合物半導体装置。 ６予め定められた禁制帯幅を有する高純度層と該高純度
層より広い禁制帯幅を有し、且つ、前記高純度層より純
度の低い第１の化合物半導体層を接合した化合物半導体
装置において、前記高純度層は前記第１の化合物半導体
層との接合面と、当該接合面に隣接した側面とを有し、
前記側面には前記第１の化合物半導体層とは極性の異な
る第２の化合物半導体層が接合されていることを特徴と
する化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149946A JP2718511B2 (ja) | 1988-06-20 | 1988-06-20 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149946A JP2718511B2 (ja) | 1988-06-20 | 1988-06-20 | 化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023250A true JPH023250A (ja) | 1990-01-08 |
| JP2718511B2 JP2718511B2 (ja) | 1998-02-25 |
Family
ID=15486035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63149946A Expired - Lifetime JP2718511B2 (ja) | 1988-06-20 | 1988-06-20 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718511B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114160A (ja) * | 2009-11-26 | 2011-06-09 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
| JP2011129828A (ja) * | 2009-12-21 | 2011-06-30 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210623A (ja) * | 1985-03-15 | 1986-09-18 | Sony Corp | 半導体装置の製法 |
| JPS63299111A (ja) * | 1987-05-29 | 1988-12-06 | Nippon Telegr & Teleph Corp <Ntt> | 一次元量子細線の製造方法 |
-
1988
- 1988-06-20 JP JP63149946A patent/JP2718511B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210623A (ja) * | 1985-03-15 | 1986-09-18 | Sony Corp | 半導体装置の製法 |
| JPS63299111A (ja) * | 1987-05-29 | 1988-12-06 | Nippon Telegr & Teleph Corp <Ntt> | 一次元量子細線の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114160A (ja) * | 2009-11-26 | 2011-06-09 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
| JP2011129828A (ja) * | 2009-12-21 | 2011-06-30 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2718511B2 (ja) | 1998-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6347983A (ja) | 炭化珪素電界効果トランジスタ | |
| JPH0620039B2 (ja) | 半導体装置の製法 | |
| JPH0383332A (ja) | 炭化珪素半導体装置の製造方法 | |
| US5981986A (en) | Semiconductor device having a heterojunction | |
| JPH023250A (ja) | 化合物半導体装置 | |
| JPH02266569A (ja) | 電界効果トランジスタ | |
| JPH0810751B2 (ja) | 半導体装置 | |
| JPS5963769A (ja) | 高速半導体素子 | |
| US4716129A (en) | Method for the production of semiconductor devices | |
| JP2703885B2 (ja) | 半導体装置 | |
| JPH0249422A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH0567056B2 (ja) | ||
| JPS6367342B2 (ja) | ||
| JPH028450B2 (ja) | ||
| JPS61174775A (ja) | 半導体装置 | |
| JPH0289325A (ja) | 化合物半導体の構造体及びその形成方法 | |
| JP2656937B2 (ja) | 高電子移動度トランジスタ | |
| JPS61230379A (ja) | 半導体装置 | |
| JPH05275453A (ja) | 接合ｆｅｔ及びその製造方法 | |
| JPS59222964A (ja) | 半導体装置 | |
| JPH025439A (ja) | 半導体基板 | |
| JPS60198877A (ja) | ホ−ル素子 | |
| JPS61210678A (ja) | 化合物半導体装置 | |
| JP2800457B2 (ja) | 半導体装置 | |
| JP2671553B2 (ja) | 電界効果半導体装置 |