JPH02300834A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH02300834A JPH02300834A JP1121006A JP12100689A JPH02300834A JP H02300834 A JPH02300834 A JP H02300834A JP 1121006 A JP1121006 A JP 1121006A JP 12100689 A JP12100689 A JP 12100689A JP H02300834 A JPH02300834 A JP H02300834A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- rom
- input
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Storage Device Security (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
ROM等の記憶装置を備えた半導体装置に関し、暗号ル
ールを複雑化し、外部の観測からROMデータを確実に
保護することを目的とし、予めデータが書込まれた記憶
装置を備えた半導体装置において、前記記憶装置へのア
ドレスおよび該アドレスに従って記憶装置から読み出さ
れるデータを受け、これらアドレスおよびデータを入力
とする論理演算を実行(−1演算結果を外部に出力する
データ変換回路を設けて構成している。[Detailed Description of the Invention] [Summary] With regard to semiconductor devices equipped with storage devices such as ROM, data is written in advance in order to complicate encryption rules and reliably protect ROM data from external observation. In a semiconductor device equipped with a storage device, a semiconductor device receives an address to the storage device and data read from the storage device according to the address, and executes a logical operation using these addresses and data as input (outputs the -1 operation result to the outside). It is configured by providing a data conversion circuit to do this.
〔産業上の利用分野)
本発明は、半導体装置に関し、特に、例えばファームウ
ェア等のデータを予め書き込んだROM等の記憶装置を
備えた半導体装置であって、外部からのROMデータ解
読を困難にした半導体装置に関する。[Field of Industrial Application] The present invention relates to a semiconductor device, and in particular to a semiconductor device equipped with a storage device such as a ROM in which data such as firmware is written in advance, and which makes it difficult to decode the ROM data from the outside. Related to semiconductor devices.
−aに、マイクロプロセッサ等のデータ処理装置には、
各種プログラムやデータ等を(例えば、マスクにより)
書き込んだROMが備えられる。-a, in data processing devices such as microprocessors,
Various programs and data (for example, by masking)
A written ROM is provided.
こうしたプログラムは、処理機能の重要な一部を担・う
とともに、高度なノウハウが含まれていることが多く、
したがって、マイクロプロセッサ等に組み込んだあ止は
、容易に外部から解読できないようにする要求がある。These programs are responsible for an important part of processing functions and often contain advanced know-how.
Therefore, there is a need for a lock built into a microprocessor or the like to be difficult to read from the outside.
ROMデータの外部観測を困難にする方法としては、例
えば、ROMデータ用の外部端子の組み合わせを適当に
変更するようにしたもの(第1従来例)や、ROMデー
タの一部のビットを反転させて出力するようにしたもの
(第2従来例)などが知られている。Examples of methods to make it difficult to externally observe ROM data include appropriately changing the combination of external terminals for ROM data (first conventional example), or inverting some bits of ROM data. A device (second conventional example) is known in which the output is performed using the same method.
すなわち、第1従来例によれば、ROMデータのビット
順が外部端子の組み合わせに応じて変化して取り出され
るので、この組み合わせを知らなければ、正しいROM
データを知ることができない。また、第2従来例によれ
ば、一部のビットが反転出力されるので、この反転ビッ
トの位置を知らなければ、正しいROMデータを知るこ
とができない。In other words, according to the first conventional example, the bit order of ROM data is changed depending on the combination of external terminals, so if you do not know this combination, you cannot select the correct ROM.
Unable to know the data. Further, according to the second conventional example, since some bits are inverted and output, correct ROM data cannot be known unless the position of the inverted bits is known.
そして、このような第1、第2従来例によれば、ROM
データの読出し試験を行・う者は当然外部端子の組み合
わせあるいは反転ビットの位置を知る立場にあるから、
試験を支障なく行うことができる。According to such first and second conventional examples, the ROM
The person conducting the data read test is naturally in a position to know the combination of external terminals and the position of the inverted bit.
The test can be conducted without any problems.
〔発明が解決しようとする課題]
しかしながら、このような従来の前記第1、第2従来例
にあっては、ROMデータのピノI・位置を入れ替えた
り、あるいは一部のビットを反転させたりするといった
比較的に簡単な暗号ルールを採用していたため、暗号ル
ールを見破られる恐れがあり、外部の観測からROMデ
ータを確実に保護するといった面では不充分なものであ
った。[Problems to be Solved by the Invention] However, in the first and second conventional examples, the pin I position of the ROM data is swapped, or some bits are inverted. Since relatively simple encryption rules such as the above were adopted, there was a risk that the encryption rules could be discovered, and the ROM data was not sufficiently protected from external observation.
本発明は、このような問題点に鑑みてなされたもので、
暗号ルールを複雑化し、外部の観測からROMデータを
確実に保護することを目的としている。The present invention was made in view of these problems, and
The purpose is to complicate the encryption rules and reliably protect ROM data from external observation.
本発明に係る半導体回路装置は」二記目的を達成するた
めに、予めデータが書込まれた記憶装置を備えた半導体
装置において、前記記憶装置へのアト1/スおよび該ア
ドレスに従って記憶装置から読み出されるデータを受け
、これらアドレスおよびデータを入力とする論理演算を
実行し、演算結果を外部に出力するデータ変換回路を設
けて構成している。In order to achieve the second object, the semiconductor circuit device according to the present invention is a semiconductor device equipped with a memory device in which data is written in advance, an address to the memory device and an address from the memory device according to the address. It is configured by providing a data conversion circuit that receives read data, executes logical operations using these addresses and data as input, and outputs the operation results to the outside.
本発明では、アドレスおよびデータを入力とする論理演
算式により暗号ルールが設定される。したがって、アド
レスのビット数やデータのビット数に相当して複雑化し
た暗号ルールを持つことができる。In the present invention, encryption rules are set using logical expressions that take addresses and data as inputs. Therefore, it is possible to have encryption rules that are more complex than the number of address bits and data bits.
以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be explained based on the drawings.
第1〜3図は本発明に係る半導体装置の一実施例を示す
図である。1 to 3 are diagrams showing an embodiment of a semiconductor device according to the present invention.
第1図において、1は例えばLSIのチップ(若しくは
パッケージ)、2はCP()、3はROM(記憶手段)
、4はデータ変換回路であり、八〇〜A7はアドレス信
号、D0〜D、1はROM3から出力されたデータ、○
D0〜OD、はデータ変換回路4から出力された暗号化
データである。In FIG. 1, 1 is an LSI chip (or package), 2 is a CP (), and 3 is a ROM (storage means).
, 4 is a data conversion circuit, 80 to A7 are address signals, D0 to D, 1 is data output from ROM3, ○
D0 to OD are encrypted data output from the data conversion circuit 4.
第2図はデータ変換回路4の機能ブロック図である。こ
の図において、八〇〜A1は論理和回路4aおよび論理
積回路4bに入力され、同じ< D。FIG. 2 is a functional block diagram of the data conversion circuit 4. In this figure, 80 to A1 are input to the OR circuit 4a and the AND circuit 4b, and the same <D.
〜D、は論理和回路4aおよび論理積回路4bに入力さ
れている。論理和回路4aは、A0〜AnおよびD0〜
Dfiの各ビットペア(A OとDo、A1とり、・・
・・・・A、、とDn)毎のオア論理を取るもので、そ
のオア論理出力は、OR,〜OR。~D, are input to the OR circuit 4a and the AND circuit 4b. The OR circuit 4a has A0 to An and D0 to
Each bit pair of Dfi (A O and Do, A1, etc.)
...A, , and Dn), and the OR logic output is OR, ~OR.
(ちなみに、OR,はAoとDoのオア論理結果)で表
される。また、論理積回路4bは、八〇〜A、。(Incidentally, OR is the OR logical result of Ao and Do). Further, the AND circuit 4b has 80 to A.
およびり。−D、、の各ビットベア毎のアンド論理を取
るもので、そのアンド論理出力は、AN 00〜AND
fi (ちなみに、AND、iiA、とり、のアンド論
理結果)で表される。Andri. -D, , takes AND logic for each bit bear, and the AND logic output is AN 00 to AND
It is expressed as fi (by the way, the AND logic result of AND, iiA, and Tori).
これらのOR,〜OR,およびANDo〜AND7は選
択回路4cに入力され、選択回路4cは選択信号SEL
に従って0RO−ORrlあるいはANDo −AND
、の何れか一方の論理出力を選択し、暗号データOD
o〜OD、として出力する。なお、上記A0〜A、1お
よびSELは、千ツブ1外部からコントロールができ、
若しくはその状態を外部からモニターすることができる
。These OR, ~OR, and ANDo~AND7 are input to the selection circuit 4c, and the selection circuit 4c receives the selection signal SEL.
0RO-ORrl or ANDo -AND according to
, select one of the logical outputs, and encrypt data OD.
Output as o~OD. In addition, the above A0 to A, 1 and SEL can be controlled from outside Sentsubu 1.
Alternatively, the status can be monitored from the outside.
このような構成において、OD6〜OD、はSE I−
に従ってORo 〜ORn−A N D o ”−A
N D 11−〇R0〜ORn→ANDO〜AND、→
・・・・・・を操り返す。ここで、OR,〜OR,およ
びA N D 。In such a configuration, OD6 to OD are SE I-
According to ORo ~ ORn-A N Do”-A
N D 11-〇R0~ORn→ANDO~AND, →
Manipulate... Here, OR, ~OR, and A N D .
〜AND、は、次式■、■の論理演算式で表される。~AND is expressed by the following logical operation formulas (1) and (2).
OR,=A、+p、・・・・・・■
AND、 −A、xD、・・・・・・■但し、i:ビ
ット番号0〜n、
すなわち、任意の時点におけるDi (ROM3の読
出しデータ)をチップ外部で観測した場合、D、に対応
するOD、は、OR,若しくはAND。OR, = A, +p, ...... ■ AND, -A, xD, ...... ■ However, i: bit number 0 to n, that is, Di at any time (read data of ROM3 ) is observed outside the chip, the OD corresponding to D is OR or AND.
とじて観測され、これは上式〇若しくは上式〇の暗号ル
ールに従ってデータ変換されたことになる。This means that the data has been converted according to the above formula 〇 or the encryption rule of the above formula 〇.
一方、ROM3のデータを試験をする場合、当該試験を
実行する者は、上式■、■およびOR,、AND、の選
択順序(すなわち、SELのタイミング)を知る立場に
あるから、観測されたOD。On the other hand, when testing the data in ROM3, the person executing the test is in a position to know the selection order of the above equations O.D.
からり、を解読することは容易であり、試験の実行に何
ら支障はない。It is easy to decipher and there is no problem in running the test.
ここで、第2図のデータ変換回路4を具体化した例を、
第3図に基づいて説明する。なお、説明の簡単のために
3ビツト構成にしている。Here, an example embodying the data conversion circuit 4 in FIG. 2 is as follows.
This will be explained based on FIG. Note that for the sake of simplicity, a 3-bit configuration is used.
第3図において、3つのオアゲートG、−G。In FIG. 3, three or gates G, -G.
は論理和回路4aを構成し、また、3つのアントゲ−)
04〜G、は論理積回路4bを構成し、さらに、インバ
ータゲートG1、アンドゲートG。constitutes the logical sum circuit 4a, and the three ant games)
04 to G constitute an AND circuit 4b, which further includes an inverter gate G1 and an AND gate G.
〜0.およびオアゲートG14〜G1.は選択回路4c
を構成している。~0. and ORGATE G14-G1. is the selection circuit 4c
It consists of
次表1は、1つのビットの真理値を示す表である。Table 1 below shows the truth value of one bit.
(本頁、以下余白)
表 1
但し、×:不定値
この真理値表は、暗号の解読表(但し、1ピッ1−分)
として使用できる。すなわち、今、A、を0にしたとき
に、OD、が、5EL−L″で01S E L−“TI
”で1になったとすると、そのときのD、の解読値は1
であることが、この真理値表から判る。実際の暗号解読
表は、次表2の真理値表(但し、第3図に示す3ビツト
構成の場合)が使用される。(This page, blank space below) Table 1 However, ×: Undefined value This truth table is a cipher deciphering table (however, 1 pit 1 minute)
Can be used as That is, now when A is set to 0, OD is 5EL-L" and 01SEL-"TI
” becomes 1, then the deciphered value of D is 1
It can be seen from this truth table that The truth table shown in Table 2 below (however, in the case of the 3-bit configuration shown in FIG. 3) is used as the actual decoding table.
(本頁、以下余白)
表2において、今、A、 、A、 、A、を(001〕
にしたときに、ODZ 、OD、 、OD。が、5EL
=’“L ’”で(001L 5EL−“’ IN ”
で(111)になったとすると、このときの1〕2、D
t、Doの解読値は(111]であることが判る。ある
いは00..00..00.が上記のようにならなけれ
ば故障であることが判る。したがって、このような真理
値表を知る立場にある者のみがROM3の内容を外部か
ら解読することができるので、ROM3のデータを確実
に保護することができる。また、試験を支障なく実行す
ることができる。(This page, blank space below) In Table 2, now A, ,A, ,A, is (001)
When , ODZ , OD, , OD. But 5EL
='“L’” (001L 5EL-“’IN”
If it becomes (111), then 1]2,D at this time
It can be seen that the deciphered values of t and Do are (111]. Or, if 00..00..00. does not become as above, it is known that there is a failure. Therefore, knowing such a truth table Since only a person in a position can decode the contents of the ROM 3 from the outside, the data in the ROM 3 can be reliably protected. Also, the test can be executed without any problems.
なお、本発明は、上記実施例に限定されるものではない
、要は、A、〜A、とD0〜D、とを論理演算してその
結果を出力できる回路構成で、しかも、その論理演算を
表す真理値表(解読表として使用する)を備えるもので
あればよい。It should be noted that the present invention is not limited to the above-mentioned embodiments.In short, the present invention is a circuit configuration that can perform logical operations on A, ~A, and D0~D and output the result, and that the logical operation It is sufficient if it has a truth table (used as a decoding table) representing .
本発明によれば、アドレスおよびデータの双方を入力と
して論理演算を行い、その演算結果を暗号化データとし
て出力するように構成したので、暗号ルールを複雑化す
ることができ、外部の観測からROMデータを確実に保
護することができる。According to the present invention, since a logical operation is performed using both an address and data as input, and the result of the operation is output as encrypted data, it is possible to complicate the encryption rule, and it is possible to Data can be reliably protected.
第1〜3図は本発明に係る半導体装置の一実施例を示す
図であり、
第1図はその構成図、
第2図はそのデータ変換回路の機能ブロック図、第3図
はそのデータ変換回路の一例の具体的な回路図である。
3・・・・・・ROM(記憶装置)、
4・・・・・・データ変換回路。
讐
一実施例の構成図
第1図1 to 3 are diagrams showing one embodiment of a semiconductor device according to the present invention, in which FIG. 1 is a configuration diagram thereof, FIG. 2 is a functional block diagram of its data conversion circuit, and FIG. 3 is its data conversion circuit. FIG. 2 is a specific circuit diagram of an example of a circuit. 3...ROM (storage device), 4...Data conversion circuit. Figure 1: Configuration diagram of the embodiment
Claims (1)
おいて、 前記記憶装置へのアドレスおよび該アドレスに従って記
憶装置から読み出されるデータを受け、これらアドレス
およびデータを入力とする論理演算を実行し、 演算結果を外部に出力するデータ変換回路を設けたこと
を特徴とする半導体装置。[Scope of Claims] In a semiconductor device equipped with a memory device in which data is written in advance, a logic device that receives an address to the memory device and data read from the memory device according to the address, and receives these addresses and data as input. A semiconductor device characterized by being provided with a data conversion circuit that executes arithmetic operations and outputs the arithmetic results to the outside.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1121006A JPH02300834A (en) | 1989-05-15 | 1989-05-15 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1121006A JPH02300834A (en) | 1989-05-15 | 1989-05-15 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02300834A true JPH02300834A (en) | 1990-12-13 |
Family
ID=14800457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1121006A Pending JPH02300834A (en) | 1989-05-15 | 1989-05-15 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02300834A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6230244B1 (en) | 1997-06-12 | 2001-05-08 | Oki Electric Industry Co., Ltd. | Memory device with read access controlled by code |
-
1989
- 1989-05-15 JP JP1121006A patent/JPH02300834A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6230244B1 (en) | 1997-06-12 | 2001-05-08 | Oki Electric Industry Co., Ltd. | Memory device with read access controlled by code |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4120030A (en) | Computer software security system | |
| US4764959A (en) | Single-chip microcomputer with encryptable function on program memory | |
| KR101809076B1 (en) | Integrated circuit chip for prevention reverse engineering | |
| JP2002328845A (en) | Semiconductor integrated circuit and IC card security protection method | |
| JPS6267800A (en) | Semiconductor integrated circuit device | |
| JPS60254347A (en) | Rom protection mechanism | |
| JP3844116B2 (en) | Encryption / decryption device and IC card | |
| US11171647B2 (en) | Integrated electronic circuit | |
| JPH02300834A (en) | Semiconductor device | |
| RU2002120470A (en) | Portable data carrier with their protection against unauthorized access ensured by distortion of messages | |
| US6408073B1 (en) | Scramble circuit to protect data in a read only memory | |
| Rosenfeld et al. | Security-aware SoC test access mechanisms | |
| JP5541277B2 (en) | Data processing apparatus and data processing method | |
| US20080141340A1 (en) | Semiconductor Device Having Power Consumption Analysis Preventing Function | |
| JPS63152241A (en) | Data bus cryptographic system | |
| JPH11175334A (en) | Program data protective circuit | |
| US20010025344A1 (en) | Non-deterministic method for secured data transfer | |
| JPH07219852A (en) | Semiconductor memory device | |
| Kocher | Computer security is broken: can better hardware help fix it? | |
| JPH03263147A (en) | Semiconductor integrated circuit device | |
| JP2624249B2 (en) | Processor with imitation prevention function | |
| KR200163017Y1 (en) | Input and output gate array device with password | |
| US8358780B2 (en) | Execution unit for performing the data encryption standard | |
| JPH02108141A (en) | Microcomputer | |
| JPS6313200A (en) | Integrated circuit |