JPH022511A - Driving device for active matrix type liquid crystal display device - Google Patents
Driving device for active matrix type liquid crystal display deviceInfo
- Publication number
- JPH022511A JPH022511A JP14562888A JP14562888A JPH022511A JP H022511 A JPH022511 A JP H022511A JP 14562888 A JP14562888 A JP 14562888A JP 14562888 A JP14562888 A JP 14562888A JP H022511 A JPH022511 A JP H022511A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- time
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
データ電極に与えられたデータを、TFTを介して液晶
セルに書き込むアクティブマトリクス型液晶表示装置の
駆動装置に関し、
前記TFTの劣化を防止してアクティブマトリクス型液
晶表示装置の表示品質を安定させることを目的とし、
アクティブマトリクス型液晶表示装置の動作時間を計数
する動作時間計数手段と、前記液晶表示装置の非動作時
に、前記液晶表示装置の動作時にTFTのゲートに印加
されるバイアス電圧とは逆極性の所定のバイアス電圧を
、前記TFTのゲートに印加する逆バイアス回路と、前
記計数時間の計数時間と、前記逆バイアス回路の印加電
圧に応じて、この逆バイアス回路の印加時間を制御する
印加時間制御手段とを備えて構成する。[Detailed Description of the Invention] [Summary] Regarding a driving device for an active matrix type liquid crystal display device that writes data given to a data electrode into a liquid crystal cell via a TFT, the active matrix type liquid crystal display device can prevent deterioration of the TFT. In order to stabilize the display quality of the liquid crystal display device, the present invention includes an operating time counting means for counting the operating time of the active matrix type liquid crystal display device, and a means for counting the operating time of the active matrix type liquid crystal display device; a reverse bias circuit that applies a predetermined bias voltage of opposite polarity to the bias voltage applied to the gate to the gate of the TFT; and an application time control means for controlling the application time of the reverse bias circuit.
本発明はアクティブマトリクス型液晶表示装置の駆動装
置に関し、特に、液晶表示装置の表示品質の劣化を防止
するように構成されたアクティブマトリクス型液晶表示
装置の駆動装置に関する。The present invention relates to a driving device for an active matrix liquid crystal display device, and more particularly to a driving device for an active matrix liquid crystal display device configured to prevent deterioration in display quality of the liquid crystal display device.
近年、アクティブマトリクス駆動方式のフラットデイス
プレィの研究、開発が盛んに行われている。このアクテ
ィブマトリクス駆動方式のフラットデイスプレィはブラ
ウン管に比べて奥行を少なくすることができるので、ポ
ケント型テレビやラップトノブ型コンピュータ等の表示
器として商品化もなされている。In recent years, active matrix drive type flat displays have been actively researched and developed. Since this active matrix drive type flat display can have a smaller depth than a cathode ray tube, it has also been commercialized as a display device for pocket-type televisions, laptop-knob type computers, and the like.
ところが、アクティブマトリクス駆動方式では、スイッ
チング素子として用いられるTFT(F−4膜トランジ
スタ)、特にa−3iTFT(アモルファス−シリコン
型薄膜トランジスタ)の特性の劣化により液晶表示装置
の表示品質が低下することがあり、この改善が望まれて
いる。However, in the active matrix driving method, the display quality of the liquid crystal display device may deteriorate due to deterioration of the characteristics of TFTs (F-4 film transistors) used as switching elements, especially a-3i TFTs (amorphous silicon thin film transistors). , this improvement is desired.
第5図は従来のアクティブマトリクス型液晶表示装置1
00の構成を示すものである。一般に、従来のアクティ
ブマトリクス型表示装置は、液晶セルが配置された表示
層を2つのガラス基板で挟んで構成されており、一方の
ガラス基板上にスイッチング素子であるTFTの走査電
極と、液晶セルの一方の電極(以下対向電極と記す)が
形成され、他方のガラス基板上にデータ電極が液晶セル
の共通電極として形成されている。そして、各データ電
極4はデータ電極ドライバ40によって駆動され、各走
査電極5は走査電極ドライバ50によって駆動されるが
、ここでは表示層にある1つの液晶セル3のTFT8と
の接続および各電極との接続についてのみ説明する。Figure 5 shows a conventional active matrix liquid crystal display device 1.
This shows the configuration of 00. In general, a conventional active matrix display device is constructed by sandwiching a display layer on which liquid crystal cells are arranged between two glass substrates. On one glass substrate, a scanning electrode of a TFT, which is a switching element, and a liquid crystal cell are placed on one glass substrate. One electrode (hereinafter referred to as a counter electrode) is formed on the other glass substrate, and a data electrode is formed on the other glass substrate as a common electrode of the liquid crystal cell. Each data electrode 4 is driven by a data electrode driver 40, and each scan electrode 5 is driven by a scan electrode driver 50, but here, the connection with the TFT 8 of one liquid crystal cell 3 in the display layer and the connection with each electrode Only the connection will be explained.
アクティブマトリクス型液晶表示装置100には第5図
に示すようにデータ電極4、走査電極5及び対向電極7
の3本の電極があり、データ電極4と対向電極7との間
に1つの液晶セル([、C) 3と、この液晶セル3を
制御するT’ F T 8が設けられている。TFT8
の制御端子(ゲート)は走査電極5に接続されており、
2つの被制御端子の一方(ドレイン)はデータ電極4に
、他方(ソース)は液晶セル3の一方の端子に接続され
ている。また、液晶セル3の他方の端子は対向電極7に
接続されており、この実施例では対向電極7は接地され
ている。As shown in FIG. 5, the active matrix liquid crystal display device 100 includes a data electrode 4, a scanning electrode 5, and a counter electrode 7.
There are three electrodes, and one liquid crystal cell ([,C) 3 and a T'FT 8 for controlling this liquid crystal cell 3 are provided between the data electrode 4 and the counter electrode 7. TFT8
The control terminal (gate) of is connected to the scanning electrode 5,
One of the two controlled terminals (drain) is connected to the data electrode 4 , and the other (source) is connected to one terminal of the liquid crystal cell 3 . Further, the other terminal of the liquid crystal cell 3 is connected to a counter electrode 7, and in this embodiment, the counter electrode 7 is grounded.
以上のように構成されたアクティブマトリクス型液晶表
示装置100の動作を第6図を用いて説明する。The operation of the active matrix liquid crystal display device 100 configured as above will be explained using FIG. 6.
液晶セル3は交流電圧を印加しないと劣化するために、
対向電極7は波形イで示すように0■に保持され、デー
タ電極4の電圧は波形口で示すようにこの対向電極7の
電位を中心にした交番電圧となっている。データ電極4
の交番電圧の周期はテレビ映像におけるラスクスキャン
の1垂直走査時間(16,7m5)の2倍である。走査
電極5は波形ハで示すように通常OV未満に保持されて
おり、TFT8をオンにする時だけ高い電圧となる。Since the liquid crystal cell 3 deteriorates unless AC voltage is applied,
The counter electrode 7 is held at 0■ as shown by the waveform A, and the voltage of the data electrode 4 is an alternating voltage centered on the potential of the counter electrode 7, as shown by the waveform opening. data electrode 4
The period of the alternating voltage is twice as long as one vertical scanning time (16.7 m5) of a rusk scan in a television image. The scanning electrode 5 is normally maintained at a voltage lower than OV, as shown by waveform C, and becomes high only when the TFT 8 is turned on.
般にTFT8をオンする時間は60μsとなっている。Generally, the time for turning on the TFT 8 is 60 μs.
そして、T F T 8のオン毎にそのときのデータ電
極4のデータが、波形二で示すように液晶セル3に書き
込まれることになる。Then, each time the T F T 8 is turned on, the data on the data electrode 4 at that time is written into the liquid crystal cell 3 as shown by waveform 2.
ところが、前述のアクティブマトリクス型液晶表示装置
100では、TFT8はオン状態よりもオフ状態の方が
溝かに長いために、TFT8のゲートには等価的に負電
圧が印加されるごとになり、”T” F T 8のドレ
イン電流−ゲート電圧特性は、第7図に示すように初期
状態から次第に負側にシフトしてい(。例えば、実線で
示す初期の特性(使用時間し−0)の状態から使用時間
1000時間が経過すると、TFT8のドレイン電流−
ゲート電圧特性は一点鎖線で示すように負側にシフトさ
れる。However, in the above-mentioned active matrix liquid crystal display device 100, since the groove of the TFT 8 is longer in the off state than in the on state, each time a negative voltage is applied to the gate of the TFT 8, As shown in FIG. 7, the drain current vs. gate voltage characteristics of the T" After 1000 hours of use, the drain current of TFT8 -
The gate voltage characteristic is shifted to the negative side as shown by the dashed line.
すると、TFT8をオフ状!膿にするためにゲー)・に
走査電極5を負の電位(V 6art)を印加した時に
、初期状態ではドレイン電流■。、1が殆ど流れないが
、1000時間経過後では微小のトレイン電流I LE
AKが液晶セル3に流れることになり、先に液晶セル3
に書き込まれたデータ電位が保持できなくなる。即ち、
従来のアクティブマトリクス型液晶表示装置100には
液晶セル3のコントラストが次第に低下するという課題
がある。Then, TFT8 is turned off! When a negative potential (V6art) is applied to the scanning electrode 5 to drain the drain, the drain current becomes ■ in the initial state. , 1 hardly flows, but after 1000 hours, a minute train current I LE
AK will flow to liquid crystal cell 3, and liquid crystal cell 3 will flow first.
It becomes impossible to hold the data potential written in. That is,
The conventional active matrix liquid crystal display device 100 has a problem in that the contrast of the liquid crystal cell 3 gradually decreases.
なお、前述の現象は、a−3iTFTのゲートに十電圧
を印加すると、TFTはオン状態になってドレイン電流
が流れるが、蓄積状態の電子がゲート絶縁膜/活性層界
面にトラップされてしきい値がプラス側にシフトされ、
逆に、ゲートに負電圧を印加すると、TFTはオフ状態
になり、ドレイン電流は、10− ’ 2A以下になっ
て、トラップされた電子が放出され、しきい値がマイナ
ス側にシフトされるという特性によるものである。The above-mentioned phenomenon is that when ten voltages are applied to the gate of an a-3i TFT, the TFT turns on and drain current flows, but the accumulated electrons are trapped at the gate insulating film/active layer interface and reach a threshold. The value is shifted to the positive side,
Conversely, when a negative voltage is applied to the gate, the TFT turns off, the drain current drops below 10-'2 A, the trapped electrons are released, and the threshold is shifted to the negative side. This is due to its characteristics.
本発明の目的は、アクティブマトリクス型液晶表示装置
に用いられるTFTの経時変化によるしきい値のマイナ
ス方向へのシフトをなくシ、TFT型液晶表示装置の液
晶セルのコントラストを常に安定させることができるよ
うにすることができるアクティブマトリクス型液晶表示
装置の駆動装置を提供することにある。An object of the present invention is to eliminate shifts in the negative direction of the threshold value due to changes over time in TFTs used in active matrix liquid crystal display devices, and to constantly stabilize the contrast of liquid crystal cells in the TFT liquid crystal display device. An object of the present invention is to provide a driving device for an active matrix liquid crystal display device that can perform the following operations.
前記目的を達成する本発明のアクティブマトリクス型液
晶表示装置の構成が第1図に示される。The structure of an active matrix type liquid crystal display device of the present invention that achieves the above object is shown in FIG.
図において、10はデータ電極とその対向電極との間に
液晶を介在させて液晶セルを形成し、このデータ電極に
与えられたデータをTFTを介して前記液晶セルに書き
込むアクティブマトリクス型液晶表示装置の駆動装置を
示している。駆動装置10の中に設けられた動作時間計
数手段lは前記液晶表示装置の動作時間を計数し、逆バ
イアス回路2は前記液晶表示装置の動作時にTFTのゲ
ートに印加されるバイアス電圧とは逆極性の所定のバイ
アス電圧を、前記液晶表示装置の非動作時に前記計数手
段】の前記TFTのゲートに印加する。In the figure, 10 is an active matrix type liquid crystal display device in which a liquid crystal cell is formed by interposing a liquid crystal between a data electrode and its counter electrode, and data given to the data electrode is written into the liquid crystal cell via a TFT. The driving device is shown. An operating time counting means l provided in the driving device 10 counts the operating time of the liquid crystal display device, and a reverse bias circuit 2 calculates a bias voltage opposite to the bias voltage applied to the gate of the TFT when the liquid crystal display device is operating. A bias voltage of a predetermined polarity is applied to the gate of the TFT of the counting means when the liquid crystal display device is not in operation.
この時、駆動装置10の中に設けられた印加時間制御手
段3は、前記計数時間1の計数時間と、前記逆バイアス
回路(2)の印加電圧に応じて、この逆バイアス回路2
の印加時間を制御する。At this time, the application time control means 3 provided in the drive device 10 controls the reverse bias circuit 2 according to the counting time 1 and the voltage applied to the reverse bias circuit (2).
control the application time.
本発明のアクティブマトリクス型液晶表示装置の駆動装
置によれば、アクティブマトリクス型液晶表示装置の動
作時間に応じて、アクティブマトリクス型液晶表示装置
の非動作時にTFTのゲートに逆バイアスを印加し、T
FTのドレイン電流ゲート電圧特性が負方向にシフトし
た分だけ非動作時の逆バイアスによって初期位置に戻す
ようにするので、TFTのドレイン電流−ゲート電圧特
性が常に初期位置に保持される。よって、TFTが劣化
せずTFTオフ時のドレイン電流が増加しないので、液
晶セルのコントラストが低下しない。According to the driving device for an active matrix type liquid crystal display device of the present invention, a reverse bias is applied to the gate of the TFT when the active matrix type liquid crystal display device is not in operation, depending on the operating time of the active matrix type liquid crystal display device.
Since the drain current-gate voltage characteristic of the TFT is returned to the initial position by the reverse bias during non-operation by the amount shifted in the negative direction, the drain current-gate voltage characteristic of the TFT is always maintained at the initial position. Therefore, the TFT does not deteriorate and the drain current when the TFT is off does not increase, so the contrast of the liquid crystal cell does not deteriorate.
以下添付図面を用いて本発明の実施例を詳細に説明する
。Embodiments of the present invention will be described in detail below with reference to the accompanying drawings.
第2図は本発明のアクティブマトリクス型液晶表示装置
の駆動装置の一実施例の構成を示すものであり、従来と
同じ部材については同し符号を付しである。FIG. 2 shows the structure of an embodiment of a driving device for an active matrix type liquid crystal display device according to the present invention, and the same members as in the prior art are given the same reference numerals.
第2図において、100はアクティブマトリクス型液晶
表示装置であり、その表示パネル60には、TFT(薄
膜トランジスタ)によってオン/オフされる液晶セル3
が、マトリクス状に設けられたデータ電極4と走査電極
5との間に多数設けられている。データ電極4の各線は
データ電極ドライバ40によって電圧が与えられるよう
になっており、走査電極5の各線は走査電極ドライバ5
0によって電圧が与えられるようになっている。In FIG. 2, 100 is an active matrix type liquid crystal display device, and the display panel 60 includes liquid crystal cells 3 that are turned on and off by TFTs (thin film transistors).
A large number of electrodes are provided between data electrodes 4 and scanning electrodes 5 which are arranged in a matrix. Each line of the data electrode 4 is supplied with a voltage by a data electrode driver 40, and each line of the scan electrode 5 is supplied with a voltage by a scan electrode driver 5.
The voltage is given by 0.
10はアクティブマトリクス型液晶表示装置100の駆
動回路であり、この駆動回路10の中には液晶表示装置
100の動作時制′41■回路20と、液晶表示装置1
00の非動作時制御回路30とがあり、切換スイッチS
WI、 SW2を介してそれぞれアクティブマトリクス
型液晶表示装置100に接続している。この切換スイッ
チSWI、 SW2はそれぞれ接点a、b、cを備えて
おり、接点aが動作時制?I11回路20に接続し、接
点すが非動作時制御回路30に接続し、接点Cがアクテ
ィブマトリクス型液晶表示装置100に接続している。Reference numeral 10 denotes a drive circuit for the active matrix type liquid crystal display device 100, and this drive circuit 10 includes an operation clock circuit 20 of the liquid crystal display device 100, and a drive circuit 10 for the liquid crystal display device 100.
00 non-operating control circuit 30, and a changeover switch S.
They are connected to the active matrix liquid crystal display device 100 via WI and SW2, respectively. These changeover switches SWI and SW2 are each equipped with contacts a, b, and c, and contact a is the operating tense mode. The contact C is connected to the I11 circuit 20, the contact C is connected to the non-operating control circuit 30, and the contact C is connected to the active matrix liquid crystal display device 100.
そして、切換スイッチSWI、 SW2は電源スィッチ
PSWに連動して切り換わるようになっており、電源ス
ィッチPS−がオンの時に接点aと接点Cが接続し、電
・源スイッチpst11がオフの時に接点すと接点Cが
接続するように構成されている。従って、動作時制御回
路20は電源スィッチPSWがオンの時に、データ電極
ドライバ40と走査電極ドライバ50とを制御し、非動
作時制御回路30は電源スィッチPSWがオフの時に、
データ電極ドライバ40と走査電極ドライバ50とを制
御する。The selector switches SWI and SW2 are switched in conjunction with the power switch PSW, so that when the power switch PS- is on, contacts a and contact C are connected, and when the power switch pst11 is off, the contacts are connected. The contact point C is configured to connect with the contact point C. Therefore, the operating control circuit 20 controls the data electrode driver 40 and the scanning electrode driver 50 when the power switch PSW is on, and the non-operating control circuit 30 controls the data electrode driver 40 and the scanning electrode driver 50 when the power switch PSW is off.
The data electrode driver 40 and the scan electrode driver 50 are controlled.
この実施例には、電源スィッチPSWに連動するもう一
つの切換スイッチSW3が設けられており、これも電源
スイッチPS讐がオンの時に接点aと接点Cが接続し、
電源スィッチPSWがオフの時に接点すと接点Cが接続
するように構成されている。This embodiment is provided with another changeover switch SW3 that is linked to the power switch PSW, and when the power switch PS is turned on, contacts a and C are connected.
The structure is such that when the power switch PSW is turned off, the contact C is connected.
そして、接点aはハイレベル“■”の電源、例えば電源
スイ・7チPSWが接続する電源回路11に接続され、
接点すは接地され、接点Cは非作動時制御回路30のタ
イマカウンタ31に接続されている。Contact a is connected to a power supply circuit 11 connected to a high level "■" power supply, for example, a power switch/7-inch PSW,
Contact point C is grounded, and contact point C is connected to a timer counter 31 of the control circuit 30 during non-operation.
タイマカウンタ31はアクティブマトリクス型液晶表示
装置100の動作時間を計数するものであり、電源スィ
ッチPSWがオンとなって接点Cがハイレベル“1(”
になると時間の計数を開始し、電源スィッチPSKがオ
フとなって接点Cが接地されると時間の計数を中止する
。タイマカウンタ31によって計数された時間は時間制
御回路32に入力されるようになっており、この時間制
御回路32はタイマカウンタ31から入力された時間計
数値に対して、逆バイアス印加回路34からアクティブ
マトリクス型液晶表示装W100に印加される予め定め
られた逆バイアス電圧に応じて、内蔵された変換テーブ
ル(後述)から夕・イマ33の駆動時間を演算し、演算
した駆動時間をタイマ33に出力する。The timer counter 31 counts the operating time of the active matrix liquid crystal display device 100, and when the power switch PSW is turned on, the contact C becomes a high level "1 (").
When this happens, time counting starts, and when power switch PSK is turned off and contact C is grounded, time counting is stopped. The time counted by the timer counter 31 is input to a time control circuit 32, and this time control circuit 32 is activated by a reverse bias application circuit 34 in response to the time count value input from the timer counter 31. According to the predetermined reverse bias voltage applied to the matrix type liquid crystal display device W100, the driving time of the evening/timer 33 is calculated from a built-in conversion table (described later), and the calculated driving time is output to the timer 33. do.
タイマ33は逆バイアス印加回路34のオン/オフを制
御する機能を備えており、時間制御回路32により指示
された駆動時間だけ逆バイアス印加回路34をオンし、
逆バイアス印加回路34からの逆バイアス電圧が切換ス
イッチSWI、 SW2を介してデータ電極ドライバ4
0および走査電極ドライバ50に印加されるようにする
。そして、時間制御回路32から指示された時間が経過
すると、タイマ33は逆バイアス印加回路34をオフす
るとともに、タイマカウンタ31の計数値をリセットし
、電源スィッチPS−がオンされた時にタイマカウンタ
31がOからアクティブマドIJクス型液晶表示装R1
00の動作時間を計数できるようにする。The timer 33 has a function of controlling on/off of the reverse bias application circuit 34, and turns on the reverse bias application circuit 34 for the drive time instructed by the time control circuit 32.
The reverse bias voltage from the reverse bias application circuit 34 is applied to the data electrode driver 4 via the changeover switches SWI and SW2.
0 and is applied to the scan electrode driver 50. When the time instructed by the time control circuit 32 has elapsed, the timer 33 turns off the reverse bias application circuit 34 and resets the count value of the timer counter 31. When the power switch PS- is turned on, the timer counter 31 From O to active mud IJ type liquid crystal display R1
00 operation time can be counted.
第3図は第2図の実施例においてアクティブマトリクス
型液晶表示装置100が非作動時制御回路20により作
動しているときの、データ電極4の波形(TFT8のド
レイン電圧V、)、走査電極5の波形(TFT8のゲー
ト電圧■G)、液晶セル3の駆動波形(TFT8のソー
ス電圧VS)および対向電極7の波形の一例を示してい
る。液晶セル3は交流電圧を印加しないと劣化するため
に、対向電極7はこの実施例でもOVに保持され、デー
タ電極4の電圧は波形■。で示すようにこの対向電極7
の電位を中心にした交番電圧となっている。データ電極
4の交番電圧の周期は、従来装置同様にテレビ映像にお
けるラスクスキャンの1垂直走査時間(16,7m5)
の2倍である。FIG. 3 shows the waveform of the data electrode 4 (drain voltage V of the TFT 8) and the scanning electrode 5 when the active matrix liquid crystal display device 100 is operated by the non-operating control circuit 20 in the embodiment shown in FIG. (gate voltage of TFT 8 G), drive waveform of liquid crystal cell 3 (source voltage VS of TFT 8), and waveform of counter electrode 7 are shown. Since the liquid crystal cell 3 deteriorates unless an alternating current voltage is applied, the counter electrode 7 is maintained at OV in this embodiment as well, and the voltage of the data electrode 4 has a waveform of ■. As shown in this counter electrode 7
It is an alternating voltage centered on the potential of . The period of the alternating voltage of the data electrode 4 is one vertical scanning time (16.7 m5) of a rusk scan in a television image, as in the conventional device.
It is twice as much.
例えば、TFT8のドレイン電圧■。が±5Vの交番電
圧、ゲート電圧■6が通常は一10Vで、データ書込時
に+IOVのパルスを発生ずる電圧であるとすると、T
FT8のソース電圧■、はドレイン電圧■。と同じ±I
OVの交番電圧となる。この状態ではTFT8のゲート
ストレス電圧■。はゲート−ソース間電圧VCSとゲー
ト−ドレイン間電圧V (、pの平均値Vco= (V
6s+VcD)/2となり、この実施例ではゲートスト
レス電圧の平均値は一10Vとなる。For example, the drain voltage of TFT8. Assuming that is an alternating voltage of ±5V and gate voltage 6 is normally -10V, which is the voltage that generates a +IOV pulse when writing data, then T
The source voltage ■ and the drain voltage ■ of FT8 are. Same as ±I
This becomes an alternating voltage of OV. In this state, the gate stress voltage of TFT8 is ■. is the gate-source voltage VCS and the gate-drain voltage V (, p average value Vco= (V
6s+VcD)/2, and in this embodiment, the average value of the gate stress voltage is -10V.
ところで、TFTのドレイン電流−ゲート電圧特性の初
期状態からの負側へのシフトは、ゲートストレス電圧V
Gのa乗に比例し、温度に対して活性化型であることが
知られている。そこで、この実施例では、非動作時制御
回路30の逆バイアス印加回路34からアクティブマト
リクス型液晶表示装置100に印加する逆バイアス電圧
を、ゲートストレス電圧VGの3倍程度の+30Vに設
定する。By the way, the shift of the drain current-gate voltage characteristic of the TFT from the initial state to the negative side is caused by the gate stress voltage V
It is known that it is proportional to G to the a power and is activated by temperature. Therefore, in this embodiment, the reverse bias voltage applied from the reverse bias applying circuit 34 of the non-operating control circuit 30 to the active matrix liquid crystal display device 100 is set to +30V, which is approximately three times the gate stress voltage VG.
これによって、液晶表示装置の非動作時には動作時のv
、=−10Vに対して3倍の逆バイアス電圧vG=+3
0Vが印加される。すると、液晶表示装置の非動作時の
TFT8のドレイン電流−ゲート電圧特性の初期状態か
らの負側へのシフトの速さは、約9倍(30” /10
2)になり、非動作時のゲートバイアス時間は、動作時
の1/9に設定すればTFT8の特性のシフトは完全に
キャンセルできることになる。As a result, when the liquid crystal display device is not in operation, the v during operation is reduced.
, = 3 times the reverse bias voltage vG = -10V = +3
0V is applied. Then, the speed at which the drain current-gate voltage characteristic of TFT 8 shifts to the negative side from the initial state when the liquid crystal display device is not operating is approximately 9 times (30"/10
2), and if the gate bias time during non-operation is set to 1/9 of that during operation, the shift in the characteristics of the TFT 8 can be completely canceled.
次に第4図を用いて第2図のように構成されたアクティ
ブマトリクス型液晶表示装置の駆動装置の動作を説明す
る。Next, the operation of the driving device for the active matrix liquid crystal display device configured as shown in FIG. 2 will be explained using FIG. 4.
時刻t0において電源スィッチPS−がオンになると、
切換スイッチSWI、 SW2. SW3の接点a−c
が接続され、アクティブマトリクス型液晶表示装置10
0が表示動作を開始すると共に、タイマカウンタ31が
その動作時間を計数する。時刻t、にて電源スィッチP
SWがオフされると、切換スイッチSWI SW2.
SW3の接点b−cが接続され、アクティブマトリク
ス型液晶表示装置100は非動作状態となるとともに、
タイマカウンタ31も計数を停止する。この時のタイマ
カウンタ31の計数値が90であったとすると、この数
値は時間制御回路32に入力され、時間制御回路32は
この計数値と非動作時制御回路30の逆バイアス電圧の
値とから変換テーブル(図示せず)を用いてタイマ33
が逆バイアス印加回路34を稼働させる時間を演算し、
この時間をタイマ33に出力する。タイマ33はこの指
示された時間だけ計数を行い、その間道バイアス印加回
路34を動作させて逆バイアス電圧をTFT8に印加さ
せる。When the power switch PS- is turned on at time t0,
Changeover switch SWI, SW2. SW3 contacts a-c
is connected to the active matrix liquid crystal display device 10.
0 starts the display operation, and the timer counter 31 counts the operation time. At time t, power switch P is turned on.
When SW is turned off, the changeover switches SWI SW2.
Contacts b-c of SW3 are connected, and the active matrix liquid crystal display device 100 becomes inactive, and
The timer counter 31 also stops counting. Assuming that the count value of the timer counter 31 at this time is 90, this value is input to the time control circuit 32, and the time control circuit 32 uses this count value and the value of the reverse bias voltage of the non-operating control circuit 30. Timer 33 using a conversion table (not shown)
calculates the time for operating the reverse bias application circuit 34,
This time is output to the timer 33. The timer 33 counts only this instructed time, during which time the bias application circuit 34 is operated to apply a reverse bias voltage to the TFT 8.
変換テーブルは、アクティブマトリクス型液晶表示装置
100の動作時にTFT8に印加されるゲートストレス
電圧と、液晶表示装置100の非動作時に非動作時制御
回路30からTFTに印加される逆バイアス電圧との組
み合わせにより、タイマカウンタ31にて計数された時
間に対してタイマ33を稼働させる時間をどの程度に設
定するかを決定する為のものであり、時間制御回路32
はこの変換テーブルをもとにしてタイマ駆動時間を演算
する。The conversion table is a combination of the gate stress voltage applied to the TFT 8 when the active matrix liquid crystal display device 100 is in operation, and the reverse bias voltage applied to the TFT from the non-operating control circuit 30 when the liquid crystal display device 100 is not operating. This is to determine how much time to operate the timer 33 with respect to the time counted by the timer counter 31, and the time control circuit 32
calculates the timer drive time based on this conversion table.
例えば、液晶表示装置100の動作時のゲートストレス
電圧と、非動作時の逆バイアス電圧とが等しい場合は、
時間制御回路32からはタイマカウンタ31の計数値と
全く同じ数値がタイマ33に出力されることになる。こ
の実施例では、前述のように、非動作時の逆バイアス電
圧が動作時のゲートストレス電圧の3倍であるので、時
間制御回路32からはタイマカウンタ31の計数値90
の1/9の値である10がタイマ33に対して出力され
る。For example, if the gate stress voltage when the liquid crystal display device 100 is in operation is equal to the reverse bias voltage when it is not in operation,
The time control circuit 32 outputs a value exactly the same as the count value of the timer counter 31 to the timer 33. In this embodiment, as described above, since the reverse bias voltage during non-operation is three times the gate stress voltage during operation, the time control circuit 32 outputs the count value 90 of the timer counter 31.
10, which is 1/9 of the value, is output to the timer 33.
このようにして、時刻t0からLlまでの時間の1/9
の時間が経過した時刻t2になると、タイマ33は逆バ
イアス印加回路34の動作を停止させると共に、タイマ
カウンタ31に対してリセット信号を送って前回計数し
た値をクリアする。この時刻t1から時刻t2までの逆
バイアス電圧のTFT8への印加によりTFT8の特性
は正方向にシフトされ、アクティブマトリクス型液晶表
示Wff100が動作中のTFT8の特性の負方向への
シフトは完全にキャンセルされることになる。In this way, 1/9 of the time from time t0 to Ll
At time t2, when the time has elapsed, the timer 33 stops the operation of the reverse bias applying circuit 34, and sends a reset signal to the timer counter 31 to clear the previously counted value. By applying the reverse bias voltage to TFT 8 from time t1 to time t2, the characteristics of TFT 8 are shifted in the positive direction, and the shift in the characteristics of TFT 8 in the negative direction while active matrix liquid crystal display Wff100 is operating is completely canceled. will be done.
なお、前述の実施例ではアクティブマトリクス型液晶表
示装置100の動作時毎に、電源スィッチがオフされた
直後に非動作時制御回路30からTFTに逆バイアス電
圧を印加しているが、TFTに逆バイアスを印加するの
は必ずしもアクティブマトリクス型液晶表示装置100
の動作終了直後に限定されるものではなく、予めアクテ
ィブマトリクス型液晶表示装置100の動作時間に制限
を設け、その制限時間を経過したら、電源オフ後にその
制限時間によってシフトした量に相当する時間だけ逆バ
イアス電圧をTFTに印加してシフトffiをキャンセ
ルするようにしても良いものである。In the above-mentioned embodiment, a reverse bias voltage is applied to the TFT from the non-operating control circuit 30 immediately after the power switch is turned off every time the active matrix liquid crystal display device 100 is operated. It is not necessarily the active matrix liquid crystal display device 100 that applies the bias.
The operation time of the active matrix liquid crystal display device 100 is not limited to immediately after the end of the operation, but a limit is set in advance on the operation time of the active matrix liquid crystal display device 100, and after that time limit has elapsed, the operation time is not limited to immediately after the end of the operation. It is also possible to cancel the shift ffi by applying a reverse bias voltage to the TFT.
以上説明したように、本発明のアクティブマトリクス型
液晶表示装置の駆動装置によれば、アクティブマトリク
ス型液晶表示装置動作中にシフトしたTFTの特性を、
この装置の非動作中に完全にキャンセルできるので、ア
クティブマトリクス型液晶表示装置の表示劣化を完全に
なくすことができ、長期間にわたって表示劣化のない信
頼性の高いアクティブマトリクス型液晶表示装置を実現
することができるという効果がある。As explained above, according to the driving device for an active matrix type liquid crystal display device of the present invention, the characteristics of the TFTs shifted during the operation of the active matrix type liquid crystal display device can be
Since it can be completely canceled while the device is not operating, it is possible to completely eliminate the display deterioration of the active matrix type liquid crystal display device, thereby realizing a highly reliable active matrix type liquid crystal display device with no display deterioration over a long period of time. It has the effect of being able to
第1図は本発明のアクティブマトリクス型液晶表示装置
の原理ブロック図、第2図は本発明のアクティブマトリ
クス型液晶表示装置の駆動装置の一実施例の構成を示す
回路図、第3図は第2図の表示装置の駆動例を示す波形
図、第4図は第2図の制御回路の動作例を示す波形図、
第5図は従来のアクティブマトリクス型液晶表示装置の
構成を示す回路図、第6図は第5図の回路の駆動波形図
、第7図は薄膜トランジスタのドレイン電流−ゲート電
圧特性の初期状態からのシフトを説明する線図である。
1・・・動作時間計数手段、
2・・・印加時間制御手段、
3・・・逆バイアス手段、
4・・・データ電極、 5・・・走査電極、7・・・
対向電極、 8・・・T P T、10・・・駆
動回路、
20・・・動作時制御回路、
30・・・非動作時制御回路、
31・・・タイマカウンタ、
32・・・時間制御回路、 33・・・タイマ、34・
・・逆バイアス印加回路、
100・・・アクティブマトリクス型液晶表示装置、S
WI〜SW3・・・切換スイッチ、
PS讐・・・電源スィッチ。FIG. 1 is a principle block diagram of an active matrix type liquid crystal display device of the present invention, FIG. 2 is a circuit diagram showing the configuration of an embodiment of a driving device for an active matrix type liquid crystal display device of the present invention, and FIG. FIG. 2 is a waveform diagram showing an example of driving the display device; FIG. 4 is a waveform diagram showing an example of the operation of the control circuit in FIG. 2;
Figure 5 is a circuit diagram showing the configuration of a conventional active matrix liquid crystal display device, Figure 6 is a driving waveform diagram of the circuit in Figure 5, and Figure 7 is a diagram showing the drain current-gate voltage characteristics of a thin film transistor from its initial state. It is a line diagram explaining a shift. DESCRIPTION OF SYMBOLS 1... Operating time counting means, 2... Application time control means, 3... Reverse bias means, 4... Data electrode, 5... Scanning electrode, 7...
Counter electrode, 8...TPT, 10... Drive circuit, 20... Control circuit during operation, 30... Control circuit during non-operation, 31... Timer counter, 32... Time control Circuit, 33...Timer, 34...
...Reverse bias application circuit, 100...Active matrix liquid crystal display device, S
WI~SW3...Choice switch, PSen...Power switch.
Claims (1)
晶セルを形成し、このデータ電極に与えられたデータを
TFTを介して前記液晶セルに書き込むアクティブマト
リクス型液晶表示装置の駆動装置(10)であって、 前記液晶表示装置の動作時間を計数する動作時間計数手
段(1)と、 前記液晶表示装置の非動作時に、前記液晶表示装置の動
作時にTFTのゲートに印加されるバイアス電圧とは逆
極性の所定のバイアス電圧を、前記TFTのゲートに印
加する逆バイアス回路(2)と、前記計数時間(1)の
計数時間と、前記逆バイアス回路(2)の印加電圧に応
じて、この逆バイアス回路(2)の印加時間を制御する
印加時間制御手段(3)と、を備えたアクティブマトリ
クス型液晶表示装置の駆動装置。[Claims] An active matrix liquid crystal display in which a liquid crystal is interposed between a data electrode and its counter electrode to form a liquid crystal cell, and data given to the data electrode is written into the liquid crystal cell via a TFT. A drive device (10) for the device, comprising: an operation time counting means (1) for counting the operation time of the liquid crystal display device; a reverse bias circuit (2) that applies a predetermined bias voltage of opposite polarity to the applied bias voltage to the gate of the TFT; a counting time of the counting time (1); A driving device for an active matrix liquid crystal display device, comprising an application time control means (3) for controlling the application time of the reverse bias circuit (2) according to an applied voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14562888A JPH022511A (en) | 1988-06-15 | 1988-06-15 | Driving device for active matrix type liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14562888A JPH022511A (en) | 1988-06-15 | 1988-06-15 | Driving device for active matrix type liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022511A true JPH022511A (en) | 1990-01-08 |
Family
ID=15389403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14562888A Pending JPH022511A (en) | 1988-06-15 | 1988-06-15 | Driving device for active matrix type liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022511A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231596A (en) * | 1990-04-28 | 1993-07-27 | Matsushita Electric Industrial Co., Ltd. | Position detector having a single set detector for absolute codes |
| KR100448938B1 (en) * | 1997-07-25 | 2004-11-20 | 삼성전자주식회사 | Driving device of thin film transistor liquid crystal display |
| JP2006293216A (en) * | 2005-04-14 | 2006-10-26 | Seiko Epson Corp | UNIT CIRCUIT, ITS CONTROL METHOD, ELECTRONIC DEVICE, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE |
| JP2012113292A (en) * | 2010-11-05 | 2012-06-14 | Semiconductor Energy Lab Co Ltd | Driving method for display device |
-
1988
- 1988-06-15 JP JP14562888A patent/JPH022511A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231596A (en) * | 1990-04-28 | 1993-07-27 | Matsushita Electric Industrial Co., Ltd. | Position detector having a single set detector for absolute codes |
| KR100448938B1 (en) * | 1997-07-25 | 2004-11-20 | 삼성전자주식회사 | Driving device of thin film transistor liquid crystal display |
| JP2006293216A (en) * | 2005-04-14 | 2006-10-26 | Seiko Epson Corp | UNIT CIRCUIT, ITS CONTROL METHOD, ELECTRONIC DEVICE, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE |
| JP2012113292A (en) * | 2010-11-05 | 2012-06-14 | Semiconductor Energy Lab Co Ltd | Driving method for display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7215311B2 (en) | LCD and driving method thereof | |
| KR100381883B1 (en) | Display apparatus and portable electronic apparatus that can reduce consumptive power, and method of driving display apparatus | |
| JP5346380B2 (en) | Pixel circuit and display device | |
| JP2001282205A (en) | Active matrix type liquid crystal display device and driving method thereof | |
| CN102498509A (en) | Pixel circuit and display device | |
| US8581814B2 (en) | Method for driving pixels of a display panel | |
| US10629147B2 (en) | Display device | |
| KR20050018749A (en) | Display and method for driving the same | |
| JPH022511A (en) | Driving device for active matrix type liquid crystal display device | |
| JPH0126077B2 (en) | ||
| JPH01291216A (en) | Active matrix type liquid crystal display device | |
| JP3515410B2 (en) | Active matrix type liquid crystal display device and driving method thereof (reset driving) | |
| JP2004094169A (en) | Common circuit and common voltage adjustment method | |
| JP2861266B2 (en) | Active matrix type liquid crystal display device and driving method thereof | |
| JP4518717B2 (en) | Liquid crystal display | |
| JPH09236790A (en) | Liquid crystal display device and its drive method | |
| JP3154907B2 (en) | Driving method of display device | |
| JP2743183B2 (en) | Driving method of active matrix display device | |
| JP2010002812A (en) | Liquid crystal display device | |
| KR100706222B1 (en) | Liquid Crystal Display Having Partial Display Mode And Its Driving Method | |
| JPH0697381B2 (en) | Driving method for active matrix display device | |
| JP2005017934A (en) | Display device | |
| JPS63175889A (en) | Driving of active matrix type liquid crystal panel | |
| JP2626651B2 (en) | Liquid crystal device | |
| JPH06118910A (en) | Method for driving liquid crystal display device |