JPH02219160A - Bus controller - Google Patents
Bus controllerInfo
- Publication number
- JPH02219160A JPH02219160A JP4076489A JP4076489A JPH02219160A JP H02219160 A JPH02219160 A JP H02219160A JP 4076489 A JP4076489 A JP 4076489A JP 4076489 A JP4076489 A JP 4076489A JP H02219160 A JPH02219160 A JP H02219160A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- interface
- expansion
- extended
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 238000013475 authorization Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシステムバスと拡張バスとの間で情報を転送を
するバス制御装置に関し、特に拡張ボードの信号端子の
インタフェースによって拡張バス上のインタフェースを
変化させるバス制御装置に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a bus control device that transfers information between a system bus and an expansion bus, and in particular, a bus control device that transfers information between a system bus and an expansion bus, and in particular, a bus control device that transfers information between a system bus and an expansion bus, and in particular, a bus control device that transfers information between a system bus and an expansion bus. The present invention relates to a bus control device that changes the speed of the bus.
従来のバス制御装置は、あらかじめ固定されたインタフ
ェース信号を持つ拡張バスとシステムバスの間で、あら
かじめ固定された信号の処理手順に従ってバスの制御を
行っていた。A conventional bus control device controls the bus according to a predetermined signal processing procedure between an expansion bus and a system bus that have predetermined interface signals.
(発明が解決しようとする課題〕
上述した従来のバス制御装置は、拡張バス上のインタフ
ェースが固定されているため、拡張スロットに別のイン
タフェースの信号端子を持った拡張ボードを実装するこ
とができず、拡張バスの汎用性を低下させるという欠点
がある。(Problem to be Solved by the Invention) In the conventional bus control device described above, since the interface on the expansion bus is fixed, an expansion board having signal terminals of another interface cannot be mounted in the expansion slot. First, it has the disadvantage of reducing the versatility of the expansion bus.
本発明のバス制御装置は、マイクロプロセッサに接続さ
れたシステムバスと、拡張ボードの実装される拡張スロ
ットに接続された拡張バスと、システムバスと拡張バス
の間で情報の転送を行うためのバス転送装置を有するシ
ステムにおいて、拡張バスにインタフェース検知信号を
送り、拡張ボードから返送されたインタフェース信号を
受けとって解釈することにより拡張スロットに実装され
たボードの種類を検知し当該ボードの信号端子のインタ
フェースと一致するよう拡張バス上のインタフェースを
決定するインタフェース検知装置と、決定されたインタ
フェースに従ってシステムバスと拡張バスの間の情報の
入出力を行うバス転送装置とを具備することを特徴とす
る。The bus control device of the present invention includes a system bus connected to a microprocessor, an expansion bus connected to an expansion slot in which an expansion board is mounted, and a bus for transferring information between the system bus and the expansion bus. In a system that has a transfer device, it sends an interface detection signal to the expansion bus, receives and interprets the interface signal returned from the expansion board, detects the type of board installed in the expansion slot, and detects the interface of the signal terminal of the board. The present invention is characterized by comprising an interface detection device that determines an interface on the expansion bus to match the interface, and a bus transfer device that inputs and outputs information between the system bus and the expansion bus in accordance with the determined interface.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
バス制御装置1はインタフェース検知装置12と。The bus control device 1 has an interface detection device 12.
ふたつのそれぞれ異なるインタフェース信号を生成する
バス転送装置11A、IIBからなる。インタフェース
検知バス2を通してインタフェース検知信号がインタフ
ェース検知装@12から拡張ボード10に送られる。拡
張ボード10は、インタフェース検知装置12からイン
タフェース検知信号が送られると、拡張バス8の信号線
群のうちあらかじめ決められた1本の信号線にインタフ
ェース通知信号を出力する。インタフェース検知装置1
2はインタフェース通知信号が論理値0であれば拡張バ
ス8のインタフェースとバス転送装置11Aのバス転送
回路のインタフェースが一致すると解釈し、またその逆
にインタフェース検知信号が論理値1であればバス転送
装置11Bのバス転送回路のインタフェースが拡張バス
8のインタフェースと一致すると解釈する。It consists of bus transfer devices 11A and IIB that generate two different interface signals. An interface detection signal is sent from the interface detection device@12 to the expansion board 10 through the interface detection bus 2. When the expansion board 10 receives an interface detection signal from the interface detection device 12, it outputs an interface notification signal to one predetermined signal line of the signal line group of the expansion bus 8. Interface detection device 1
2, if the interface notification signal has a logical value of 0, it is interpreted that the interface of the expansion bus 8 and the interface of the bus transfer circuit of the bus transfer device 11A match, and conversely, if the interface detection signal has a logical value of 1, bus transfer is performed. It is interpreted that the interface of the bus transfer circuit of the device 11B matches the interface of the expansion bus 8.
インタフェース検知装置12はインタフェース通知信号
の解釈を完了すると、バス転送認可信号3によりマイク
ロプロセッサ6にシステムバス7上への情報転送可能な
ことを知らせる。制御信号4および5によりバス転送装
置11A、IIBのうち、拡張バス8上のインタフェー
スと一致するバス転送回路を有する方を排他的に選択し
、そのバス転送装置11AまたはIIBに動作命令を出
力する。When the interface detection device 12 completes the interpretation of the interface notification signal, it notifies the microprocessor 6 by means of the bus transfer authorization signal 3 that information can be transferred onto the system bus 7. Using control signals 4 and 5, one of the bus transfer devices 11A and IIB that has a bus transfer circuit that matches the interface on the expansion bus 8 is exclusively selected, and an operation command is output to that bus transfer device 11A or IIB. .
選択された方のバス転送装[11Aまたは11Bはイン
タフェース検知装置12から新たな命令が来るまでは動
作を継続し、システムバス7と拡張バス8との間で一定
のインタフェースに従った情報の入出力を行う。The selected bus transfer device [11A or 11B continues to operate until a new command is received from the interface detection device 12, and inputs information between the system bus 7 and the expansion bus 8 according to a fixed interface. Perform output.
以上説明したように本発明は、拡張スロットに実装され
る拡張ボードの信号端子のインタフェースに従った拡張
バス上のインタフェースにより情報の入出力を行うこと
により、拡張バスの汎用性を高めるという効果を奏する
。As explained above, the present invention has the effect of increasing the versatility of the expansion bus by inputting and outputting information through the interface on the expansion bus in accordance with the interface of the signal terminal of the expansion board mounted in the expansion slot. play.
第1図は本発明の一実施例のブロック図である。
1・・・バス制御装置、2・・・インタフェース検知バ
ス、3・・・バス転送認可信号、4・・・制御信号、5
・・・制御信号、6・・・マイクロプロセッサ、7・・
・システムバス、8・・・拡張バス、9・・・拡張スロ
ット、10・・・拡張ボード、IIA、IIB・・・バ
ス転送装置、12・・・インタフェース検知装置。FIG. 1 is a block diagram of one embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Bus control device, 2... Interface detection bus, 3... Bus transfer authorization signal, 4... Control signal, 5
...Control signal, 6...Microprocessor, 7...
- System bus, 8... Expansion bus, 9... Expansion slot, 10... Expansion board, IIA, IIB... Bus transfer device, 12... Interface detection device.
Claims (1)
ボードの実装される拡張スロットに接続された拡張バス
と、システムバスと拡張バスの間で情報の転送を行うた
めのバス転送装置を有するシステムにおいて、拡張バス
にインタフェース検知信号を送り、拡張ボードから返送
されたインタフェース信号を受けとって解釈することに
より拡張スロットに実装されたボードの種類を検知し当
該ボードの信号端子のインタフェースと一致するよう拡
張バス上のインタフェースを決定するインタフェース検
知装置と、決定されたインタフェースに従ってシステム
バスと拡張バスの間の情報の入出力を行うバス転送装置
とを具備することを特徴とするバス制御装置。In a system that has a system bus connected to a microprocessor, an expansion bus connected to an expansion slot in which an expansion board is installed, and a bus transfer device for transferring information between the system bus and the expansion bus, It sends an interface detection signal to the bus, receives and interprets the interface signal returned from the expansion board, detects the type of board installed in the expansion slot, and detects the type of board installed on the expansion bus to match the interface of the signal terminal of the board. A bus control device comprising: an interface detection device that determines an interface; and a bus transfer device that inputs and outputs information between a system bus and an expansion bus according to the determined interface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4076489A JPH02219160A (en) | 1989-02-20 | 1989-02-20 | Bus controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4076489A JPH02219160A (en) | 1989-02-20 | 1989-02-20 | Bus controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02219160A true JPH02219160A (en) | 1990-08-31 |
Family
ID=12589691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4076489A Pending JPH02219160A (en) | 1989-02-20 | 1989-02-20 | Bus controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02219160A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05143195A (en) * | 1991-04-22 | 1993-06-11 | Acer Inc | Computer that can undergo grade-up/grade-down |
JPH11500599A (en) * | 1993-12-17 | 1999-01-12 | ヴィスタ インターナショナル,インコーポレイテッド | Charging device for galvanic dry cells using asymmetric current |
US5872999A (en) * | 1994-10-12 | 1999-02-16 | Sega Enterprises, Ltd. | System for peripheral identification obtained by calculation and manipulation data collecting for determining communication mode and collecting data from first terminal contacts |
JP2006209643A (en) * | 2005-01-31 | 2006-08-10 | Ricoh Co Ltd | Interface circuit and system apparatus using the interface circuit |
-
1989
- 1989-02-20 JP JP4076489A patent/JPH02219160A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05143195A (en) * | 1991-04-22 | 1993-06-11 | Acer Inc | Computer that can undergo grade-up/grade-down |
JPH11500599A (en) * | 1993-12-17 | 1999-01-12 | ヴィスタ インターナショナル,インコーポレイテッド | Charging device for galvanic dry cells using asymmetric current |
US5872999A (en) * | 1994-10-12 | 1999-02-16 | Sega Enterprises, Ltd. | System for peripheral identification obtained by calculation and manipulation data collecting for determining communication mode and collecting data from first terminal contacts |
JP2006209643A (en) * | 2005-01-31 | 2006-08-10 | Ricoh Co Ltd | Interface circuit and system apparatus using the interface circuit |
US8055824B2 (en) | 2005-01-31 | 2011-11-08 | Ricoh Company, Ltd. | Interface unit for interfacing host unit and peripheral unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02219160A (en) | Bus controller | |
EP0706136B1 (en) | Interface between a cpu and an interrupt controller | |
JP2606615B2 (en) | Computer reset control circuit and computer reset control method | |
JPH04167043A (en) | portable electronics | |
KR950005148B1 (en) | Duplex packet bus selecting circuit of packet processing device | |
JPH0394353A (en) | Input/output controller | |
JP3548943B2 (en) | Interrupt control method | |
JPS62182960A (en) | Detecting device for connection of input/output control device | |
JPH03252714A (en) | Computer terminal equipment with power source disconnection function | |
JPS63268053A (en) | Bus controller | |
JPH04182855A (en) | Input/output control system of information processing system | |
JPS63197260A (en) | Memory device control system | |
JPS63296156A (en) | Input/output port control system | |
JPS61144143A (en) | Two-way bus circuit | |
JPH1097303A (en) | Sequencer I / O switching device | |
JPH04273356A (en) | Input/output controller | |
JPH03214249A (en) | serial interface circuit | |
JPH03290750A (en) | Dma transfer method | |
JPH05298238A (en) | Interruption detecting system for magnetic disk device | |
JPS6253048A (en) | Data communication method | |
JPH01199256A (en) | Input/output control system | |
JPH0666822B2 (en) | Line expansion method | |
JPH0291741A (en) | Switching control system for address bus | |
JPH04160657A (en) | Bus tracer controlling circuit | |
JPH03134748A (en) | Switching system for data transfer path |