JPH02200036A - パケット通信方式 - Google Patents
パケット通信方式Info
- Publication number
- JPH02200036A JPH02200036A JP2045589A JP2045589A JPH02200036A JP H02200036 A JPH02200036 A JP H02200036A JP 2045589 A JP2045589 A JP 2045589A JP 2045589 A JP2045589 A JP 2045589A JP H02200036 A JPH02200036 A JP H02200036A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- signal
- memory buffer
- channel
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パケット通信方式の送信制御装置の〔従来の
技術〕 従来のパケット通信方式の送信制御装置の構成を第４図
及び第５図に示す。従来の方式においては、チャネル単
位にメモリバッファ、バッファ制御回路、パケット検出
回路が配置されることにより、送信制御装置が構成され
ている。ここで従来の方式については、例えば文献〔高
村、青木、栗林、今井“ｌ５ＤＮ交換機におけるバッフ
ァ制御方式の検討”信学技報５ｓＥ８６−５６）に詳述
されている。
技術〕 従来のパケット通信方式の送信制御装置の構成を第４図
及び第５図に示す。従来の方式においては、チャネル単
位にメモリバッファ、バッファ制御回路、パケット検出
回路が配置されることにより、送信制御装置が構成され
ている。ここで従来の方式については、例えば文献〔高
村、青木、栗林、今井“ｌ５ＤＮ交換機におけるバッフ
ァ制御方式の検討”信学技報５ｓＥ８６−５６）に詳述
されている。
複数チャネルから個別にパケット信号を受信する場合（
第４図）、各チャネルには、パケットを送信するノード
１が接続されている。このパケ・７ト送信ノード１は、
個別に、パケット信号■を送信する。次に、各チャネル
に設置されているパケット検出回路３は、パケットの有
り無しを検出し、パケットを検出するとパケット検出信
号■を、メモリバッファ制御回路４に送信する。次にこ
のメモリバッファ制御回路は、書き込み番地■と書き込
み信号■をそのチャネルに設置されているメモリバッフ
ァ５に送信し、パケットを記憶する。パケットの送信が
終了すると、パケット検出回路は、パケット終了信号■
をメモリバッファ制御回路に送信し、パケットの記憶が
終了する。各メモリバッファ制御装置は、書き込みが完
了すると、パケット書き込み終了信号０を読み出し制御
回路７に送信する。読み出し制御回路は、読み出し信号
■を、パケット書き込み終了信号を一番早く送信したチ
ャネルのメモリバッファ制御装置に送信する。
第４図）、各チャネルには、パケットを送信するノード
１が接続されている。このパケ・７ト送信ノード１は、
個別に、パケット信号■を送信する。次に、各チャネル
に設置されているパケット検出回路３は、パケットの有
り無しを検出し、パケットを検出するとパケット検出信
号■を、メモリバッファ制御回路４に送信する。次にこ
のメモリバッファ制御回路は、書き込み番地■と書き込
み信号■をそのチャネルに設置されているメモリバッフ
ァ５に送信し、パケットを記憶する。パケットの送信が
終了すると、パケット検出回路は、パケット終了信号■
をメモリバッファ制御回路に送信し、パケットの記憶が
終了する。各メモリバッファ制御装置は、書き込みが完
了すると、パケット書き込み終了信号０を読み出し制御
回路７に送信する。読み出し制御回路は、読み出し信号
■を、パケット書き込み終了信号を一番早く送信したチ
ャネルのメモリバッファ制御装置に送信する。
読み出し信号を受信したメモリバッファ制御装置は、一
番早（記憶された自チヤネルメモリバッファ内のパケッ
トを読み出す。読み出し時は、完全な１バケツト［相］
として読み出す、１パケツトの読み出しが終了したら、
メモリバッファ制御回路は、読み出し終了信号■を読み
出し制御回路に送信する。読み出し制御回路は、読み出
し信号を次チャネルのメモリバッファ制御回路に同様に
して送信し、パケットを読み出す。
番早（記憶された自チヤネルメモリバッファ内のパケッ
トを読み出す。読み出し時は、完全な１バケツト［相］
として読み出す、１パケツトの読み出しが終了したら、
メモリバッファ制御回路は、読み出し終了信号■を読み
出し制御回路に送信する。読み出し制御回路は、読み出
し信号を次チャネルのメモリバッファ制御回路に同様に
して送信し、パケットを読み出す。
次に高速多重化伝送路からパケット信号を受信する場合
（第５図）、先ず多重分離回路８が、高速多重化伝送路
９より、分割送信されたパケット信号■を各チャネル毎
に分離し、連続信号０として再生する。以降、複数チャ
ネルから個別にパケット信号を受信する場合と同様にし
て、パケットの読み出し制御が行われる。読み出し時は
、完全なｌパケット［相］として送信する。
（第５図）、先ず多重分離回路８が、高速多重化伝送路
９より、分割送信されたパケット信号■を各チャネル毎
に分離し、連続信号０として再生する。以降、複数チャ
ネルから個別にパケット信号を受信する場合と同様にし
て、パケットの読み出し制御が行われる。読み出し時は
、完全なｌパケット［相］として送信する。
従来の方式を用いた場合のハード規模は、各チャネル毎
にパケット検出回路及びバッファメモリ制御回路が必要
である。そのため、収容するチャネル数が多い場合、そ
の総回路規模は膨大である。
にパケット検出回路及びバッファメモリ制御回路が必要
である。そのため、収容するチャネル数が多い場合、そ
の総回路規模は膨大である。
本発明の目的は、パケット通信方式における送信制御装
置の回路規模の、特にメモリバッファ規模を削減するこ
と及び最大許容遅延時間以上遅延した無効パケットの送
信を回避し、伝送効率を向上させることを可能とするこ
とにある。
置の回路規模の、特にメモリバッファ規模を削減するこ
と及び最大許容遅延時間以上遅延した無効パケットの送
信を回避し、伝送効率を向上させることを可能とするこ
とにある。
本発明は、従来方式の様にチャネル単位にメモリバッフ
ァ、該バッファ制御回路及びパケット検出回路を設置せ
ずに、単一の共通使用のメモリバッファ及びパケット検
出回路を用意し、メモリバッファ制御回路が、パケット
の書き込みと読み出しを集中制御するパケット信号の競
合制御を行なう伝送システムにおけるパケット通信方式
である。
ァ、該バッファ制御回路及びパケット検出回路を設置せ
ずに、単一の共通使用のメモリバッファ及びパケット検
出回路を用意し、メモリバッファ制御回路が、パケット
の書き込みと読み出しを集中制御するパケット信号の競
合制御を行なう伝送システムにおけるパケット通信方式
である。
さらに、最大許容待ち数を規定するメモリバッファ規模
とパケットの待ち時間を制御するメモリバッファ制御回
路の機能により、ある規定された時間以上メモリバッフ
ァ内にパケット信号を待たせない構成とする。以上が本
発明の最も主要な特徴である。
とパケットの待ち時間を制御するメモリバッファ制御回
路の機能により、ある規定された時間以上メモリバッフ
ァ内にパケット信号を待たせない構成とする。以上が本
発明の最も主要な特徴である。
複数チャネルから個別にパケット信号を受信してパケッ
ト信号の競合制御を行なう場合の本発明の実施例を第１
図に示す。各チャネルには、パケットを送信するノード
１が接続されている。多重化回路２は、各パケット送信
ノードが、個別に送パケット検出回路３は、多重化され
た各チャネルにおいて、パケットの有り無しを検出し、
パケ・７トが検出されるとパケット検出信号■をメモリ
バッファ制御回路４に送信する。また多重化回路は、送
信チャネル通知信号■をメモリバッファ制御回路に送信
する。メモリバッファ制御回路は、パケット検出信号を
受信したタイミングと送信チャネル通知信号より、その
チャネルにパケットが送信されていることを判断し、そ
のチャネルの信号が送信される毎フレームのタイミング
に、書き込み信号■と書き込み番地■をメモリバッファ
５に出力し、分割送信されたパケット信号を毎フレーム
記憶する。そのチャネルにおいて、パケットの送信が終
了すると、パケット検出回路は、パケットの終了を検出
し、パケット終了信号■をメモリバッファ制御回路に送
信する。メモリバッファ制御回路は、パケット終了信号
を受信したタイミングと送信チャネル通知信号より、そ
のチャネルのパケットの送信が終了したことを判断し、
メモリバッファにそのチャネルのパケットが記憶されて
いる読み出し番地■と読み出し信号■を出力し、完全な
１パケツト［相］として読み出す。パケットの読み出し
が行われている間に、他のチャネルのパケット終了信号
を受信した場合は、そのチャネルのパケットは、読み出
し待ちの状態になる。パケットの読み出しが終了後、メ
モリバッファ制御回路は、直ちに一番早くパケット終了
信号を出力したチャネルのパケットを読み出す。さらに
、メモリバッファ制御回路は、最大許容遅延時間以上待
たされたパケットは、ただちに廃棄し、廃棄されたパケ
ットが記憶されていた領域を新たなパケットの記憶領域
に用いる制御を行う。
ト信号の競合制御を行なう場合の本発明の実施例を第１
図に示す。各チャネルには、パケットを送信するノード
１が接続されている。多重化回路２は、各パケット送信
ノードが、個別に送パケット検出回路３は、多重化され
た各チャネルにおいて、パケットの有り無しを検出し、
パケ・７トが検出されるとパケット検出信号■をメモリ
バッファ制御回路４に送信する。また多重化回路は、送
信チャネル通知信号■をメモリバッファ制御回路に送信
する。メモリバッファ制御回路は、パケット検出信号を
受信したタイミングと送信チャネル通知信号より、その
チャネルにパケットが送信されていることを判断し、そ
のチャネルの信号が送信される毎フレームのタイミング
に、書き込み信号■と書き込み番地■をメモリバッファ
５に出力し、分割送信されたパケット信号を毎フレーム
記憶する。そのチャネルにおいて、パケットの送信が終
了すると、パケット検出回路は、パケットの終了を検出
し、パケット終了信号■をメモリバッファ制御回路に送
信する。メモリバッファ制御回路は、パケット終了信号
を受信したタイミングと送信チャネル通知信号より、そ
のチャネルのパケットの送信が終了したことを判断し、
メモリバッファにそのチャネルのパケットが記憶されて
いる読み出し番地■と読み出し信号■を出力し、完全な
１パケツト［相］として読み出す。パケットの読み出し
が行われている間に、他のチャネルのパケット終了信号
を受信した場合は、そのチャネルのパケットは、読み出
し待ちの状態になる。パケットの読み出しが終了後、メ
モリバッファ制御回路は、直ちに一番早くパケット終了
信号を出力したチャネルのパケットを読み出す。さらに
、メモリバッファ制御回路は、最大許容遅延時間以上待
たされたパケットは、ただちに廃棄し、廃棄されたパケ
ットが記憶されていた領域を新たなパケットの記憶領域
に用いる制御を行う。
高速多重化伝送路からパケ７）信号を受信する場合の本
発明の別の実施例を第２図に示す。高速多重化伝送路６
からパケット信号を受信してパケット信号の競合制御を
行う場合は、直接パケット検出回路３がパケットの検出
を行う。以降、複数チャネルから個別にパケット信号を
受信する場合と同様にして、パケットの書き込み及び読
み出し制御が行われる。
発明の別の実施例を第２図に示す。高速多重化伝送路６
からパケット信号を受信してパケット信号の競合制御を
行う場合は、直接パケット検出回路３がパケットの検出
を行う。以降、複数チャネルから個別にパケット信号を
受信する場合と同様にして、パケットの書き込み及び読
み出し制御が行われる。
以上説明した様に、本発明は、チャネル単位にメモリバ
ッファ、該バッファ制御皿回路及びパケット検出回路を
設置していた従来方式と比較し、単一の共通使用のメモ
リバッファ及びパケット検出回路、メモリバッファ制御
回路を用いること及び、ある規定された時間以上メモリ
バッファ内にパケット信号を待たせない回路構成を用い
ることにより、バー ド規模、特にメモリバッフア規模
の大幅な削減と無効パケットの送信の回避による伝送効
率の向上が可能となる。
ッファ、該バッファ制御皿回路及びパケット検出回路を
設置していた従来方式と比較し、単一の共通使用のメモ
リバッファ及びパケット検出回路、メモリバッファ制御
回路を用いること及び、ある規定された時間以上メモリ
バッファ内にパケット信号を待たせない回路構成を用い
ることにより、バー ド規模、特にメモリバッフア規模
の大幅な削減と無効パケットの送信の回避による伝送効
率の向上が可能となる。
有効な応用分野として、衛星通信方式がある。
その概要を第３図に示す。本方式においては多数の加入
者局３１を収容し、各局には端末３２が接続される。制
御信号はパケット形態であり、Ｄｃｈによって伝送され
る。図中の太線は、Ｄｃｈ回線を示す。制御信号の送受
信は、１つの基地局３３と多数の加入者局間で行われる
。また基地局には、加入者数分のＤｃｈを多重化した高
速多重化伝送路３４が接続され、交換機側の呼制御装置
３テと信号の送受が行われる。下りの加入者局向けのパ
ケット形態を制御する基地局の送信制御装置３６に本発
明は、有効である。３７は基地局送受信器であり、３８
は加入者局送受信器である。
者局３１を収容し、各局には端末３２が接続される。制
御信号はパケット形態であり、Ｄｃｈによって伝送され
る。図中の太線は、Ｄｃｈ回線を示す。制御信号の送受
信は、１つの基地局３３と多数の加入者局間で行われる
。また基地局には、加入者数分のＤｃｈを多重化した高
速多重化伝送路３４が接続され、交換機側の呼制御装置
３テと信号の送受が行われる。下りの加入者局向けのパ
ケット形態を制御する基地局の送信制御装置３６に本発
明は、有効である。３７は基地局送受信器であり、３８
は加入者局送受信器である。
第１図は、複数チャネルから個別にパケット信号を受信
する場合の本発明を適用した場合の実施例を示す図であ
る。 第２図は、高速多重化伝送路からパケット信号を受信す
る場合の本発明を適用した場合の実施例を示す図である
。 第３図はｌ５ＤＮ衛星加入者通信方式の概要を示した図
である。 第４図は、複数チャネルから個別にパケット信号を受信
する場合の従来の方式を本装置に適用した場合の構成を
示す図である。 第５図は、高速多重化伝送路からパケット信号を受信す
る場合の従来の方式を本装置に適用した場合の構成を示
す図である。 １・・・パケット送信ノード、２・・・多重化回路、３
・・・パケット検出回路、４・・・メモリバッファ制御
回路、５・・・メモリバッファ、６・・・多重化伝送路
、７・・・読み出し制御回路、８・・・多重分離回路、
９・・・高速多重化伝送路、３１・・・加入者局、３２
・・・ｌ５ＤＮ端末、３３・・・基地局、３４・・・高
速多重化伝送路、３５・・・交換機呼制御装置、３６・
・・送信制御装置、３７・・・基地局送受信器、３８・
・・加入者局送受信器、■・・・パケット信号、■・・
・多重化パケット信号、■・・・パケット検出信号、■
・・・送信チャネル通知信号、■・・・書き込み信号、
■書き込み番地、■・・・パケット終了信号、■読み出
し番地、■・・・読み出し信号、［相］・・・パケット
信号、■・・・多重化パケット信号、＠・・・パケット
信号（連続信号）、■・・・パケット書込み終了信号、
■・・・読み出し終了信号、■・・・パケット信号 本発明のａ成因 鳩舎の本発明の実施伊ｊの構成図 第 ２ 図 複数チャネルから個別にバグット信号き受傷する第 図
する場合の本発明を適用した場合の実施例を示す図であ
る。 第２図は、高速多重化伝送路からパケット信号を受信す
る場合の本発明を適用した場合の実施例を示す図である
。 第３図はｌ５ＤＮ衛星加入者通信方式の概要を示した図
である。 第４図は、複数チャネルから個別にパケット信号を受信
する場合の従来の方式を本装置に適用した場合の構成を
示す図である。 第５図は、高速多重化伝送路からパケット信号を受信す
る場合の従来の方式を本装置に適用した場合の構成を示
す図である。 １・・・パケット送信ノード、２・・・多重化回路、３
・・・パケット検出回路、４・・・メモリバッファ制御
回路、５・・・メモリバッファ、６・・・多重化伝送路
、７・・・読み出し制御回路、８・・・多重分離回路、
９・・・高速多重化伝送路、３１・・・加入者局、３２
・・・ｌ５ＤＮ端末、３３・・・基地局、３４・・・高
速多重化伝送路、３５・・・交換機呼制御装置、３６・
・・送信制御装置、３７・・・基地局送受信器、３８・
・・加入者局送受信器、■・・・パケット信号、■・・
・多重化パケット信号、■・・・パケット検出信号、■
・・・送信チャネル通知信号、■・・・書き込み信号、
■書き込み番地、■・・・パケット終了信号、■読み出
し番地、■・・・読み出し信号、［相］・・・パケット
信号、■・・・多重化パケット信号、＠・・・パケット
信号（連続信号）、■・・・パケット書込み終了信号、
■・・・読み出し終了信号、■・・・パケット信号 本発明のａ成因 鳩舎の本発明の実施伊ｊの構成図 第 ２ 図 複数チャネルから個別にバグット信号き受傷する第 図
Claims (1)
- 複数チャネルから個別に送られてきたパケット信号、
あるいは複数のチャネルを多重化して送信する高速多重
化伝送路により送られてきた多重化パケット信号、の競
合制御を行って伝送するシステムにおいて、複数チャネ
ルが、メモリバッファを集中制御する制御回路、とパケ
ット検出回路を共通使用し、さらに前記メモリバッファ
において、ある時間以上のパケットの待ち時間を許容し
ない回路構成を用いることを特徴とするパケット通信方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045589A JPH02200036A (ja) | 1989-01-30 | 1989-01-30 | パケット通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045589A JPH02200036A (ja) | 1989-01-30 | 1989-01-30 | パケット通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02200036A true JPH02200036A (ja) | 1990-08-08 |
Family
ID=12027547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2045589A Pending JPH02200036A (ja) | 1989-01-30 | 1989-01-30 | パケット通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02200036A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008047560A1 (en) * | 2006-09-28 | 2008-04-24 | Kyocera Corporation | Voice transmission apparatus |
-
1989
- 1989-01-30 JP JP2045589A patent/JPH02200036A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008047560A1 (en) * | 2006-09-28 | 2008-04-24 | Kyocera Corporation | Voice transmission apparatus |
| US8081614B2 (en) | 2006-09-28 | 2011-12-20 | Kyocera Corporation | Voice transmission apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4569041A (en) | Integrated circuit/packet switching system | |
| CA1168770A (en) | Idle time slot seizure and transmission facilities for loop communication system | |
| US4890280A (en) | Frame relay type data switching apparatus | |
| CA2366347C (en) | Apparatus and method for use in paging mode in wireless communications systems | |
| JP2540968B2 (ja) | 多方向多重通信方式 | |
| CA1216350A (en) | Control information communication arrangement for a time division switching system | |
| JP4608789B2 (ja) | マルチアクセス通信システム及びデータ送受信装置 | |
| JPH0311159B2 (ja) | ||
| JPS62154934A (ja) | リング通信システム | |
| JPS6038064B2 (ja) | 回線パケット複合交換方式 | |
| US4550401A (en) | Delivery information packet switching system | |
| JPH02200036A (ja) | パケット通信方式 | |
| JPS60250736A (ja) | 多方向時分割無線通信方式 | |
| JPH04120898A (ja) | インバンド信号交換方式 | |
| JPS6040748B2 (ja) | パケツト交換網におけるパケツト交換方法 | |
| JPS5846099B2 (ja) | 共通回線アクセス制御方式 | |
| JPS58181352A (ja) | デ−タ通信方式 | |
| JP2871699B2 (ja) | バースト信号通信装置 | |
| JPH077970B2 (ja) | ハイレベル・データ・リンク制御手順における多重送受信装置 | |
| JPH05252176A (ja) | ディジタル交換の入出力情報制御方式 | |
| JPS5974746A (ja) | ル−プ通信システムのタイムスロツト制御方法 | |
| JPS58142654A (ja) | 伝送システム | |
| JPS6340502B2 (ja) | ||
| JPH1056434A (ja) | 移動体通信における通信方法 | |
| JPS6230500A (ja) | デジタル回線網終端装置 |