JPH02166859A - Flexible multi-junction system - Google Patents
Flexible multi-junction systemInfo
- Publication number
- JPH02166859A JPH02166859A JP63325041A JP32504188A JPH02166859A JP H02166859 A JPH02166859 A JP H02166859A JP 63325041 A JP63325041 A JP 63325041A JP 32504188 A JP32504188 A JP 32504188A JP H02166859 A JPH02166859 A JP H02166859A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission path
- input
- interface
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
ディジタル信号を多重化し通信するディジタル多重化装
置において、複数の相手と同時に通信を行うフレキシブ
ルマルチジャンクション方式に関し、
マルチジャンクション機能を制御装置により制御するこ
とにより、簡単に複数の通信先を設定することおよび複
数の伝送路からの入力の一つを選択して接続することが
可能となるフレキシブルマルチジャンクション方式を提
供することを目的とし、
データ端末とのインタフェースをとるデータインタフェ
ースと、伝送路とのインタフェースをとる伝送路インタ
フェース・と、データインタフェースから入力されたデ
ータを指定されたタイムスロットに対し複数回読み出す
ことにより分岐を行い、伝送路インタフェースより入力
されたデータは前以って定めてある伝送路の優先順序と
入力されたデータに含まれている制御ビット情報により
、選択して接続するTSWと、分岐時の読み出しタイム
スロットの指定、優先順位の指定、制御ビット情報の抽
出から回線設定を行う制御装置とを備え、データインタ
フェースから人力されたデータを制御装置が指定したタ
イムスロットに複数回読み出すことにより分岐を行い、
指定の複数の伝送路にデータを送出し、伝送路より入力
されたデータは制御装置の定める伝送路の優先順序と入
力されたデータに含まれている制御ビット情報により選
択し接続するように構成する。[Detailed Description of the Invention] [Summary] In a digital multiplexing device that multiplexes and communicates digital signals, regarding a flexible multi-junction method that simultaneously communicates with multiple parties, by controlling the multi-junction function with a control device, The aim is to provide a flexible multi-junction method that makes it possible to easily set multiple communication destinations and to select and connect one input from multiple transmission paths. A data interface that interfaces with the transmission line, a transmission line interface that interfaces with the transmission line, and a branch that branches by reading the data input from the data interface multiple times for a specified time slot, and the data input from the transmission line interface. specifies the TSW to be selected and connected, the read time slot at the time of branching, the priority order, and It is equipped with a control device that performs line settings from extraction of control bit information, and performs branching by reading data manually input from the data interface multiple times in time slots specified by the control device.
Data is sent to multiple specified transmission paths, and data input from the transmission paths is selected and connected based on the priority order of the transmission paths determined by the control device and the control bit information included in the input data. do.
本発明は、ディジタル信号を多重化し通信するディジタ
ル多重化装置において、複数の相手と同時に通信を行う
フレキシブルマルチジャンクション方式に関する。The present invention relates to a flexible multi-junction method for simultaneously communicating with a plurality of parties in a digital multiplexing device that multiplexes and communicates digital signals.
ディジタル信号を多重化して通信を行うディジタル多重
化装置においても、複数の相手に同一データを送信し、
複数の相手からのデータはその中の一つを選んで接続し
、通信を行うマルチジャンクション方式が必要である。Digital multiplexing devices that perform communication by multiplexing digital signals also transmit the same data to multiple parties,
A multi-junction method is required to transmit data from multiple parties by selecting one of them and connecting to it.
これまでのマルチジャンクション方式はマルチジャンク
ションをハードウェアにより行っているため、通信先が
固定されおり、通信先を変更するときは、変更作業が煩
雑である、およびハードウェア量が大きい等の問題があ
る。The conventional multi-junction method uses hardware to perform multi-junctions, so the communication destination is fixed, and when changing the communication destination, there are problems such as the change work is complicated and the amount of hardware is large. be.
そこで、通信先の設定を簡単に行うことができ、且つハ
ードウェア量も少ないフレキシブルマルチジャンクショ
ンが必要となる。Therefore, there is a need for a flexible multi-junction that allows easy setting of communication destinations and requires a small amount of hardware.
〔従来の技術] 第3図に従来例を説明するブロック図を示す。[Conventional technology] FIG. 3 shows a block diagram explaining a conventional example.
第3図の構成は、
データ端末とのインタフェースをとるデータインタフェ
ース10と、
伝送路とのインタフェースをとる伝送路インタフェース
21〜2nと、
ポイントツウポイントで各タイムスロットの通信先を指
定するTSW30 aと、
入力データを指定の伝送路に分岐送信する分岐回路51
aおよび制御ビット(以下Sビットと称する)を監視し
S=1の時にゲートを開くスイッチ回路52aよりなる
マルチジャンクション部50aとを具備している。The configuration of FIG. 3 includes a data interface 10 that interfaces with a data terminal, transmission line interfaces 21 to 2n that interface with a transmission line, and a TSW 30a that specifies the communication destination of each time slot in a point-to-point manner. , a branch circuit 51 that branches and transmits input data to a designated transmission path.
a and a multi-junction section 50a consisting of a switch circuit 52a that monitors a control bit (hereinafter referred to as S bit) and opens the gate when S=1.
上述の構成において、データ端末よりのデータはデータ
インタフェース10を経由してTSW30aに入力され
、指定の通信先にデータを分岐するためにTSW30
aよりマルチジャンクション部50aの分岐回路51a
に入力する。In the above configuration, data from the data terminal is input to the TSW 30a via the data interface 10, and the TSW 30a is used to branch the data to a specified communication destination.
Branch circuit 51a of multi-junction section 50a from a
Enter.
分岐回路51aは指定の通信先の数分岐し、分岐したデ
ータをそれぞれの伝送路インタフェース21〜2nに対
応するTSW30 aのタイムスロットを経由して伝送
路1〜nに送出される。The branch circuit 51a branches to a specified number of communication destinations, and sends the branched data to the transmission lines 1 to n via the time slots of the TSW 30a corresponding to the respective transmission line interfaces 21 to 2n.
伝送路1〜nより入力されるデータはそれぞれTSW3
0 aを経由してスイッチ回路50aに接続し、データ
中のSビットを監視行い、Sビットが1の伝送路を接続
する。Data input from transmission lines 1 to n are each sent to TSW3.
It connects to the switch circuit 50a via 0a, monitors the S bit in the data, and connects the transmission path where the S bit is 1.
上述の従来例における複数の伝送路への分岐および複数
の伝送路からの選択接続はハードウェアで行っているた
め、通信先の変更作業は煩雑であり且つマルチジャンク
ション専用のパネルが必要となるために、実装スペース
が大きくなり、コストも裔(なる。In the conventional example described above, branching to multiple transmission lines and selective connection from multiple transmission lines are performed by hardware, so changing the communication destination is complicated and requires a dedicated multi-junction panel. As a result, the mounting space becomes larger and the cost also increases.
本発明は、マルチジャンクション機能を制御装置(以下
CPUと称する)により制御することにより、簡単に複
数の通信先を設定することおよび複数の伝送路からの入
力の一つを選択して接続することが可能となるフレキシ
ブルマルチジャンクジョン方式を提供することを目的と
する。The present invention enables easy setting of multiple communication destinations and selection and connection of one input from multiple transmission paths by controlling the multi-junction function with a control device (hereinafter referred to as CPU). The purpose of this study is to provide a flexible multi-junction system that enables
第1図は本発明の詳細な説明するブロック図を示す。 FIG. 1 shows a block diagram illustrating the invention in detail.
第1図に示す実施例ブロック図中の10および21〜2
nは第3図で説明したのと同一構成・機能をもつデータ
インタフェース、伝送路インタフェースであり、
30はデータインタフェースより入力されたデータを複
数のタイムスロットに読み出すことにより分岐を行い、
伝送路インタフェース21〜2nより入力したデータを
、前以って決められている優先順位およびSビット情報
により選択接続する機能を持つTSWであり、
40は分岐をするときの、複数のタイムスロットの指定
、伝送路の優先順位の指定、Sビット情報からの伝送路
の選択接続を行うCPUであり、かかる手段を具備する
ことにより本課題を解決するための手段とする。10 and 21 to 2 in the embodiment block diagram shown in FIG.
n is a data interface and a transmission line interface having the same configuration and functions as those explained in FIG.
The TSW has a function of selectively connecting data input from the transmission line interfaces 21 to 2n based on predetermined priorities and S bit information. This is a CPU that performs specification, designation of transmission path priority, and selection and connection of transmission paths based on S bit information, and is a means for solving this problem by providing such means.
データ端末よりのデータをデータインタフェース10を
経由して、TSW30に入力する。CPU40は分岐す
る複数のタイムスロットを指定し、入力されたデータを
指定の複数のタイムスロットへ読み出すことにより分岐
を行い、伝送路側より入力されるデータは伝送路インタ
フェース21〜2nを経由してTSW30に送り、CP
U40で前以って定めてある伝送路の優先順位とSビッ
ト情報から1つを選択し接続する。Data from the data terminal is input to the TSW 30 via the data interface 10. The CPU 40 specifies a plurality of time slots to branch, and performs branching by reading the input data to the specified plural time slots, and the data input from the transmission line side is sent to the TSW 30 via the transmission line interfaces 21 to 2n. send to CP
U40 selects one of the transmission path priorities and S bit information determined in advance and connects it.
分岐する複数のタイムスロット指定、入力する伝送路の
優先順位の指定、Sビット情報の認識はCPU40によ
り行うため、マルチジャンクションをフレキシブルに行
うことが可能となる。Since the CPU 40 specifies the plurality of time slots to be branched, specifies the priority order of input transmission lines, and recognizes the S bit information, it is possible to perform multi-junction flexibly.
以下本発明の要旨を第1図および第2図に示す実施例に
より具体的に説明する。The gist of the present invention will be specifically explained below with reference to the embodiments shown in FIGS. 1 and 2.
第1図は本発明の詳細な説明するブロック図第2図は本
発明のTSW内の回線設定を説明する図をそれぞれ示す
。なお、全図を通じて同一符号は同一対象物を示す。FIG. 1 is a block diagram explaining the present invention in detail. FIG. 2 is a block diagram explaining the line setting within the TSW of the present invention. Note that the same reference numerals indicate the same objects throughout the figures.
第1図に示す本発明の実施例はCPU40の制御により
、複数の通信先へ同一データを分岐送出するため、デー
タインタフェース10を経由してTSWに入力されたデ
ータを指定のタイムスロットに複数回読み出し、伝送路
側より入力されたデータは前以って設定されている優先
順位およびSビット情報により接続する伝送路を決定す
る。In the embodiment of the present invention shown in FIG. 1, the data input to the TSW via the data interface 10 is sent multiple times in designated time slots under the control of the CPU 40 in order to branch and send the same data to multiple communication destinations. The data input from the transmission path side is read and the transmission path to be connected is determined based on the priority order and S bit information set in advance.
第2図はTSW内の回線設定の状況を説明する図であり
、ここでは例として#1のデータを#2と#3へ分岐送
出し、入力する回線は#2を選択して接続する図を示し
ている。Figure 2 is a diagram explaining the line setting situation within the TSW, and here, as an example, the data of #1 is branched and sent to #2 and #3, and the input line is selected and connected to #2. It shows.
説明を簡単に行うため分岐は2分岐としているが、3分
岐以上になっても動作は同様である。Although the number of branches is assumed to be two to simplify the explanation, the operation is the same even if there are three or more branches.
即ち、データインタフェース10より入力したデータは
TSW30の#1の入力メモリに記録され、それのデー
タを#2の出力メモリに書き込む。That is, the data input from the data interface 10 is recorded in the #1 input memory of the TSW 30, and the data is written in the #2 output memory.
さらに#3の出力メモリにも書き込むことにより同一デ
ータを#2、#3へ分岐送出する。Furthermore, by writing to the output memory of #3, the same data is branched and sent to #2 and #3.
伝送路側よりのデータは、#2、#3のデータはそれぞ
れの入力メモリに記録されるが、ここで#2のSビット
が「1」であり、#3のSビットが「0」であったとす
るとCPU40は#2の入力メモリの内容を選択して#
1の出力メモリに書き込むため、#2のデータがデータ
インタフェース10に出力される。Data from the transmission line side is recorded in the respective input memories of #2 and #3, but here the S bit of #2 is "1" and the S bit of #3 is "0". Then, the CPU 40 selects the contents of input memory #2 and
The data of #2 is output to the data interface 10 in order to write to the output memory of #1.
また優先順位については、前以ってCPU40に登録し
ておき、例えば伝送路l、伝送路2、伝送路3、伝送路
4の順に優先順位をつけであるものとする。この状態で
伝送路2および伝送路4のSビットが「1」になったと
すると、伝送路4よりも伝送路2の順位が高いので伝送
路2を選択し接続する。It is also assumed that the priorities are registered in advance in the CPU 40, and are prioritized in the order of transmission path 1, transmission path 2, transmission path 3, and transmission path 4, for example. If the S bits of transmission path 2 and transmission path 4 become "1" in this state, transmission path 2 is ranked higher than transmission path 4, so transmission path 2 is selected and connected.
本例においては分岐先を4としたが、分岐先は4以外で
あっても本発明の効果は同様である。In this example, the branch destination is set to 4, but the effect of the present invention is the same even if the branch destination is other than 4.
以上のような本発明によれば、マルチジャンクションを
CPU制御することにより、柔軟に通信先を設定するこ
とが可能となり且つ経済的に、省スペースで実現できる
。According to the present invention as described above, by controlling the multi-junction by the CPU, it becomes possible to flexibly set communication destinations, and this can be realized economically and in a space-saving manner.
第1図は本発明の詳細な説明するブロック図、第2図は
本発明のTSW内の回線設定を説明する図、
第3図は従来例を説明するブロック図、をそれぞれ示す
。
図において、
l、1aはディジタル多重化装置、
10はデータインタフェース、
21〜2nは伝送路インタフェース、
30.30aはTSW。
40はCPU、
50aはマルチジャンクション部、
51aは分岐回路、
52aはスイッチ回路、
#1
#2
#3
#1
#2
#3
第2図
本発明の詳細な説明するブロック図
第1図
従来例を説明するブロック図
第3図FIG. 1 is a block diagram explaining the present invention in detail, FIG. 2 is a diagram explaining the line setting within the TSW of the present invention, and FIG. 3 is a block diagram explaining the conventional example. In the figure, 1 and 1a are digital multiplexers, 10 is a data interface, 21 to 2n are transmission line interfaces, and 30.30a is a TSW. 40 is a CPU, 50a is a multi-junction section, 51a is a branch circuit, 52a is a switch circuit, #1 #2 #3 #1 #2 #3 FIG. 2 A block diagram explaining the present invention in detail FIG. Explanatory block diagram Figure 3
Claims (1)
ース(10)と、 伝送路とのインタフェースをとる伝送路インタフェース
(21〜2n)と、 前記データインタフェース(10)から入力されたデー
タを指定されたタイムスロットに対し複数回読み出すこ
とにより分岐を行い、伝送路インタフェース(21〜2
4)より入力されたデータは前以って定めてある伝送路
の優先順序と入力されたデータに含まれている制御ビッ
ト情報により、選択して接続するTSW(30)と、 分岐時の読み出しタイムスロットの指定、優先順位の指
定、制御ビット情報の抽出から回線設定を行う制御装置
(40)とを備え、 前記データインタフェース(10)から入力されたデー
タを前記制御装置(40)が指定したタイムスロットに
複数回読み出すことにより分岐を行い、指定の複数の伝
送路にデータを送出し、伝送路より入力されたデータは
前記制御装置(40)の定める伝送路の優先順序と入力
されたデータに含まれている制御ビット情報により選択
し接続することを特徴とするフレキシブルマルチジャン
クション方式。[Claims] A data interface (10) for interfacing with a data terminal; a transmission line interface (21 to 2n) for interfacing with a transmission line; and specifying data input from the data interface (10). Branching is performed by reading the specified time slot multiple times, and the transmission path interface (21 to 2
4) The input data is selected and connected to the TSW (30) according to the predetermined priority order of the transmission path and the control bit information included in the input data, and read out at the time of branching. A control device (40) that performs line setting by specifying time slots, specifying priorities, and extracting control bit information, and the control device (40) specifies data input from the data interface (10). Branching is performed by reading multiple times in a time slot, data is sent to multiple specified transmission paths, and the data input from the transmission paths is determined according to the priority order of the transmission paths determined by the control device (40) and the input data. A flexible multi-junction method that selects and connects based on control bit information contained in the.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63325041A JPH02166859A (en) | 1988-12-20 | 1988-12-20 | Flexible multi-junction system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63325041A JPH02166859A (en) | 1988-12-20 | 1988-12-20 | Flexible multi-junction system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02166859A true JPH02166859A (en) | 1990-06-27 |
Family
ID=18172491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63325041A Pending JPH02166859A (en) | 1988-12-20 | 1988-12-20 | Flexible multi-junction system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02166859A (en) |
-
1988
- 1988-12-20 JP JP63325041A patent/JPH02166859A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935922A (en) | Packet data switch for transferring data packets from one or a plurality of incoming data links to one or a plurality of outgoing data links | |
| US5381529A (en) | Shift register with dual clock inputs for receiving and sending information between I/O channels and host based on external and internal clock inputs respectively | |
| KR960704274A (en) | MEMORY DEVICE WITH SWITCHING OF DATE STREAM MODES | |
| KR830008577A (en) | Modul transmission system | |
| US4998194A (en) | Multiplex control system with programmable logic for controlling signal transfer between controllers and one or more controlled systems | |
| CA1203876A (en) | Peripheral control for a digital telephone system | |
| US5596578A (en) | Time division multiplexing data transfer system for digital audio data distribution | |
| US6301623B1 (en) | Computer network with a plurality of identically addressed devices | |
| JPH02166859A (en) | Flexible multi-junction system | |
| US4220824A (en) | Interface linking synchronous sense and drive matrices of telephone system with a processor of signalization data | |
| KR0135895B1 (en) | Interface device using multiple ID ports | |
| SE511924C2 (en) | A modular time switch | |
| SE461432B (en) | TIME MULTIPLEX COUPLING SYSTEM WITH EQUIPMENT FOR TESTING AVAILABLE TIME LOCK ROAD | |
| JPS62182857A (en) | Input and output controller | |
| JPS6219120B2 (en) | ||
| JPH01144752A (en) | System for transmitting digital data | |
| JPH01307339A (en) | Common bus system | |
| EP0551648A2 (en) | Method of, system and board for testing an electronic equipment, particularly a telecommunication equipment | |
| JPS63220695A (en) | Half-fixed line housing system in time division line switching system | |
| JPH0314278B2 (en) | ||
| JPH0759183A (en) | Time division time switch control method | |
| KR20030046927A (en) | Apparatus and method of serial communication interface | |
| JPS62286357A (en) | Voice guide recording system for voice storage system | |
| JPS63141429A (en) | Packet multiplexer | |
| JPH01141499A (en) | Digital exchange |