JPH02166746A - Measuring apparatus - Google Patents
Measuring apparatusInfo
- Publication number
- JPH02166746A JPH02166746A JP32294588A JP32294588A JPH02166746A JP H02166746 A JPH02166746 A JP H02166746A JP 32294588 A JP32294588 A JP 32294588A JP 32294588 A JP32294588 A JP 32294588A JP H02166746 A JPH02166746 A JP H02166746A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- voltage
- main body
- mounting table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、半導体チップの試験測定に利用される測定装
置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a measuring device used for testing and measuring semiconductor chips.
(従来の技術)
プローブ装置に配置され、半導体ウェハ上に形成された
半導体チップの試験測定に利用されるウェハ載置台のう
ち、例えばパワートランジスタ等の半導体チップの試験
測定に利用されるものとして、ケルビンチャックと称さ
れるウェハ載置台が知られている。(Prior Art) Of the wafer mounting tables disposed in a probe device and used for testing and measuring semiconductor chips formed on a semiconductor wafer, the following table is used for testing and measuring semiconductor chips such as power transistors, for example. A wafer mounting table called a Kelvin chuck is known.
この種のケルビンチャックは、従来より例えばアルミニ
ウム合金等から円板状に構成された載置台本体の表面に
、2種の電極を形成することにより構成される。その一
方は電圧印加電極であり、他方は電圧測定電極であり、
これら2種の電極を同心固状に2分割し、あるいは直径
ライン上の左右に2分割して構成するものを挙げること
ができる。This type of Kelvin chuck has conventionally been constructed by forming two types of electrodes on the surface of a mounting table main body which is made of, for example, an aluminum alloy and has a disk shape. One of them is a voltage applying electrode, the other is a voltage measuring electrode,
Examples include a configuration in which these two types of electrodes are divided into two parts concentrically or in two parts on the left and right sides on the diameter line.
そして、前記電圧印加電極から半導体ウェハ裏面に形成
されたコレクタ電極に所定の電圧を印加し、かつ、半導
体ウェハ表面に形成されたエミッタ小極及びベース電極
にプローブ針等を接触させて、試験測定を行っている。Then, a predetermined voltage is applied from the voltage application electrode to the collector electrode formed on the back surface of the semiconductor wafer, and a probe needle or the like is brought into contact with the emitter small pole and base electrode formed on the surface of the semiconductor wafer, and test measurements are performed. It is carried out.
また、前記電圧測定電極により、電圧印加電極から半導
体ウェハ裏面に形成されたコレクタ電極に印加された電
圧を測定している。Further, the voltage measurement electrode measures the voltage applied from the voltage application electrode to the collector electrode formed on the back surface of the semiconductor wafer.
(発明が解決しようとする問題点)
上記のウェハ載置台を用いて、半導体ウェハ上の各半導
体チップの試験を行う場合には、ウェハ載置台上に形成
された2種の電極、すなわち電圧印加電極及び電圧測定
電極を用いる必要がある。(Problems to be Solved by the Invention) When testing each semiconductor chip on a semiconductor wafer using the above wafer mounting table, two types of electrodes formed on the wafer mounting table, namely voltage application It is necessary to use electrodes and voltage measuring electrodes.
この際、上記のように各電極をウェハ載置台面上にて2
分割に構成した場合には、1つの半導体チップが上記2
種の電極に接触することはむしろ少なく(画電極の境界
を挾んで位置する場合のみである)、半導体ウェハ上の
大半の領域の半導体チップは、そのいずれか一方の電極
にのみ直接接触することになる。このように、半導体チ
ップがその一方の電極にのみ直接接触する場合には、そ
の他方の電極と上記半導体チップとは半導体ウェハの裏
面を辿って電気的に接続されることになる。At this time, as described above, each electrode is placed 2 times on the wafer mounting table.
In the case of a divided structure, one semiconductor chip can be divided into two parts.
Contact with the seed electrode is rather rare (only when located across the border of the picture electrode), and semiconductor chips in most areas on the semiconductor wafer are in direct contact with only one of the electrodes. become. In this way, when the semiconductor chip directly contacts only one of the electrodes, the other electrode and the semiconductor chip are electrically connected along the back surface of the semiconductor wafer.
ここで、上記半導体ウェハの裏面の導電部には、゛当然
のことながら電気的抵抗があり、この電気的抵抗はその
導電に要する距離が長くなる程増大している。そしてさ
らに、上記のようにウェハ載置台を単に2分割して2種
の電極を備えた場合には、半導体ウェハ上の各半導体チ
ップが直接接触しない他方の電極より、前記半導体ウェ
ハの裏面を介して各チップに導かれる導電部の長さが、
半導体ウェハの大半の領域において非常に長くなってい
る。従って、このように導電部の長いことに起因する電
気的抵抗の増大によって、その測定結果に誤りが生じる
ことが多く発生していた。Here, the conductive portion on the back surface of the semiconductor wafer naturally has electrical resistance, and this electrical resistance increases as the distance required for conduction becomes longer. Furthermore, when the wafer mounting table is simply divided into two and provided with two types of electrodes as described above, each semiconductor chip on the semiconductor wafer is connected to the other electrode through the back surface of the semiconductor wafer rather than the other electrode that does not come into direct contact with the other semiconductor chip. The length of the conductive part led to each chip is
It is very long in most areas of the semiconductor wafer. Therefore, an increase in electrical resistance due to the length of the conductive portion often causes errors in the measurement results.
一方、上記のウェハ載置台に細分割にて2種の電極を形
成することにより、半導体ウェハの各チップが必ず2種
のfMhに当接するように溝底することも可能であるが
(本出願人の先の特許1η願:特願昭62−92828
号)、この場合載置台のコストが比較的高価になり、ま
た、半導体チップ、試験内容によっては電気的抵抗をさ
ほど小さくしなくても正確な試験を実行できるものも多
数存在する。On the other hand, by forming two types of electrodes by subdividing the wafer mounting table, it is possible to form a groove bottom so that each chip of the semiconductor wafer always comes into contact with two types of fMh. First patent application: 1986-92828
In this case, the cost of the mounting table becomes relatively high, and depending on the semiconductor chip and the content of the test, there are many devices that can perform accurate tests without reducing the electrical resistance very much.
そこで、本発明の目的とするところは、この載置台に支
持されるチップと、このチップに直接接触しない電極と
の導電に要する長さを従来よりも短くすることによって
、測定結果の信頼性を向上することができる測定装置を
提供することにある。Therefore, an object of the present invention is to improve the reliability of measurement results by reducing the length required for electrical conduction between the chip supported on the mounting table and the electrodes that do not come into direct contact with the chip. The object of the present invention is to provide a measuring device that can be improved.
[発明の構成]
(問題点を解決するための手段)
本発明は、被測定半導体チップが載置される載置面に、
上記半導体チップに電圧を印加する電圧印加電極と、上
記チップの特性を測定するための電圧測定電極とを備え
た装置において、前記電圧印加電極及び電圧測定1は極
を、上記載置面を2N(Nは2以上の整数)に面分割し
た面上に形成し、かつ、これらの電極が上記載置面に交
互にそれぞれN面ずつ形成されるように構成したもので
ある。[Structure of the Invention] (Means for Solving the Problems) The present invention provides a mounting surface on which a semiconductor chip to be measured is mounted.
In an apparatus comprising a voltage applying electrode for applying a voltage to the semiconductor chip, and a voltage measuring electrode for measuring characteristics of the chip, the voltage applying electrode and the voltage measuring electrode 1 have a pole and a 2N (N is an integer of 2 or more) is formed on a plane divided into planes, and these electrodes are formed alternately on each of the N planes on the above-mentioned placement plane.
(作 用)
本発明では、電圧印加電極及び電圧測定7は極を、ウェ
ハ載置台面を2N(Nは2以上の整数)すなわち、4,
6.8.・・・に面分割した面上に形成し、かつこれら
の電極が上記載置面に交互にそれぞれN面ずつ有するよ
うに構成している。従って、従来の2分割方式の場合と
比べて、一つ一つの電極面の面積は小さくなり、しかも
あるい一つの電極の両側には必ず異種の2つの電極が存
在することになる。そして、半導体ウェハ上の半導体チ
ップが、一つの71i tiに直接接触した場合には、
該チップの1illl定に必要な一組の電極のうちの他
方の電極とは、その一つの電極の両側に存在する電極の
うち、上記チップの位置との間の直線距離が短いいずれ
か一つの’FMhとなる。(Function) In the present invention, the voltage application electrode and the voltage measurement 7 have poles, and the wafer mounting table surface is 2N (N is an integer of 2 or more), that is, 4,
6.8. The electrodes are formed on a plane divided into two planes, and each of these electrodes has N planes alternately on the above-mentioned mounting plane. Therefore, compared to the conventional two-division method, the area of each electrode surface is smaller, and two different types of electrodes are always present on both sides of one electrode. When a semiconductor chip on a semiconductor wafer comes into direct contact with one 71i ti,
The other electrode of the set of electrodes required for 1 illumination of the chip is one of the electrodes on both sides of the one electrode, which has a short straight line distance to the position of the chip. 'FMh.
ところが、従来の2分割方式のウェハ載置台では、ある
ひとつとの電極に半導体チップが直接接触した場合には
、そのチップのIi!−1定に使用する一組の電極は、
半導体チップの位置に拘らず定められていたので、半導
体チップの形成位置によっては半導体ウェハの裏面を辿
って他の電極までに到達するための導電に要する長さが
極めて長く、このため測定精度が著しく悪化していた。However, with the conventional two-part type wafer mounting table, when a semiconductor chip directly contacts one electrode, the Ii! of that chip! A set of electrodes used at -1 constant is
Since this was determined regardless of the position of the semiconductor chip, the length required for conduction to trace the back surface of the semiconductor wafer and reach other electrodes may be extremely long depending on the formation position of the semiconductor chip, resulting in poor measurement accuracy. It had gotten significantly worse.
本発明の場合には、分割数に逆比例して一つの電極面の
面積は小さくなり、しかも、一つの電極に隣接する他の
2つの電極のうちのチップ間との直線距離が短い方の電
極を一組の電極として使用することになるので、従来の
2分割方式の場合よりも半導体ウェハの裏面を辿って電
極部に到達する導電長さを短くすることかでき、このた
め電気抵抗を押えて測定精度を向上することができる。In the case of the present invention, the area of one electrode surface becomes smaller in inverse proportion to the number of divisions, and moreover, the area of one electrode surface becomes smaller in inverse proportion to the number of divisions. Since the electrodes are used as a set of electrodes, the conductive length that traces the backside of the semiconductor wafer to reach the electrode part can be made shorter than in the conventional two-part method, which reduces the electrical resistance. It can be held down to improve measurement accuracy.
(実施例)
以下、本発明の測定装置の一実施例を図面を参照して具
体的に説明する。(Example) Hereinafter, an example of the measuring device of the present invention will be specifically described with reference to the drawings.
ウェハ載置台は、円板状に構成された載置台本体1の表
面に、例えば金等からなる電圧印加電極2及び印加電圧
測定電極3を形成している。前記載置台本体1は、例え
ば5インチサイズの半導体ウェハを測定するものに対応
して外径135 miとし、その厚さを20 mmとし
ている。また、載置台本体1の材質としては、絶縁抵抗
の大きな材料が好ましく、セラミック系としてステアタ
イト磁器。In the wafer mounting table, a voltage applying electrode 2 and an applied voltage measuring electrode 3 made of, for example, gold are formed on the surface of a mounting table main body 1 having a disk shape. The mounting table main body 1 has an outer diameter of 135 mm and a thickness of 20 mm to correspond to, for example, measuring a 5-inch semiconductor wafer. Further, as the material of the mounting table main body 1, a material with high insulation resistance is preferable, and steatite porcelain is a ceramic type material.
酸化チタン磁器、チタン酸マグネシウム磁器、アルミナ
セラミックス等を採用でき、ガラス系としては鉛ガラス
、硼硅酸ガラス、石英ガラス等を採用でき、あるいはマ
イカレックス系を採用することができる。これらは、そ
の25℃の温度条件下で体積固有抵抗が1013Ωcm
以上あり、その表面固有抵抗が1010Ω以上となって
る。本実施例では、体積固有抵抗が10+4Ω艶である
セラミック系のアルミナセラミックスを採用している。Titanium oxide porcelain, magnesium titanate porcelain, alumina ceramics, etc. can be used, and as the glass type, lead glass, borosilicate glass, quartz glass, etc. can be used, or Micalex type can be used. These have a volume resistivity of 1013 Ωcm under the temperature condition of 25°C.
The surface resistivity is 1010Ω or more. In this embodiment, ceramic-based alumina ceramics having a glossy volume resistivity of 10+4 Ω is used.
また、上記載置台本体1の表面には、同心円状に沿って
バキューム溝1aが複数形成され、このバキューム溝1
aを介して載置台本体1上に載置される半導体ウェハを
真空吸着可能としている。Further, a plurality of vacuum grooves 1a are formed concentrically on the surface of the mounting table main body 1, and the vacuum grooves 1a
A semiconductor wafer placed on the mounting table main body 1 can be vacuum-suctioned via the mounting table main body 1.
前記電圧印加電極2及び電圧測定電極3は、上記載置台
本体1の面を出角90度で4つに面分割した各面に形成
され、かつ、これらの電極が載置台本体1の面上で交互
にそれぞれ2面ずつ形成されるように構成している。こ
れら各電極2,3は、前記載置台本体1の表面を例えば
金メツキあるいは金メタライズすることにより形成され
、この各電極2,3の間は例えば1 n+n+〜2關の
所定幅のマスキング部4とすることで、両者間のアイソ
レーションを形成している。尚、載置台本体1の中心部
をも正確に4分割するものであってもよいが、本実施例
の場合には相向い合う電圧測定電極3を中心部でつなが
るように構成している。また、電圧印加電極2,2は、
前記載置台本体1の相対向する周縁部に前記電極2と同
様に金メツキ等で形成した印加電極接続端子2a、2a
(第1図では片方のみ図示)を備えており、同様に、
電圧測定電極3,3も前記載置台本体1の相対向する周
縁に形成した測定電極接続端子3a、3aを備えている
。そして、この各接続端子2a、2a、3a。The voltage applying electrode 2 and the voltage measuring electrode 3 are formed on each surface of the mounting table main body 1 divided into four at an angle of 90 degrees, and these electrodes are formed on the surface of the mounting table main body 1. The structure is such that two surfaces are formed alternately on each side. These electrodes 2 and 3 are formed by, for example, gold plating or gold metallization on the surface of the mounting table main body 1, and between each of the electrodes 2 and 3 is a masking portion 4 having a predetermined width of, for example, 1 n+n+ to 2 times. This creates isolation between the two. Although the central part of the mounting table main body 1 may be divided into four parts, in the case of this embodiment, the opposing voltage measuring electrodes 3 are connected at the central part. Moreover, the voltage application electrodes 2, 2 are
Application electrode connection terminals 2a, 2a formed with gold plating or the like in the same way as the electrodes 2 are formed on opposing peripheral edges of the mounting table main body 1.
(Only one side is shown in Figure 1), and similarly,
The voltage measurement electrodes 3, 3 are also provided with measurement electrode connection terminals 3a, 3a formed on opposing peripheral edges of the mounting table main body 1. And these connection terminals 2a, 2a, 3a.
3aにケーブル7を接続し、図示しないテスタに接続し
ている。A cable 7 is connected to 3a and connected to a tester (not shown).
上記溝底のウェハ載置台は、半導体ウェハの電気的特性
を検査するためのプローブ装置のチャックトップとして
使用される。そして、半導体ウェハ上に形成され、裏面
に電極を有する例えばパワートランジスタ等の半導体チ
ップの試験測定に利用されることになる。The wafer mounting table at the bottom of the groove is used as a chuck top of a probe device for testing the electrical characteristics of semiconductor wafers. Then, it is used for testing and measuring semiconductor chips, such as power transistors, which are formed on a semiconductor wafer and have electrodes on the back surface.
次に、作用について説明する。Next, the effect will be explained.
まず、載置台本体1上に半導体ウェハを載置し、バキュ
ーム溝1aを介してこの半導体ウェハを載置台本体1上
に真空吸着する。次に、電圧印加電極2から半導体ウェ
ハ裏面のコネクタ電極に所定の−u圧を印加し、この印
加された電圧を前記電圧測定電極3によって測定する。First, a semiconductor wafer is placed on the mounting table main body 1, and the semiconductor wafer is vacuum-adsorbed onto the mounting table main body 1 via the vacuum groove 1a. Next, a predetermined -u pressure is applied from the voltage applying electrode 2 to the connector electrode on the back surface of the semiconductor wafer, and the applied voltage is measured by the voltage measuring electrode 3.
一方、半導体ウェハ表面側に形成された各半導体チップ
の電極、例えばエッミタ電極、ベース電極などには、プ
ローブ装置が有するプローブ針等を接触させ、この半導
体ウェハ上の各チップの電気的特性を検査することにな
る。On the other hand, probe needles of a probe device are brought into contact with the electrodes of each semiconductor chip formed on the front surface side of the semiconductor wafer, such as emitter electrodes and base electrodes, and the electrical characteristics of each chip on this semiconductor wafer are inspected. I will do it.
ここで、この種のケルビン仕様のウェハ載置台を用いた
場合には、■2OAから5OAの比較的大電流を使用し
た電気的測定(パワートランジスタ、MOSパワーFE
T等に対するもの)、あるいは■1600Vから200
0Vの比較的高電圧を用いた電気的測定の2種のものを
行うことができる。そして、本実施例ではこの大電流用
、高電圧用の2種の試験を適切に実施できるようになっ
ている。Here, when using this kind of Kelvin specification wafer mounting table, ■ electrical measurement using a relatively large current of 2OA to 5OA (power transistor, MOS power FE
(for T, etc.) or ■1600V to 200
Two types of electrical measurements can be made using relatively high voltages of 0V. In this embodiment, these two types of tests, one for large current and one for high voltage, can be carried out appropriately.
ここで、前記載置台本体1に形成された前記電圧印加用
電極2及び電圧測定用電極3の作用について説明すると
、この載置台本体1上に支持される半導体ウェハの各チ
ップの裏面は、前記電圧印加用電極2又は電圧測定用電
極3のいずれか一方に直接接触することになる。そして
、このチップの裏面が直接接触しない側の電極とチップ
との間の導通は、半導体ウェハの裏面を辿ることによっ
て実施されることになる。そして、特に大電流を用いて
行う試験の場合には、半導体ウェハの裏面を辿る導通に
要する長さが長い程その電気抵抗が大きくなるため、測
定精度に大きな影響を及ぼすことになる。Here, to explain the function of the voltage applying electrode 2 and the voltage measuring electrode 3 formed on the mounting table main body 1, the back surface of each chip of the semiconductor wafer supported on the mounting table main body 1 is It comes into direct contact with either the voltage applying electrode 2 or the voltage measuring electrode 3. Conductivity between the electrode and the chip on the side where the back surface of the chip does not come into direct contact is achieved by tracing the back surface of the semiconductor wafer. Particularly in the case of a test performed using a large current, the longer the length required for conduction to trace the back surface of the semiconductor wafer, the greater the electrical resistance, which has a large effect on measurement accuracy.
本実施例では、先ず分割数が従来の2分割よりも多いた
め、一つの電極面の面積が小さく、このため一つの電極
面の任意点よりこれとは異種の電極面までに至る長さが
短くなる。しかも、一つの電極に隣接する他の2つの異
種電極のうちのチップ間との直線距離が短い方の電極を
一組の電極として使用することになるので、従来の2分
割方式の場合に比べて、最短距離の異種電極を選択でき
る余地がある。In this embodiment, first, since the number of divisions is greater than the conventional two-division method, the area of one electrode surface is small, and therefore the length from an arbitrary point on one electrode surface to a different electrode surface is small. Becomes shorter. Moreover, of the other two different types of electrodes adjacent to one electrode, the one with the shorter straight distance between the chips is used as a set of electrodes, compared to the conventional two-part method. Therefore, there is room to select different types of electrodes with the shortest distance.
このように、本実施例の場合には従来の2分割タイプの
ケルビンチャックと比較して、半導体ウェハの裏面を辿
る導電部の長さを短くすることができるので、電気的抵
抗分のロスを少なくすることができ、この結果測定精度
を向上することが可能となる。そして、この効果は特に
大電流を使用して試験する場合に有効なものとなる。In this way, in the case of this embodiment, compared to the conventional two-part Kelvin chuck, the length of the conductive part that traces the back surface of the semiconductor wafer can be shortened, so the loss due to electrical resistance can be reduced. As a result, measurement accuracy can be improved. This effect is particularly effective when testing using a large current.
次に、このチャックトップを高電圧用の試験に用いる場
合の作用について説明する。Next, the effect when this chuck top is used for high voltage testing will be explained.
このような高電圧使用試験では、チャックトップ上の前
記電圧印加電極2あるいは電圧1111+定電極3と、
グランド(ステージベース)との間の耐圧特性が問題と
なる。本実施例のチャックトップを、温度25℃、湿度
40%の環境下で単体にて測定したところ下記のような
データが得られた。In such a high voltage use test, the voltage applying electrode 2 or voltage 1111 + constant electrode 3 on the chuck top,
The problem is the voltage resistance between it and the ground (stage base). When the chuck top of this example was measured alone in an environment of a temperature of 25° C. and a humidity of 40%, the following data were obtained.
・DCテスト・・・DC4500V。・DC test...DC4500V.
リーク電流0.5mmA、−分間OK
・ACテスト・・・AC2200V
リーク電球0.5mLLIA、−分間OKこのように、
本実施例のチャックトップの耐圧データが、後述する従
来のものに比較して優れている理由は、前記電圧印加用
電極2及び電圧測定用電極3が形成される載置台本体1
の母材として、1014Ωcmの高抵抗を有するアルミ
ナセラミックスを採用し、かつ、この載置台本体1の厚
さを20WIIlもの厚みに設定しているからである。Leak current 0.5 mmA, OK for - minutes ・AC test...AC2200V Leak bulb 0.5 mL LIA, OK for - minutes Like this,
The reason why the withstand voltage data of the chuck top of this example is superior to that of the conventional one described later is that the mounting table main body 1 on which the voltage applying electrode 2 and the voltage measuring electrode 3 are formed
This is because alumina ceramics having a high resistance of 1014 Ωcm is used as the base material, and the thickness of the mounting table main body 1 is set to be as thick as 20WIIl.
従来のものは、アルミニウム合金上にエポキシ系樹脂に
よって絶縁された上記2種の電極を配置し、かつ、載置
台本体となる比較的の抵抗値の低いアミルニウム合金の
厚さは本実施例の載置台本体1の厚さよりも薄いもので
あった。このため、その電極、グランド間の耐圧データ
は、
・耐圧特性3000VDC。In the conventional device, the above two types of electrodes insulated by epoxy resin are arranged on an aluminum alloy, and the thickness of the aluminium alloy, which has a relatively low resistance value and serves as the main body of the mounting table, is different from that in this embodiment. It was thinner than the thickness of the stand main body 1. Therefore, the withstand voltage data between the electrode and ground are as follows: - Withstand voltage characteristics: 3000VDC.
一分(ケーブルを含まない単体)
・絶縁特性1×109Ω
(500VDC)
であり、本実施例装置の方が電極、グランド間の耐圧特
性で優れ、従って試験時のリーク電流を少なくできる点
で優れている。1 minute (single unit not including cable) - Insulation properties are 1 x 109Ω (500VDC), and the device of this example has better withstand voltage characteristics between electrodes and ground, and is therefore superior in that it can reduce leakage current during testing. ing.
以上本発明の一実施例について説明したが、本発明は上
記実施例に限定されるものではなく、本発明の要旨の範
囲内で種々の変形実施が可能である。Although one embodiment of the present invention has been described above, the present invention is not limited to the above embodiment, and various modifications can be made within the scope of the gist of the present invention.
上記実施例では、本発明の最少の分割モードである4分
割にて電極を形成する場合について説明したが、これに
限らず、少なくとも載置面を2N(Nは2以上の整数)
に面分割し、かつ、電圧印加用電極2.電圧測定用電極
3がそれぞれ等しい数で交互に形成するものであれば、
上記実施例と同様の効果を奏することができ、特に分割
数を多くすればする程、半導体ウェハの裏面を辿る導電
に要する長さを短くすることができるので、特に大電流
試験時の場合の抵抗ロス分を少なくすることができ、も
って測定精度の向上に寄与することが可能となる。また
、載置台本体1上に形成した前記電圧印加用電極、電圧
測定用電極のケーブル引出しについては、第1図に示す
ように載置台本体1の周縁部に接続端子を形成するもの
池、第2図(A)、(B)に示す構成としてもよい。こ
れは、載置台本体1の與市側よりケーブル引出しを行う
ものであり、このために、前記電圧印加用電極2.電圧
測定用?Ti極3の表面より載置台本体1を貫いて裏面
側に導通する複数のスルーポール5を形成し、載置台本
体1の裏面側で前記スルーホール5と導通するターミナ
ル6よりケーブルを引出す(■成としてもよい。尚、ス
ルーホール5を1夏数有するものであれば電極面よりケ
ーブルに至る導電長さを短くでき、この分抵抗を少なく
できる点で好ましい。In the above embodiment, the case where the electrode is formed in four divisions, which is the minimum division mode of the present invention, has been described, but the present invention is not limited to this.
The surface is divided into two, and a voltage applying electrode 2. If the voltage measurement electrodes 3 are formed in equal numbers and alternately,
The same effect as the above embodiment can be achieved, and the more the number of divisions is increased, the shorter the length required for conduction to trace the back surface of the semiconductor wafer. Resistance loss can be reduced, thereby contributing to improved measurement accuracy. In addition, as for the cable pull-out of the voltage applying electrode and the voltage measuring electrode formed on the mounting table main body 1, as shown in FIG. The structure shown in FIGS. 2(A) and 2(B) may also be used. This is to draw out the cable from the side of the mounting table main body 1, and for this purpose, the voltage application electrode 2. For voltage measurement? A plurality of through poles 5 are formed from the surface of the Ti pole 3 through the mounting table main body 1 and electrically connected to the back side, and a cable is drawn out from the terminal 6 that is electrically connected to the through hole 5 on the back side of the mounting table main body 1 (■ It should be noted that a structure having one through hole 5 is preferable because the conductive length from the electrode surface to the cable can be shortened and the resistance can be reduced accordingly.
次に、上記実施例のウェハ載置台に加熱部及び冷J、1
1部を一体化した本発明の変形例について第3図を参1
4(1,て説明する。Next, a heating section and a cooling section, 1
Refer to Figure 3 for a modification of the present invention in which one part is integrated.
4 (1, I will explain.
前記ウェハ載置台本体1の裏面側には、この載置台本体
1との間に中空部を形成することかi−+J能な座板1
0が例えばネン市め固定されている。そして、このウェ
ハ載置台本体1と上記座板10との間には、ウェハ載置
台本体1の裏面側に密iりしてクーツ〉・グ部の一例で
ある冷水ジャケット]2が固持されている。この冷水ン
ヤケット12は、1夏数の冷水管12aを内蔵し、この
冷水管12aに冷水を通過させることで上記ウニ・\載
1i“台本体1との熱交換を行い、ウェハ載置台を冷却
可能とするものである。さらに、この冷水ジャケット1
2の下方には、シールド板14上に形成された加熱部例
えばテープ状ヒータ16が配置されている。On the back side of the wafer mounting table main body 1, there is a seat plate 1 capable of forming a hollow part between the wafer mounting table main body 1 and the wafer mounting table main body 1.
0 is fixed for example. Between this wafer mounting table main body 1 and the seat plate 10, a cold water jacket] 2, which is an example of a cooling section, is tightly supported on the back side of the wafer mounting table main body 1. There is. This cold water jacket 12 has a built-in cold water pipe 12a for one summer, and by passing cold water through this cold water pipe 12a, heat exchange with the above-mentioned sea urchin \\ loading 1i'' table main body 1 is carried out, and the wafer mounting table is cooled. Furthermore, this cold water jacket 1
A heating section, for example, a tape-shaped heater 16 formed on the shield plate 14 is arranged below the shield plate 2 .
」L記のように、載置台本体にクーリング部あるいは加
熱部を内蔵することによって、冷水ジャケット12に冷
水を通過させ、あるいはテープ状ヒータ16に通電する
ことによって載置台本体を種々の温度に設定することが
できる。従って、このようなウェハ1lil:置台に半
導体ウェハを載置することで、高温下、低温ドにて電気
的特性検査を行うことができ、半導体チップの実際の使
用環境に応じた温度にて種々の電気的特性検査が可能と
なる。By incorporating a cooling section or a heating section into the mounting table main body, the mounting table main body can be set to various temperatures by passing cold water through the cold water jacket 12 or by energizing the tape-shaped heater 16, as shown in section L. can do. Therefore, by placing a semiconductor wafer on such a wafer stand, it is possible to test the electrical characteristics at high or low temperatures, and at various temperatures depending on the actual usage environment of the semiconductor chip. It becomes possible to inspect the electrical characteristics of
尚、上記のようなり−リング部、加熱部は必要に応じて
その一方のみをウェハ載置台に内蔵するものであっても
よく、あるいはクーリング部 加熱部の1.17成とし
ては、上記のような構造に限らず、ウェハ載置台を冷却
あるいは加熱することが可能な種々の構成を採用するこ
とができる。In addition, as described above, only one of the ring part and the heating part may be built into the wafer mounting table as necessary, or the cooling part and the heating part may be constructed as shown in 1.17 above. The present invention is not limited to this structure, and various configurations capable of cooling or heating the wafer mounting table can be adopted.
[発明の効果]
以上説明l、たように、本発明によれば半導体ウェハ上
の半導体チップの形成位置によって相違する411+定
時の電気的抵抗のバラつきを少なくすることで、従来よ
りも測定精度を向上することができる比較的衣f+IT
iな測定装置を提供することができる。[Effects of the Invention] As described above, according to the present invention, by reducing the variation in the electrical resistance at 411+ time, which differs depending on the formation position of the semiconductor chip on the semiconductor wafer, measurement accuracy can be improved compared to the conventional method. Comparative clothing f+IT that can be improved
It is possible to provide an i measurement device.
第1図は、本発明を適用したウェハ載置台の一例を示す
概略斜視図、第2図(A)、(B)はそれそ“れスルー
ホールによってケーブル引出しを実現した本発明の変形
例を示すIFE略斜視図、断面図、第3図は、加熱部、
冷却部を内蔵したウェハ載置台の断面図である。
1・・載置台本体、2・・電圧印加電極、2a・・印加
電極接続端子、3・・・電圧alllll画定3a・・
・測定電極接続端子、4・・マスキング部、5・・スル
ーホール、6・・ターミナル、7・・・ケーブル、12
・・・冷水ジャケット、16・・テープ状ヒータ。
代理人 弁理士 井 上 −(他1名)第
図
(A)
(B)
第
図Fig. 1 is a schematic perspective view showing an example of a wafer mounting table to which the present invention is applied, and Fig. 2 (A) and (B) respectively show a modification of the present invention in which cable extraction is realized by a through hole. The schematic perspective view, cross-sectional view, and FIG. 3 of the IFE shown in FIG.
FIG. 2 is a cross-sectional view of a wafer mounting table with a built-in cooling section. 1... Mounting table main body, 2... Voltage application electrode, 2a... Application electrode connection terminal, 3... Voltage allllll definition 3a...
・Measuring electrode connection terminal, 4...Masking part, 5...Through hole, 6...Terminal, 7...Cable, 12
...cold water jacket, 16...tape heater. Agent Patent attorney Inoue - (1 other person) Figures (A) (B) Figures
Claims (1)
半導体チップに電圧を印加する電圧印加電極と、上記チ
ップの特性を測定するための電圧測定電極とを備えた装
置において、 前記電圧印加電極及び電圧測定電極を、上記載置面を2
N(Nは2以上の整数)に面分割した面上に形成し、か
つ、これらの電極が上記載置面に交互にそれぞれN面ず
つ形成されるように構成したことを特徴とする測定装置
。(1) An apparatus comprising, on a mounting surface on which a semiconductor chip to be measured is mounted, a voltage application electrode for applying a voltage to the semiconductor chip and a voltage measurement electrode for measuring the characteristics of the chip, Place the voltage applying electrode and voltage measuring electrode on the above mounting surface.
A measuring device formed on a surface divided into N (N is an integer of 2 or more), and configured such that these electrodes are alternately formed on each of the N surfaces on the above-mentioned mounting surface. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32294588A JPH02166746A (en) | 1988-12-21 | 1988-12-21 | Measuring apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32294588A JPH02166746A (en) | 1988-12-21 | 1988-12-21 | Measuring apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02166746A true JPH02166746A (en) | 1990-06-27 |
Family
ID=18149391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32294588A Pending JPH02166746A (en) | 1988-12-21 | 1988-12-21 | Measuring apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02166746A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653298A (en) * | 1990-01-24 | 1994-02-25 | Internatl Business Mach Corp <Ibm> | Temperature control system of dry interface thermal chuck for semiconductor wafer test |
| US7262613B2 (en) | 2003-06-09 | 2007-08-28 | Tokyo Electron Limited | Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object |
| CN103091514A (en) * | 2011-10-27 | 2013-05-08 | 无锡华润上华科技有限公司 | Manual operated probe station structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892232A (en) * | 1981-11-27 | 1983-06-01 | Nec Home Electronics Ltd | Wafer inspection device |
-
1988
- 1988-12-21 JP JP32294588A patent/JPH02166746A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892232A (en) * | 1981-11-27 | 1983-06-01 | Nec Home Electronics Ltd | Wafer inspection device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653298A (en) * | 1990-01-24 | 1994-02-25 | Internatl Business Mach Corp <Ibm> | Temperature control system of dry interface thermal chuck for semiconductor wafer test |
| US7262613B2 (en) | 2003-06-09 | 2007-08-28 | Tokyo Electron Limited | Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object |
| US7688088B2 (en) | 2003-06-09 | 2010-03-30 | Tokyo Electron Limited | Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object |
| CN103091514A (en) * | 2011-10-27 | 2013-05-08 | 无锡华润上华科技有限公司 | Manual operated probe station structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6424141B1 (en) | Wafer probe station | |
| JP2015103552A (en) | Prober | |
| JP4387125B2 (en) | Inspection method and inspection apparatus | |
| JP2018146444A (en) | Prober | |
| CN220438406U (en) | Object stage for high-voltage-resistant low-leakage of probe station | |
| JPH02166746A (en) | Measuring apparatus | |
| JPS63138745A (en) | Structure of base plate for prober | |
| JP2004063486A (en) | Chuck mechanism for prober | |
| JPS58220438A (en) | Measuring placing stand for semiconductor wafer | |
| CN106771623A (en) | The test device of insulating materials resistance and resistivity under a kind of hot environment | |
| JPH0762691B2 (en) | Electrical property measuring device | |
| JP3824943B2 (en) | IC socket module | |
| JPH01211936A (en) | Probe needle for measuring electrical characteristics of semiconductor wafers | |
| JPS62291937A (en) | Prober | |
| JPS58101434A (en) | Probe card | |
| JP2618926B2 (en) | Electrical property measurement system | |
| US20020163350A1 (en) | Substrate-holding device for testing circuit arrangements on substrates | |
| JP2008004673A (en) | Chuck for prober | |
| JPH03205843A (en) | Probe card device | |
| JPH0543479Y2 (en) | ||
| JPS5892232A (en) | Wafer inspection device | |
| JPH0652748B2 (en) | Probe card | |
| JP2646069B2 (en) | Probe card | |
| JPS59188930A (en) | Tester | |
| JPS60165557A (en) | C-v measuring device |