[go: up one dir, main page]

JPH02156357A - How to prevent program destruction - Google Patents

How to prevent program destruction

Info

Publication number
JPH02156357A
JPH02156357A JP63310429A JP31042988A JPH02156357A JP H02156357 A JPH02156357 A JP H02156357A JP 63310429 A JP63310429 A JP 63310429A JP 31042988 A JP31042988 A JP 31042988A JP H02156357 A JPH02156357 A JP H02156357A
Authority
JP
Japan
Prior art keywords
area
control program
memory
processor
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63310429A
Other languages
Japanese (ja)
Inventor
Yukihiro Katsumata
勝又 幸宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63310429A priority Critical patent/JPH02156357A/en
Publication of JPH02156357A publication Critical patent/JPH02156357A/en
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To prevent a control program from being destroyed by announcing the step information of the control program, which is just processed, to an operating system in the case of an access prohibition area and interrupting the processing of the control program. CONSTITUTION:An interruption control circuit 2 sends an interrupting signal to a processor 1 and instructs the execution of a program for destruction detection. The processor 1 reads the programs for destruction detection, which is stored to an internal memory, etc., and extracts an address from a RAM access instruction. Then, it is investigated whether the RAM access instruction is a writing instruction or not. When the RAM access instruction is the writing instruction, the processor 1 refers the area of the control program which is developed to a RAM 5. In the case of an accessable area, the processing of the step of the control program, which is just processed, is executed. In the case of the access prohibition area, the step information of the control program to be just processed are informed to the OS and the processing of the control program is interrupted.

Description

【発明の詳細な説明】 〔概要〕 プロセッサがメモリをアクセスする際に、メモリ上の制
御プログラムを破壊することを防止するプログラム破壊
防止方法に関し、 制御プログラムの破壊防止と、プロセッサの誤処理の原
因究明を容易とすることを目的とし、プロセッサと、メ
モリと、プロセッサのメモリアクセスを検出して割込み
信号を送出するアクセス検出手段を備えた装置において
、アクセス検出手段の割込み信号で、プロセッサが制御
プログラム処理から分岐して実行する破壊検出用プログ
ラムを用意し、アクセス検出手段が割込み信号を送出し
た時、プロセッサが送出したアドレスを抽出し、書込み
か否かを調べ、書込みならばメモリの参照領域が指定す
るアクセス可能領域と書込み禁止領域とアクセス禁止領
域を参照し、抽出したアドレスの指示するメモリ領域が
アクセス可能領域ならば、制御プログラムの処理に戻り
、そうでなければ、O8に処理中のステップ情報を通知
して、制御プログラムの処理を中断し、書込みでなけれ
ば、メモリの参照領域を参照して、抽出したアドレスの
指示するメモリ領域がアクセス可能領域又は書込み禁止
領域であれば、制御プログラムのステップの処理に戻り
、アクセス禁止領域であれば、O3に処理中のステップ
情報を通知して、制御プログラムの処理を中断する構成
とする。
[Detailed Description of the Invention] [Summary] Regarding a program destruction prevention method for preventing destruction of a control program on a memory when a processor accesses the memory, prevention of destruction of a control program and causes of incorrect processing by a processor. For the purpose of facilitating investigation, in a device equipped with a processor, a memory, and an access detection means that detects memory access by the processor and sends an interrupt signal, the processor detects the control program by the interrupt signal of the access detection means. A destruction detection program is prepared that branches from processing and executes, and when the access detection means sends an interrupt signal, it extracts the address sent by the processor, checks whether it is a write or not, and if it is a write, the memory reference area is The specified accessible area, write-protected area, and access-prohibited area are referenced, and if the memory area pointed to by the extracted address is an accessible area, the process returns to the control program, and if not, the step being processed is sent to O8. Notify the information, interrupt the processing of the control program, and if it is not a write, refer to the memory reference area, and if the memory area pointed to by the extracted address is an accessible area or a write-protected area, the control program Returning to the processing of step , if the area is an access prohibited area, the O3 is notified of the step information being processed and the processing of the control program is interrupted.

〔産業上の利用分野〕[Industrial application field]

本発明はメモリ上に展開された制御プログラムを読出し
て動作するプロセッサにより制御される装置に係り、特
に該プロセッサが該メモリをアクセスする際に、該メモ
リ上の制御プログラムの破壊を防止するプログラム破壊
防止方法に関する。
The present invention relates to a device controlled by a processor that operates by reading out a control program developed on a memory, and in particular, the present invention relates to a program destruction device that prevents destruction of the control program on the memory when the processor accesses the memory. Regarding prevention methods.

近年、プロセッサ制御による装置の高性能化、多目的化
に伴い、該プロセッサの動作を指示する制御プログラム
の高信頼性が要求されているが、この制御プログラムは
装置の初期設定時に、ディスク装置等の外部記憶装置か
ら読出されてRAM上に展開され、プロセッサがこのR
AMをアクセスして制御プログラムを読出している。
In recent years, as devices controlled by processors have become more sophisticated and versatile, the control programs that instruct the operations of the processors are required to have high reliability. It is read from the external storage device and developed on the RAM, and the processor
The control program is read by accessing AM.

このため、RAM上に展開された制御プログラムは、プ
ロセッサが該RA Mを誤ってアクセスすると、破壊さ
れることがある。この場合、制御プログラムの一部が破
壊され、プロセッサがプログラマの予期せぬ動作や誤動
作をおこして暴走することがある。
For this reason, the control program developed on the RAM may be destroyed if the processor accesses the RAM by mistake. In this case, a part of the control program may be destroyed, causing the processor to malfunction or operate unexpectedly by the programmer, causing it to run out of control.

従って、プロセッサが誤ってRAMをアクセスした場合
、直ちに処理を中断させ、プロセッサが暴走することを
阻止して、制御プログラムの破壊されることを防止する
と共に、プロセッサの誤アクセスの原因究明を容易とす
る必要がある。
Therefore, if the processor accidentally accesses the RAM, processing is immediately interrupted, the processor is prevented from going out of control, the control program is prevented from being destroyed, and the cause of the processor's erroneous access can be easily investigated. There is a need to.

〔従来の技術〕[Conventional technology]

従来はRAMの内容が書替えられ、プロセッサの暴走等
の不具合が発生した後に、RAMの内容をダンプさせ、
制御プログラムやデータの内容を検査し、プロセッサの
暴走原因を調べている。
Conventionally, after the contents of RAM are rewritten and a problem such as a runaway processor occurs, the contents of RAM are dumped.
The control programs and data are inspected to determine the cause of the processor runaway.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記の如く、従来はプロセッサの暴走等が発生した後に
、その原因を調べているため、プロセッサの暴走により
制御プログラムが連続して破壊されていることが多く、
プロセッサがRAMを誤アクセスした時の制御プログラ
ムの実行内容を調べることが、タイミング的に困難であ
り、このため、プロセッサの誤動作の原因究明に多くの
時間を必要とするという問題がある。
As mentioned above, conventionally, the cause of a runaway processor is investigated after it has occurred, so control programs are often continuously destroyed due to a runaway processor.
There is a problem in that it is difficult to check the execution contents of the control program when the processor erroneously accesses the RAM, due to timing considerations, and it takes a lot of time to investigate the cause of the processor's malfunction.

本発明はこのような問題点に鑑み、プロセッサがRAM
を誤アクセスした場合、直ちに処理を中断させ、制御プ
ログラムが連続して破壊されることを防止し、プロセッ
サの誤処理の原因究明を容易とすることを目的としてい
る。
In view of these problems, the present invention provides that the processor
The purpose of this system is to immediately interrupt processing in the event of erroneous access to the processor, to prevent the control program from being destroyed continuously, and to facilitate investigation of the cause of the erroneous processor processing.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明の構成を示す処理の流れ図である。 FIG. 1 is a process flowchart showing the configuration of the present invention.

第1図はメモリ上に展開された制御プログラムを読出し
て動作するプロセッサにより制御される装置のプロセッ
サの処理の流れを示し、7〜1jは処理のステップであ
る。
FIG. 1 shows the processing flow of a processor of an apparatus controlled by a processor that reads and operates a control program developed on a memory, and 7 to 1j are processing steps.

〔作用〕[Effect]

メモリ上に展開された制御プログラムの指示に基づき動
作するプロセッサと、該制御プログラムを展開するメモ
リと、該メモリに対する該プロセッサのアクセスを検出
して、該プロセッサに割込み信号を送出するアクセス検
出手段とを備えた装置のプロセッサはアクセス検出手段
が割込み信号を送出すると、処理ステップ7でメモリに
対しプロセッサが送出したアドレスを抽出する。
A processor that operates based on instructions of a control program expanded on a memory, a memory that expands the control program, and access detection means that detects access by the processor to the memory and sends an interrupt signal to the processor. When the access detection means sends an interrupt signal, the processor of the device equipped with the above extracts the address sent by the processor to the memory in processing step 7.

そして、処理ステップ8でプロセッサがメモリに対し書
込み命令を送出したか調べる。
Then, in processing step 8, it is checked whether the processor has sent a write command to the memory.

処理ステップ8で書込み命令が送出されていると、処理
ステップ9において、メモリに予め格納されている破壊
検査用プログラムの参照領域を参照し、この参照領域が
指定するアクセス可能領域と、書込み禁止領域と、アク
セス禁止領域の中から、メモリに対するアクセス可能領
域を読出す。
If a write command has been sent in processing step 8, in processing step 9, the reference area of the destructive inspection program stored in advance in memory is referenced, and the accessible area and write-inhibited area specified by this reference area are determined. Then, an accessible area for the memory is read from the access prohibited area.

そして、処理ステップ10において、処理ステップ7で
抽出したアドレスが指示するメモリ領域が、処理ステッ
プ9で読出したアクセス可能領域を指示していれば、処
理ステップ11で、処理中であった制御プログラムのス
テップの処理の実行に戻る。
Then, in processing step 10, if the memory area pointed to by the address extracted in processing step 7 points to the accessible area read out in processing step 9, in processing step 11, the control program being processed is Return to step processing execution.

処理ステップlOにおいて、処理ステップ7で抽出した
アドレスが指示するメモリ領域が、処理ステップ9で読
出したアクセス可能領域を指示していなければ、即ち、
書込み禁止領域又はアクセス禁止領域を指示していれば
、処理ステップ12において、オペレーティングシステ
ム(以後O3と略す)に処理中であった制御プログラム
のステップ情報を通知する。即ち、制御プログラムのど
のステップまで処理したかを通知する。そして、処理ス
テップ13で制御プログラムの処理を中断する。
In processing step IO, if the memory area pointed to by the address extracted in processing step 7 does not point to the accessible area read out in processing step 9, that is,
If a write-prohibited area or an access-prohibited area is specified, in processing step 12, step information of the control program that is being processed is notified to the operating system (hereinafter abbreviated as O3). That is, it is notified of which steps of the control program have been processed. Then, in processing step 13, the processing of the control program is interrupted.

処理ステップ8でプロセッサが送出した命令が書込み命
令でない場合、即ち、読出し命令であった場合は、処理
ステップ14で、メモリに予め格納されている破壊検査
用プログラムの参照領域を参照し、この参照領域が指定
するアクセス可能領域と、書込み禁止領域と、アクセス
禁止領域の中から、メモリに対するアクセス可能領域と
書込み禁止領域を読出す。
If the instruction sent by the processor in processing step 8 is not a write instruction, that is, if it is a read instruction, in processing step 14, the reference area of the destructive inspection program stored in advance in memory is referred to, and this reference area is referenced. An accessible area and a write-inhibited area for the memory are read out of the accessible area, write-inhibited area, and access-inhibited area specified by the area.

そして、処理ステップ15において、処理ステップ7で
抽出したアドレスが指示するメモリ領域が、処理ステッ
プ14で読出したアクセス可能領域又は書込み禁止領域
を指示していれば、処理ステップ11で、処理中であっ
た制御プログラムのステップの処理の実行に戻る。
Then, in processing step 15, if the memory area pointed to by the address extracted in processing step 7 points to the accessible area or write-protected area read out in processing step 14, then in processing step 11, if the memory area pointed to by the address extracted in processing step 7 Return to execution of the steps in the control program.

処理ステップ15において、処理ステップ7で抽出した
アドレスが指示するメモリ領域が、処理ステップ14で
読出したアクセス可能領域又はど込み禁止領域を指示し
ていなければ、即ち、アクセス禁止領域を指示していれ
ば、前記同様に、処理ステップ12と13を実行する。
In processing step 15, if the memory area pointed to by the address extracted in processing step 7 does not point to an accessible area or an access-prohibited area read out in processing step 14, in other words, it does not point to an access-prohibited area. For example, processing steps 12 and 13 are performed as before.

以上により、プロセッサが送出したアドレスが誤ってい
るか否かを検出し、誤っていれば直ちに制御プログラム
の処理を中断し、処理中であった制御プログラムのステ
ップ情報をO8に通知することが可能となる。
With the above, it is possible to detect whether or not the address sent by the processor is incorrect, and if it is incorrect, to immediately interrupt the processing of the control program and to notify the O8 of the step information of the control program that was being processed. Become.

従って、制御プログラムを連続して破壊することを防止
すると共に、プロセッサの誤処理の原因究明を容易とす
ることが出来る。
Therefore, it is possible to prevent the control program from being destroyed continuously, and to easily investigate the cause of erroneous processing by the processor.

〔実施例〕〔Example〕

第2図は本発明の一実施例を示す回路のブロック図で、
第3図は第2図の動作を説明するフローチャートで、第
4図は制御プログ、ラムの展開状態を説明する図で、第
5図は破壊検出用プログラム参照領域を説明する図であ
る。
FIG. 2 is a block diagram of a circuit showing an embodiment of the present invention.
FIG. 3 is a flowchart for explaining the operation of FIG. 2, FIG. 4 is a diagram for explaining the development state of the control program and RAM, and FIG. 5 is a diagram for explaining the destruction detection program reference area.

プロセッサ1は初期設定時に、ROM3にアドレスバス
を経てアドレスを送出し、データバスを経て初期設定用
のプログラムを読出して動作を開始する。そして、外部
記憶装置4にアドレスを送出して、制御プログラムと、
この制御プログラムを遂行するために必要なデータを読
出す。
At the time of initialization, the processor 1 sends an address to the ROM 3 via the address bus, reads out an initialization program via the data bus, and starts operation. Then, the address is sent to the external storage device 4, and the control program and
Data necessary to execute this control program is read.

そして、制御バスを経てRAM5に書込み命令を送出し
、アドレスバスを経てRAM5にアドレスを送出し、外
部記憶装置4からデータバスを経て読出された制御プロ
グラムとデータを、該アドレスに対応した領域に第4図
に示す如く展開して書込ませる。
Then, a write command is sent to the RAM 5 via the control bus, an address is sent to the RAM 5 via the address bus, and the control program and data read from the external storage device 4 via the data bus are transferred to the area corresponding to the address. It is developed and written as shown in FIG.

制御プログラムはRAM5上に展開される場合、複数の
プログラムが共通に使用するデータを格納する共通デー
タ領域と、各プログラムが専用に使用するデータを格納
するデータ領域、即ち、プログラムA月データ領域と、
プログラムB月データ領域と、その他のプログラム用デ
ータ領域、及び各プログラムが夫々格納されている領域
、即ち、プログラムA格納領域と、プログラムB格納領
域と、その他のプログラム格納領域とに分かれる。
When the control program is deployed on the RAM 5, there is a common data area that stores data that is commonly used by multiple programs, and a data area that stores data that is used exclusively by each program, that is, a program A month data area. ,
It is divided into a program B monthly data area, a data area for other programs, and an area where each program is stored, that is, a program A storage area, a program B storage area, and another program storage area.

又、共通データ領域に書込まれるデータの中には、書替
えてはいけないテーブルの如きデータがあり、このよう
なデータは第4図■に示ず如く、書込み禁止領域に書込
まれ、書替えても良いデータは第4図■に示す如く、ア
クセス可能領域、即ち、書込み/読出しが可能な領域に
書込まれる。
Also, among the data written to the common data area, there is data such as tables that must not be rewritten, and such data is written to the write-protected area and cannot be rewritten, as shown in Figure 4 ■. Good data is written to an accessible area, that is, an area where writing/reading is possible, as shown in FIG.

同様にプログラムA月データ領域も、第4図■に示す如
く、書替えてはいけないデータは書込み禁止領域に書込
まれ、書替えても良いデータは第4図■に示す如く、ア
クセス可能領域に書込まれる。
Similarly, in the program A month data area, as shown in Figure 4 (■), data that must not be rewritten is written in the write-protected area, and data that can be rewritten is written in the accessible area, as shown in Figure 4 (■). be included.

同様にプログラムB月データ領域も、第4図■に示す如
く、書替えてはいけないデータは書込み禁止領域に書込
まれ、書替えても良いデータは第4図■に示す如く、ア
クセス可能領域に書込まれる。
Similarly, in the program B month data area, as shown in Figure 4 (■), data that must not be rewritten is written in the write-protected area, and data that can be rewritten is written in the accessible area, as shown in Figure 4 (■). be included.

又、第4図■■に示す如く、プログラムA及びB自身は
書替えてはならないため、書込み禁止領域に書込まれる
Furthermore, as shown in FIG. 4, the programs A and B themselves must not be rewritten, so they are written to the write-protected area.

第4図■に示す領域は、本発明の破壊検出用プログラム
が参照する領域、即ち、破壊検出用プログラム参照領域
である。
The area shown in FIG. 4 is the area to which the destruction detection program of the present invention refers, ie, the destruction detection program reference area.

この破壊検出用プログラム参照領域の詳細は第5図に示
す如(である。即ち、領域の欄に示す■〜■は第4図の
■〜■に対応し、プログラムAの動作時には、RAM5
0領域■は第4図■が示す如(、書込み禁止の領域であ
り、RAM5の領域■は第4図■に示す如く、アクセス
可能の領域であり、RAM5の領域■は第4図■に示す
如く、書込み禁止の領域であり、RAM5の領域■は第
4図■に示す如く、アクセス可能の領域である。
The details of this destruction detection program reference area are as shown in FIG.
The 0 area ■ is a write-protected area as shown in Figure 4 ■, and the RAM5 area ■ is an accessible area as shown in Figure 4 ■. As shown in FIG. 4, this is a write-protected area, and the area (2) of the RAM 5 is an accessible area, as shown in (2) in FIG.

そして、RAM5の領域■はプログラムB専用のデータ
格納領域であるため、プログラムAにとってはアクセス
してはならないアクセス禁止の領域であり、同様にRA
M5の領域■はアクセス禁止の領域であり、RAM5の
領域■は第4図■に示す如く、書込み禁止の領域であり
、RAM5の領域■は、プログラムBが格納されている
ため、プログ−ラムAにとってはアクセス禁止の領域で
ある。
Since area ■ of RAM 5 is a data storage area exclusively for program B, it is an access-prohibited area that program A must not access.
The area ■ of M5 is an area where access is prohibited, the area ■ of RAM5 is a write-protected area as shown in FIG. This is an area that A is prohibited from accessing.

又、RAM5の領域■は、破壊検出用プログラム専用の
参照領域であるため、プログラムAにとってはアクセス
禁止の領域となる。
Furthermore, since area (2) of the RAM 5 is a reference area exclusively for the destruction detection program, it is an area that program A is prohibited from accessing.

同様にプログラムBが動作時には、RAM5の領域■と
■と■が書込み禁止の領域であり、■と■がアクセス可
能のzn域であり、■と■と■と■がアクセス禁止の領
域である。
Similarly, when program B is operating, areas ■, ■, and ■ of RAM5 are write-prohibited areas, ■ and ■ are accessible zn areas, and ■, ■, ■, and ■ are areas that are prohibited from access. .

又、プログラムA及びB以外の他プログラム動作時には
、■が書込み禁止の領域で、■がアクセス可能の領域で
、■〜■はアクセス禁止の領域となる。
Further, when programs other than programs A and B are in operation, ■ is a write-prohibited area, ■ is an accessible area, and ■ to ■ are access-prohibited areas.

プロセッサ1はRAM5に制御プログラムが格納される
と、制御バスを経てRAM5に読出し命令を送出し、ア
ドレスバスを経てアドレスをRAM5に送出し、制御プ
ログラムやデータをデータバスに続出させ、この制御プ
ログラムの指示に従いデータを使用して処理を行う。
When the control program is stored in the RAM 5, the processor 1 sends a read command to the RAM 5 via the control bus, sends an address to the RAM 5 via the address bus, and outputs the control program and data to the data bus one after another. perform processing using the data in accordance with the instructions of

プロセッサ1は第3図■、■に示す如く、制御プログラ
ムの各ステップを順次実行し、ステップ■において、R
AMアクセス命令が指示されていると、プロセッサlは
前記の如く、制御バスを経てRAM5に書込み命令又は
読出し命令を送出し、アドレスバスを経てアドレスを送
出する。
The processor 1 sequentially executes each step of the control program as shown in FIG.
When an AM access command is specified, the processor 1 sends a write command or a read command to the RAM 5 via the control bus, and sends an address via the address bus, as described above.

アクセス検出回路6はアドレスバスを経て、プロセッサ
1がRAM5にアドレスを送出したことを検出すると、
データバスを経て割込み制御回路2に、RAM5がプロ
セッサlにアクセスされたことを通知する0割込み制御
回路2は、この通知を受信するとプロセッサ1に割込み
信号を送出し、破壊検出用プログラムの実行を指示する
When the access detection circuit 6 detects that the processor 1 has sent an address to the RAM 5 via the address bus,
Upon receiving this notification, the interrupt control circuit 2 notifies the interrupt control circuit 2 via the data bus that the RAM 5 has been accessed by the processor 1, and sends an interrupt signal to the processor 1 to execute the destruction detection program. Instruct.

プロセッサ1は内部メモリ等に格納しである破壊検出用
プログラムを読出して、この破壊検出用プログラムの指
示により動作し、制御プログラムの第3図■に示すステ
ップから分岐して、破壊検出用プログラムの処理を実行
するため、第3図@に示す如く、第3図■のステップで
指示されたRAMアクセス命令からアドレスを抽出する
。そして、第3図■に示す如く、RAMアクセス命令が
書込み命令であるか否かを調べる。
The processor 1 reads a destruction detection program stored in an internal memory or the like, operates according to the instructions of the destruction detection program, branches from the step shown in FIG. 3 of the control program, and executes the destruction detection program. In order to execute the process, as shown in FIG. 3 @, an address is extracted from the RAM access command instructed in step 3 of FIG. 3. Then, as shown in FIG. 3, it is checked whether the RAM access command is a write command.

RAMアクセス命令が書込み命令であった場合、プロセ
ッサlは第3図■に示す如く、RAM5に展開した制御
プログラムの第4図に示す■の領域を参照する。即ち、
第4図■の領域を参照し、アクセス可能領域を読出す。
If the RAM access command is a write command, the processor 1 refers to the area (2) shown in FIG. 4 of the control program developed in the RAM 5, as shown in (2) in FIG. That is,
Refer to the area shown in FIG. 4 and read out the accessible area.

そして、第3図■に示す如く、@は■の領域指示かを調
べる。即ち、第3図@で抽出したアドレスが、プログラ
ムAが動作時であれば、第5図の領域■又は領域■を指
示しているかを調べ、プログラムBが動作中であれば、
第5図の領域■又は領域■を指示しているかを調べる。
Then, as shown in Figure 3 (■), it is checked whether @ designates the area (■). That is, if the program A is in operation, check whether the address extracted in FIG. 3 @ indicates the area ■ or area ■ in FIG.
It is checked whether the area (■) or the area (■) in FIG. 5 is indicated.

第3図■で@は[相]の領域を指示していると判定され
た場合、第3図■のRAMアクセス命令は正常であると
判定し、プロセッサlは第3図[相]に示す如く、第3
図■のステップで指示されたRAMアクセス命令を実行
するが、@が[相]の領域を指示していないと判定され
た場合、第3図■のRAMアクセス命令は異常であると
判定し、第3図■に示す如く、O3に実行中であった制
御プログラムのステップ情報を通知し、第3図■に示す
如く、制御プログラムの処理を中断する。
If it is determined that @ indicates the area of [phase] in Figure 3 ■, it is determined that the RAM access instruction of Figure 3 ■ is normal, and the processor l is Like, 3rd
The RAM access command instructed in the step of Figure 3 is executed, but if it is determined that @ does not indicate the area of [phase], the RAM access command of Figure 3 is determined to be abnormal, As shown in FIG. 3 (■), step information of the control program being executed is notified to O3, and as shown in FIG. 3 (■), the processing of the control program is interrupted.

即ち、制御プログラムのどのステップまで処理したか、
O8に通知して動作を停止するため、書込み禁止領域又
はアクセス禁止領域のアドレスを誤って送出した原因調
査を容易とすることが出来る。
In other words, which step of the control program has been processed?
Since the O8 is notified and the operation is stopped, it is possible to easily investigate the reason why the address of the write-prohibited area or the access-prohibited area was erroneously sent.

第3図@のステップにおいて、RAMアクセス命令が書
込み命令ではなかった場合、プロセッサ1は読出し命令
であると判定し、第3図■に示す如く、第4図■の領域
を参照し、アクセス可能と書込み禁止の領域を読出す。
In the step @ in Figure 3, if the RAM access command is not a write command, the processor 1 determines that it is a read command, and as shown in Figure 3 ■, refers to the area ■ in Figure 4, and access is possible. and read the write-protected area.

そして、第3図■に示す如く、@は■の領域指示かを調
べる。即ち、第3図@で抽出したアドレスが、プログラ
ムAが動作時であれば、第5図の領域■、■、■、■、
■のどれかを指示しているか調べ、プログラムBが動作
中であれば、第5図の領域■、■、■、■、■のどれか
を指示しているか調べる。
Then, as shown in Figure 3 (■), it is checked whether @ designates the area (■). That is, if the addresses extracted in Figure 3 @ are when program A is operating, then the areas ■, ■, ■, ■,
It is checked whether any of the areas ①, ②, ②, ②, or ② in FIG. 5 is instructed if program B is running.

第3図Oで@は[相]の領域を指示していると判定され
た場合、プロセッサlは第3図[相]に示す如(、第3
図■のステップで指示されたRAMアクセス命令を実行
すが、@は[相]の領域を指示していないと判定された
場合、第3図■に示す如く、O8に実行中であった制御
プログラムのステップ情報を通知し、第3図[相]に示
す如く、制御プログラムの処理を中断する。
If it is determined that @ indicates the area of [phase] in O in FIG.
The RAM access command instructed in the step of Figure ■ is executed, but if it is determined that @ does not specify the area of [phase], the control that was being executed is sent to O8 as shown in Figure 3 ■. The step information of the program is notified, and the processing of the control program is interrupted as shown in FIG. 3 [Phase].

〔発明の効果〕〔Effect of the invention〕

以上説明した如く、本発明はプロセッサがRAMを誤ア
クセスした場合、直ちに処理を中断させ、O8に制御プ
ログラムの処理したステップ情報を通知させるため、制
御プログラムが連続して破壊されることを防止し、プロ
セッサの誤処理の原因究明を容易とすることが出来る。
As explained above, in the present invention, when the processor mistakenly accesses the RAM, the process is immediately interrupted and the O8 is notified of the step information processed by the control program, thereby preventing the control program from being destroyed continuously. , it is possible to easily investigate the cause of erroneous processing by the processor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の構成を示す処理の流れ図、第2図は本
発明の一実施例を示す回路のブロック図、 第3図は第2図の動作を説明するフローチャート、図で
ある。 図において、 lはプロセッサ、 2は割込み制御回路、 3はROM。 4は外部記憶装置、 惰1イ卸ブロゲラムの展開」に態、亥がし日月する口糸
 L!−図
FIG. 1 is a process flowchart showing the configuration of the present invention, FIG. 2 is a block diagram of a circuit showing an embodiment of the invention, and FIG. 3 is a flowchart and diagram explaining the operation of FIG. 2. In the figure, 1 is a processor, 2 is an interrupt control circuit, and 3 is a ROM. 4 is an external storage device, and it is in the state of ``Development of Wholesale Brogelam'', and the thread L! -Figure

Claims (1)

【特許請求の範囲】 メモリ上に展開された制御プログラムの指示に基づき動
作するプロセッサと、該制御プログラムを展開するメモ
リと、該メモリに対する該プロセッサのアクセスを検出
して、該プロセッサに割込み信号を送出するアクセス検
出手段とを備えた装置の処理において、 該アクセス検出手段が送出する割込み信号により、該プ
ロセッサが該制御プログラムの処理ステップから分岐し
て実行する破壊検出用プログラムを用意しておき、 該アクセス検出手段が割込み信号を送出した時、該メモ
リに対しプロセッサが送出したアドレスを抽出した後(
7)、 該プロセッサのメモリに対するアクセスが書込みか否か
を調べ(8)、 メモリに対する書込みであれば、該メモリに予め格納さ
れた破壊検出用プログラムの参照領域が指定するアクセ
ス可能領域と書込み禁止領域とアクセス禁止領域とを参
照して、該メモリに対するアクセス可能領域を読出し(
9)、 前記抽出したアドレスの指示するメモリ領域が該アクセ
ス可能領域であるかを調べ(10)、アクセス可能領域
であれば、処理中であった制御プログラムのステップの
処理の実行に戻り(11)、書込み禁止領域又はアクセ
ス禁止領域であれば、オペレーティングシステムに処理
中であった制御プログラムのステップ情報を通知して(
12)、制御プログラムの処理を中断し(13)、 該プロセッサのメモリに対するアクセスが書込みでなけ
れば、該メモリに予め格納された破壊検出用プログラム
の参照領域を参照して、該メモリに対するアクセス可能
領域と書込み禁止領域とを読出し(14)、 前記抽出したアドレスの指示するメモリ領域が該アクセ
ス可能領域又は書込み禁止領域であるかを調べ(15)
、 アクセス可能領域又は書込み禁止領域であれば、処理中
であった制御プログラムのステップの処理の実行に戻り
(11)、 アクセス禁止領域であれば、オペレーティングシステム
に処理中であった制御プログラムのステップ情報を通知
して(12)、制御プログラムの処理を中断する(13
)ことを特徴とするプログラム破壊防止方法。
[Scope of Claims] A processor that operates based on instructions of a control program expanded on a memory, a memory that expands the control program, and detects access by the processor to the memory and sends an interrupt signal to the processor. In the processing of a device equipped with an access detection means to send out, a destruction detection program is prepared which the processor branches from a processing step of the control program and executes in response to an interrupt signal sent out by the access detection means; When the access detection means sends an interrupt signal, after extracting the address sent by the processor to the memory (
7) Check whether the access to the memory by the processor is for writing (8), and if it is a write to the memory, the accessible area specified by the reference area of the corruption detection program stored in advance in the memory and the write-prohibited area are checked. Read the accessible area for the memory by referring to the area and the prohibited area (
9) Check whether the memory area pointed to by the extracted address is the accessible area (10), and if it is an accessible area, return to execution of the step of the control program that was being processed (11). ), if the area is a write-protected area or an access-prohibited area, the operating system is notified of the step information of the control program that was being processed (
12) interrupts the processing of the control program (13), and if the processor's access to the memory is not for writing, the memory can be accessed by referring to the reference area of the destruction detection program stored in the memory in advance; Read the area and the write-protected area (14), and check whether the memory area indicated by the extracted address is the accessible area or the write-protected area (15).
If the area is an accessible area or a write-protected area, the process returns to the step of the control program that was being processed (11); if it is an area that is not accessible, the operating system returns the step of the control program that was being processed. Notify the information (12) and interrupt the processing of the control program (13)
) A method for preventing program destruction.
JP63310429A 1988-12-08 1988-12-08 How to prevent program destruction Pending JPH02156357A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63310429A JPH02156357A (en) 1988-12-08 1988-12-08 How to prevent program destruction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63310429A JPH02156357A (en) 1988-12-08 1988-12-08 How to prevent program destruction

Publications (1)

Publication Number Publication Date
JPH02156357A true JPH02156357A (en) 1990-06-15

Family

ID=18005140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63310429A Pending JPH02156357A (en) 1988-12-08 1988-12-08 How to prevent program destruction

Country Status (1)

Country Link
JP (1) JPH02156357A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633984B2 (en) 1999-01-22 2003-10-14 Sun Microsystems, Inc. Techniques for permitting access across a context barrier on a small footprint device using an entry point object
US6769053B1 (en) 1999-06-10 2004-07-27 Belle Gate Investment B.V. Arrangement storing different versions of a set of data in separate memory areas and method for updating a set of data in a memory
US6823520B1 (en) 1999-01-22 2004-11-23 Sun Microsystems, Inc. Techniques for implementing security on a small footprint device using a context barrier
US6883716B1 (en) 1999-12-07 2005-04-26 Sun Microsystems, Inc. Secure photo carrying identification device, as well as means and method for authenticating such an identification device
US6907608B1 (en) 1999-01-22 2005-06-14 Sun Microsystems, Inc. Techniques for permitting access across a context barrier in a small footprint device using global data structures
US6922835B1 (en) 1999-01-22 2005-07-26 Sun Microsystems, Inc. Techniques for permitting access across a context barrier on a small footprint device using run time environment privileges
US6996213B1 (en) 1998-09-29 2006-02-07 Sun Microsystems, Inc. Superposition of data over voice
US7020740B2 (en) 1999-12-06 2006-03-28 Sun Microsystems, Inc. Computer arrangement using non-refreshed DRAM
US7080261B1 (en) 1999-12-07 2006-07-18 Sun Microsystems, Inc. Computer-readable medium with microprocessor to control reading and computer arranged to communicate with such a medium
US7093122B1 (en) 1999-01-22 2006-08-15 Sun Microsystems, Inc. Techniques for permitting access across a context barrier in a small footprint device using shared object interfaces
USRE39269E1 (en) 1994-02-08 2006-09-05 Sun Microsystems, Inc. Data exchange system comprising portable data processing units
US7185110B2 (en) 1995-08-04 2007-02-27 Sun Microsystems, Inc. Data exchange system comprising portable data processing units

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE39269E1 (en) 1994-02-08 2006-09-05 Sun Microsystems, Inc. Data exchange system comprising portable data processing units
JP2007226839A (en) * 1995-08-04 2007-09-06 Belle Gate Invest Bv Memory unit and system for storing data structure
US7185110B2 (en) 1995-08-04 2007-02-27 Sun Microsystems, Inc. Data exchange system comprising portable data processing units
US6996213B1 (en) 1998-09-29 2006-02-07 Sun Microsystems, Inc. Superposition of data over voice
US7145991B2 (en) 1998-09-29 2006-12-05 Sun Microsystem, Inc. Superposition of data over voice
US6922835B1 (en) 1999-01-22 2005-07-26 Sun Microsystems, Inc. Techniques for permitting access across a context barrier on a small footprint device using run time environment privileges
US6823520B1 (en) 1999-01-22 2004-11-23 Sun Microsystems, Inc. Techniques for implementing security on a small footprint device using a context barrier
US7607175B2 (en) 1999-01-22 2009-10-20 Sun Microsystems, Inc. Techniques for permitting access across a context barrier on a small footprint device using an entry point object
US7478389B2 (en) 1999-01-22 2009-01-13 Sun Microsystems, Inc. Techniques for implementing security on a small footprint device using a context barrier
US7093122B1 (en) 1999-01-22 2006-08-15 Sun Microsystems, Inc. Techniques for permitting access across a context barrier in a small footprint device using shared object interfaces
US6907608B1 (en) 1999-01-22 2005-06-14 Sun Microsystems, Inc. Techniques for permitting access across a context barrier in a small footprint device using global data structures
US7395535B2 (en) 1999-01-22 2008-07-01 Sun Microsystems, Inc. Techniques for permitting access across a context barrier in a small footprint device using global data structures
US6633984B2 (en) 1999-01-22 2003-10-14 Sun Microsystems, Inc. Techniques for permitting access across a context barrier on a small footprint device using an entry point object
US6769053B1 (en) 1999-06-10 2004-07-27 Belle Gate Investment B.V. Arrangement storing different versions of a set of data in separate memory areas and method for updating a set of data in a memory
US7360039B2 (en) 1999-06-10 2008-04-15 Belle Gate Investment B.V. Arrangements storing different versions of a set of data in separate memory areas and method for updating a set of data in a memory
US7197596B2 (en) 1999-12-06 2007-03-27 Sun Microsystems, Inc. Computer arrangement using non-refreshed DRAM
US7020740B2 (en) 1999-12-06 2006-03-28 Sun Microsystems, Inc. Computer arrangement using non-refreshed DRAM
US7273169B2 (en) 1999-12-07 2007-09-25 Sun Microsystems, Inc. Secure photo carrying identification device, as well as means and method for authenticating such an identification device
US6883716B1 (en) 1999-12-07 2005-04-26 Sun Microsystems, Inc. Secure photo carrying identification device, as well as means and method for authenticating such an identification device
US7080261B1 (en) 1999-12-07 2006-07-18 Sun Microsystems, Inc. Computer-readable medium with microprocessor to control reading and computer arranged to communicate with such a medium

Similar Documents

Publication Publication Date Title
JPH02156357A (en) How to prevent program destruction
JPS63250753A (en) Memory access check method
JPS58181160A (en) Controlling system of emergency operation
JPH0844629A (en) Memory access abnormality monitoring device
JPS61279940A (en) Fault detector for computer
JPS62175834A (en) Detecting circuit for runaway of central processing unit
JPH11161548A (en) Computer with runaway detection function
JPH0644145A (en) Memory error saving system
JPS63178357A (en) System start-up method for computer system
JPH04365145A (en) Memory fault processing method
JPH039487B2 (en)
JPH06168161A (en) Executing error detecting method for unstored program area in data processor
JPS61216059A (en) Storage data protection method
JPS62113241A (en) Fault recovery device
JPH04142625A (en) Information processing unit
JPS61228544A (en) Write protection system
JPS59191662A (en) Detecting system for program runaway
JPH01166145A (en) Cpu monitor
JPH07117902B2 (en) Rebooting device for information processing equipment
JPH03100736A (en) Patrol diagnostic device
JPS62121554A (en) Trap device
JPH04145542A (en) Information processor
JPH0395634A (en) Restart control system for computer system
JP2002082820A (en) Computer system for preventing processor runaway
JPH0480860A (en) Program loading system