JPH02134817A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02134817A JPH02134817A JP28920488A JP28920488A JPH02134817A JP H02134817 A JPH02134817 A JP H02134817A JP 28920488 A JP28920488 A JP 28920488A JP 28920488 A JP28920488 A JP 28920488A JP H02134817 A JPH02134817 A JP H02134817A
- Authority
- JP
- Japan
- Prior art keywords
- wiring material
- protective film
- resist
- dry etching
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、集積回路（以下ＩＣ）の配線材料に用いられ
るアルミニウム（ＡＩ）のドライエツチング技術に関し
、 塩素化合物を用いてドライエツチングをしても、ＡＩや
Ａｌ−５ｉ合金（アルミニウムーシリコン合金）から成
る配線部分に、腐食が全く起こらないＩＣの防食処理方
法を提供することを目的とし、基板１の上に第１の絶縁
膜２と、アルミニウムまたはアルミニウム合金から成る
配線材料３とを順次形成する工程と、 該配線材料３の上に選択的にレジスト４を形成する工程
と、 該レジスト４をマスクとして、該配線材料３を該第１の
絶縁膜２が表出するまで、塩素化合物を含む反応ガスを
プラズマ化して選択的にドライエッチングをする工程と
、 前記ドライエツチング工程と同じ反応容器内で、該配線
材料３と該レジスト４の表面に保護膜５を形成する工程
と、 アッシングをして該レジスト４とこの上の保護膜（５）
を除去した後、表出した該配線材料３の表面に該保護膜
５と同等な物質の保護膜を形成する工程と、 該配線材料３の上に第２の絶縁膜６を形成する工程とを
有し、 該配線材料３がエツチングにより腐食されることがない
ように製造する。
るアルミニウム（ＡＩ）のドライエツチング技術に関し
、 塩素化合物を用いてドライエツチングをしても、ＡＩや
Ａｌ−５ｉ合金（アルミニウムーシリコン合金）から成
る配線部分に、腐食が全く起こらないＩＣの防食処理方
法を提供することを目的とし、基板１の上に第１の絶縁
膜２と、アルミニウムまたはアルミニウム合金から成る
配線材料３とを順次形成する工程と、 該配線材料３の上に選択的にレジスト４を形成する工程
と、 該レジスト４をマスクとして、該配線材料３を該第１の
絶縁膜２が表出するまで、塩素化合物を含む反応ガスを
プラズマ化して選択的にドライエッチングをする工程と
、 前記ドライエツチング工程と同じ反応容器内で、該配線
材料３と該レジスト４の表面に保護膜５を形成する工程
と、 アッシングをして該レジスト４とこの上の保護膜（５）
を除去した後、表出した該配線材料３の表面に該保護膜
５と同等な物質の保護膜を形成する工程と、 該配線材料３の上に第２の絶縁膜６を形成する工程とを
有し、 該配線材料３がエツチングにより腐食されることがない
ように製造する。
本発明は、ＩＣの配線材料に用いられるＡ１やＡｌＳｉ
合金のドライエツチング技術に関する。
合金のドライエツチング技術に関する。
従来、ＩＣにおける微細配線パターンをＡＩにより形成
するのに、ドライエツチング技術を用いて目的とするパ
ターンを形成していた。これは、ＡＩの膜の上で配線と
する場所に、一般的なリソグラフィー技術を用いてレジ
ストを形成した後、塩素化合物のエツチングガスを用い
てドライエツチングをして、ＡＩの配線パターンを得る
ものである。
するのに、ドライエツチング技術を用いて目的とするパ
ターンを形成していた。これは、ＡＩの膜の上で配線と
する場所に、一般的なリソグラフィー技術を用いてレジ
ストを形成した後、塩素化合物のエツチングガスを用い
てドライエツチングをして、ＡＩの配線パターンを得る
ものである。
第２図（ａ）〜（ｅ）は従来例を示す図である。
まず、第２図（ａ）のように、反応容器（チャンバ）内
でシリコンから成る基板１１の上に、ＣＶＤ法によりリ
ン珪酸ガラス（ＰＳＧ）から成る絶縁膜１２と、蒸着に
よりＡｔ配線材料１３とを順次形成する。
でシリコンから成る基板１１の上に、ＣＶＤ法によりリ
ン珪酸ガラス（ＰＳＧ）から成る絶縁膜１２と、蒸着に
よりＡｔ配線材料１３とを順次形成する。
次に、第２回し）のように旧市線材料１３の上に、一般
的なリソグラフィー技術を用いて、配線パターンとする
場所にレジスト１４を選択的に形成する。
的なリソグラフィー技術を用いて、配線パターンとする
場所にレジスト１４を選択的に形成する。
その後、チャンバから外部に取り出し別のチャンバに移
動し、第２１１Ｄ（Ｃ）のように、レジスト１４で覆わ
れていない不必要なＡｔ配線材料１３を、塩素化合物の
反応ガスを用いてドライエツチングして除去する。その
後、塩素イオン（Ｃ１〜）による腐食を防ぐため、加熱
や紫外線照射等により、塩素化合物の反応ガスをできる
だけ取り除く。
動し、第２１１Ｄ（Ｃ）のように、レジスト１４で覆わ
れていない不必要なＡｔ配線材料１３を、塩素化合物の
反応ガスを用いてドライエツチングして除去する。その
後、塩素イオン（Ｃ１〜）による腐食を防ぐため、加熱
や紫外線照射等により、塩素化合物の反応ガスをできる
だけ取り除く。
次に、チャンバから外部に取り出し別のチャンバに移動
し、第２図（ｄ）のようにアッシングによりレジスト１
４を除去する。
し、第２図（ｄ）のようにアッシングによりレジスト１
４を除去する。
その後、チャンバから外部に取り出し別のチャンバに移
動し、第２図（ｅ）のようにＣＶＤ法により、ＰＳＧか
ら成る絶縁膜１６を基板１１の全表面を覆うように形成
する。
動し、第２図（ｅ）のようにＣＶＤ法により、ＰＳＧか
ら成る絶縁膜１６を基板１１の全表面を覆うように形成
する。
（発明が解決しようとする課題）
ところが、塩素化合物の反応ガスを用いてＡＩ配線材料
をエツチングすると次のような問題があった。
をエツチングすると次のような問題があった。
Ａｔ配線材料１３をチャンバ内でドライエツチングした
後、加熱や紫外線照射等によって塩素化合物の反応ガス
を取り除く工程を経ても、なおも反応ガスがわずかにＡ
ｔ配線材料１３等に残留する。これが次のアッシング工
程へ行くために、チャンバを移動する時に侵入したわず
かな空気中の水分（＋−１２０）と反応してＣＩ−を発
生する。そして、このチャンバの移動中に、このＣＦと
旧が反応して塩化アルミニウム（ＡＩＣｈ）といった塩
化物となり、Ａｔ配線材料１３が腐食されるという問題
を生じていた。
後、加熱や紫外線照射等によって塩素化合物の反応ガス
を取り除く工程を経ても、なおも反応ガスがわずかにＡ
ｔ配線材料１３等に残留する。これが次のアッシング工
程へ行くために、チャンバを移動する時に侵入したわず
かな空気中の水分（＋−１２０）と反応してＣＩ−を発
生する。そして、このチャンバの移動中に、このＣＦと
旧が反応して塩化アルミニウム（ＡＩＣｈ）といった塩
化物となり、Ａｔ配線材料１３が腐食されるという問題
を生じていた。
Ｃ１−はＡＩと非常に反応しやすいので、たとえわずか
でも空気中の１１□０があると、旧市線材料がＣＩ−で
すぐ腐食されてしまうといった危険性をもっている。そ
して、Ａ１配線が腐食されると、近年のＩＣの微細な配
線パターンでは断線の原因につながり、ＩＣの不良を引
き起こしてしまうといった問題が生じていた。
でも空気中の１１□０があると、旧市線材料がＣＩ−で
すぐ腐食されてしまうといった危険性をもっている。そ
して、Ａ１配線が腐食されると、近年のＩＣの微細な配
線パターンでは断線の原因につながり、ＩＣの不良を引
き起こしてしまうといった問題が生じていた。
そこで、ＡＩの腐食を防止する一つの方法として、特開
昭５９−１２３７７１号公報に掲げられているような方
法がある。これは銅（Ｃｕ）を含んだＡ１合金の腐食を
防止する方法であり、塩素化合物のエツチングガス中に
塩素及び水素ガスを添加した混合ガスを用いるものであ
る。
昭５９−１２３７７１号公報に掲げられているような方
法がある。これは銅（Ｃｕ）を含んだＡ１合金の腐食を
防止する方法であり、塩素化合物のエツチングガス中に
塩素及び水素ガスを添加した混合ガスを用いるものであ
る。
そして、Ｃｕ含有のＡ１合金を塩素化合物のガス中に塩
素及び水素ガスを添加した混合ガスによってドライエツ
チングして、反応生成物としてできた塩化物を、添加し
た水素によってＣｕに還元し、塩素（Ｃ１ｚ）をＨＣＩ
として除去して、Ａ１合金の腐食現象を抑制するもの
である。
素及び水素ガスを添加した混合ガスによってドライエツ
チングして、反応生成物としてできた塩化物を、添加し
た水素によってＣｕに還元し、塩素（Ｃ１ｚ）をＨＣＩ
として除去して、Ａ１合金の腐食現象を抑制するもの
である。
しかし、この方法では銅塩化物を還元した後に生成され
るＨＣＩが、再びＡＩと反応してしまって、＾ＩＣｈと
いった塩化物を生成してしまい、悪循環に陥ってしまう
危険性が非常に大きいと思われる。
るＨＣＩが、再びＡＩと反応してしまって、＾ＩＣｈと
いった塩化物を生成してしまい、悪循環に陥ってしまう
危険性が非常に大きいと思われる。
また、この方法では配線材料はＣｕ（！：ＡＩとの合金
でなくてはならず、応用範囲が狭くなってしまうといっ
た問題がある。
でなくてはならず、応用範囲が狭くなってしまうといっ
た問題がある。
従って、本発明では塩素化合物の反応ガスを用いてドラ
イエツチングをして、その後の工程をエツチングとは別
のチャンバで行っても、チャンバの移動中に空気中のｌ
ｌ２ｏと触れて、ＡＩやＡＩ −Ｓｉ合金から成る配線
部分に、腐食を全く起こさないようにするＩＣの防食処
理方法を提供することを目的とする。
イエツチングをして、その後の工程をエツチングとは別
のチャンバで行っても、チャンバの移動中に空気中のｌ
ｌ２ｏと触れて、ＡＩやＡＩ −Ｓｉ合金から成る配線
部分に、腐食を全く起こさないようにするＩＣの防食処
理方法を提供することを目的とする。
〔課題を解決するための手段］
第１図（ａ）〜（ｆ）は、本発明の製造工程を説明する
図であり、また実施例を説明する図でもある。
図であり、また実施例を説明する図でもある。
まず、第１図（ａ）のように、チャンバ内でシリコンか
ら成る基板１の上に、絶縁膜２とＡＩ配線材料３とを順
次形成する。
ら成る基板１の上に、絶縁膜２とＡＩ配線材料３とを順
次形成する。
次に、第１図（ｂ）のようにＡＩ配線材料３の上に一般
的なリソグラフィー技術により、選択的にレジス：・４
を形成する。
的なリソグラフィー技術により、選択的にレジス：・４
を形成する。
次に、外部に取り出し別のチャンバに移動し、第１図（
Ｃ）のように塩素化合物の反応ガスを用いて、ドライエ
ツチングをして不必要なＡＩ配線材料を除去しＡＩ配線
パターンを形成する。
Ｃ）のように塩素化合物の反応ガスを用いて、ドライエ
ツチングをして不必要なＡＩ配線材料を除去しＡＩ配線
パターンを形成する。
次に、前記エツチング工程と同じチャンバ内で、第１図
（ｄ）のようにフン化炭素のポリマーから成る保護膜５
を基板１の全表面に形成する。
（ｄ）のようにフン化炭素のポリマーから成る保護膜５
を基板１の全表面に形成する。
次に、外部に取り出し別のチャンバに移動し、第１図（
ｅ）のようにアッシングにより、レジスト４を除去する
。同時に、Ａ１配線材料３上には、第１図（ｆ）のよう
に前記保護膜５と同じフッ化炭素のポリマーから成る膜
が形成される。
ｅ）のようにアッシングにより、レジスト４を除去する
。同時に、Ａ１配線材料３上には、第１図（ｆ）のよう
に前記保護膜５と同じフッ化炭素のポリマーから成る膜
が形成される。
次に、外部に取り出し別のチャンバに移動し、第１図（
ｇ）のように基板１の全表面に絶縁膜６を形成する。
ｇ）のように基板１の全表面に絶縁膜６を形成する。
以上のように、保護膜５を形成すればＡＩやＡｌＳｉ合
金等から成る配線材料を、エツチング工程からアッシン
グ工程へのチャンバの移動中に、たとえ空気中の１１□
０と触れても、腐食が起こらないように製造することが
できる。
金等から成る配線材料を、エツチング工程からアッシン
グ工程へのチャンバの移動中に、たとえ空気中の１１□
０と触れても、腐食が起こらないように製造することが
できる。
工程から次の絶縁膜６を形成する工程へのチャンバの移
動中に、ＡＩ配線材料３が移動中に空気中の＋ｈｏと触
れる危険性は全くなくなる。従って、連のチャンバの移
動中に、ＡＩ配線材料３が移動中に空気中の８２０と触
れる危険性は全くなくなる。
動中に、ＡＩ配線材料３が移動中に空気中の＋ｈｏと触
れる危険性は全くなくなる。従って、連のチャンバの移
動中に、ＡＩ配線材料３が移動中に空気中の８２０と触
れる危険性は全くなくなる。
〔作用］
本発明では、第１図（ｄ）のように塩素化合物の反応ガ
スによるドライエツチングの直後に保護膜５を形成する
ので、次のアッシング工程へ移るために別のチャンバに
移動しても、ＡＩ配線材料３が移動中に空気中の８２０
と触れる危険性は全くなくなる。この結果、エツチング
工程からアッシング工程へのチャンバの移動中に、ＡＩ
配線材料３がその表面にわずかに残留した塩素化合物の
反応ガスにより、ＡｌＣｌ３といった塩化物となり腐食
される危険性は全くなくなる。
スによるドライエツチングの直後に保護膜５を形成する
ので、次のアッシング工程へ移るために別のチャンバに
移動しても、ＡＩ配線材料３が移動中に空気中の８２０
と触れる危険性は全くなくなる。この結果、エツチング
工程からアッシング工程へのチャンバの移動中に、ＡＩ
配線材料３がその表面にわずかに残留した塩素化合物の
反応ガスにより、ＡｌＣｌ３といった塩化物となり腐食
される危険性は全くなくなる。
さらに、第１図（ｅ）のように、アッシングにより表出
したＡＩ配線材料３の表面に、前記保護膜５と同じ物質
の保護膜を形成することで、アッシング〔実施例〕 第１図（ａ）〜（２）は本発明の一実施例の製造工程を
示す図である。
したＡＩ配線材料３の表面に、前記保護膜５と同じ物質
の保護膜を形成することで、アッシング〔実施例〕 第１図（ａ）〜（２）は本発明の一実施例の製造工程を
示す図である。
まず、第１図（ａ）のようにシリコンから成る基板１の
上に、ＣＶＤ法によりリン珪酸ガラス（ＰＳＧ）から成
る絶縁膜２と、蒸着によりＡＩ配線材料３とを、それぞ
れ１μｍの厚さに順次形成する。
上に、ＣＶＤ法によりリン珪酸ガラス（ＰＳＧ）から成
る絶縁膜２と、蒸着によりＡＩ配線材料３とを、それぞ
れ１μｍの厚さに順次形成する。
次に、第１図（ｂ）のようにＡＩ配線材料３の上に、−
Ｓ的なリソグラフィー技術を用いて、配線パターンとす
る場所にレジスト４を１μｍの厚さで選択的に形成する
。
Ｓ的なリソグラフィー技術を用いて、配線パターンとす
る場所にレジスト４を１μｍの厚さで選択的に形成する
。
その後、チャンバを変えて第１図（Ｃ）のように、レジ
スト４で覆われていない不必要なＡＩ配線材料３をドラ
イエツチングして除去する。これは、四塩化シリコン（
ＳｉＣＩｉ）：三塩化ボロン（ＢＣｈ）：塩素（Ｃ１ｚ
）＝２０：５：４の流量比（単位はｓｃｃｍ ）でなる
塩素化合物の混合ガスを用いて、ステージ温度：５０〜
７０°Ｃ１圧カニ ０．１ｔｏｒｒの条件で、エツチン
グを行う。この後、加熱処理や紫外線照射により、ＡＩ
配線材料３を含めた基板１の表面に付着した反応ガスを
取り除く。
スト４で覆われていない不必要なＡＩ配線材料３をドラ
イエツチングして除去する。これは、四塩化シリコン（
ＳｉＣＩｉ）：三塩化ボロン（ＢＣｈ）：塩素（Ｃ１ｚ
）＝２０：５：４の流量比（単位はｓｃｃｍ ）でなる
塩素化合物の混合ガスを用いて、ステージ温度：５０〜
７０°Ｃ１圧カニ ０．１ｔｏｒｒの条件で、エツチン
グを行う。この後、加熱処理や紫外線照射により、ＡＩ
配線材料３を含めた基板１の表面に付着した反応ガスを
取り除く。
この直後に、圧力は０．１ｔｏｒｒのまま前記エツチン
グと同じチャンバで、第１図（ｄ）のように、レジスト
４を含めた基板１の表面全体に保護膜５を形成する。こ
れは、四フッ化炭素（ＣＦ４）：酸素（０□）＝６：１
の流量比（単位はｓｃｃｍ ）でなる混合ガスを用い、
温度：５０〜７０’Ｃ，圧カニ ０．１ｔｏｒｒの条件
で、ＡＩ配線材料３やレジスト４を含む基板１の全表面
に、フッ化炭素のポリマーから成る保護膜５を１ｏｏｏ
人の厚さに形成する。この工程は、直前の第１図（Ｃ）
の工程と同じチャンバ内で、圧力をＱ、１ｔｏｒｒのま
ま、反応ガスを交換するだけでできるので、空気中の１
１□０が反応容器内に入り込む可能性はない。従って、
第１図（Ｃ）の塩素化合物を含んだ反応ガスによるエツ
チングの工程で、ＡＩ配線材料３にＣＩ−がわずかに残
留していても、保護膜５があるかぎり、ＡＩ配線材料３
が空気中の８２０と触れる可能性はなくなり、ＡＩ配線
材料３がＡＩＣｈといった塩化物となって腐食される危
険性は全くなくなる。
グと同じチャンバで、第１図（ｄ）のように、レジスト
４を含めた基板１の表面全体に保護膜５を形成する。こ
れは、四フッ化炭素（ＣＦ４）：酸素（０□）＝６：１
の流量比（単位はｓｃｃｍ ）でなる混合ガスを用い、
温度：５０〜７０’Ｃ，圧カニ ０．１ｔｏｒｒの条件
で、ＡＩ配線材料３やレジスト４を含む基板１の全表面
に、フッ化炭素のポリマーから成る保護膜５を１ｏｏｏ
人の厚さに形成する。この工程は、直前の第１図（Ｃ）
の工程と同じチャンバ内で、圧力をＱ、１ｔｏｒｒのま
ま、反応ガスを交換するだけでできるので、空気中の１
１□０が反応容器内に入り込む可能性はない。従って、
第１図（Ｃ）の塩素化合物を含んだ反応ガスによるエツ
チングの工程で、ＡＩ配線材料３にＣＩ−がわずかに残
留していても、保護膜５があるかぎり、ＡＩ配線材料３
が空気中の８２０と触れる可能性はなくなり、ＡＩ配線
材料３がＡＩＣｈといった塩化物となって腐食される危
険性は全くなくなる。
そして、このエツチング工程の後のアッシング工程は、
エツチング工程とは別のチャンバに移動して行うのだが
、ＡＩ配線材料３を保護膜５で覆っているので、たとえ
別のチャンバに移動中に空気中のＨ２Ｏに触れても、Ａ
Ｉ配線材料３が腐食されることはない。
エツチング工程とは別のチャンバに移動して行うのだが
、ＡＩ配線材料３を保護膜５で覆っているので、たとえ
別のチャンバに移動中に空気中のＨ２Ｏに触れても、Ａ
Ｉ配線材料３が腐食されることはない。
次に、別のチャンバに移動して、第１図（ｅ）のように
アッシングによりレジスト４とその上の保護膜５を除去
する。これは、ＣＦ４：Ｏ□＝１：１０の流量比（単位
はｓｃｃｍ）でなる混合ガス中で、ステージ温度ニア４
°Ｃ２常圧で６０秒間アンシングしてレジスト４とその
上の保護膜５を除去する。この時、混合ガスの成分は、
前記保護膜５を形成する工程と同じで、流量比が違うだ
けなので、レジスト４が除去された後のへ１配線材料３
の表面上には、第１図げ）のように、フッ化炭素のポリ
マーから成る膜が再形成される。しかし、流量比に示し
たとおり、このアッシング工程では、ＣＦａの割合が非
常に少ないので、膜厚は３００〜５００人と非常に薄い
ものとなる。そして、次のＰＳＧから成る絶縁膜を形成
する工程は、別のチャンバに移動して行うのだが、膜厚
が３００〜５００人のフン化炭素のポリマーから成る膜
が、第１図（ｆ）のように、Δ１配線材料３の表面を覆
っているので、たとえチャンバの移動中に空気中の１１
２０に触れても、ＡＩ配線材料３が腐食されることはな
い。
アッシングによりレジスト４とその上の保護膜５を除去
する。これは、ＣＦ４：Ｏ□＝１：１０の流量比（単位
はｓｃｃｍ）でなる混合ガス中で、ステージ温度ニア４
°Ｃ２常圧で６０秒間アンシングしてレジスト４とその
上の保護膜５を除去する。この時、混合ガスの成分は、
前記保護膜５を形成する工程と同じで、流量比が違うだ
けなので、レジスト４が除去された後のへ１配線材料３
の表面上には、第１図げ）のように、フッ化炭素のポリ
マーから成る膜が再形成される。しかし、流量比に示し
たとおり、このアッシング工程では、ＣＦａの割合が非
常に少ないので、膜厚は３００〜５００人と非常に薄い
ものとなる。そして、次のＰＳＧから成る絶縁膜を形成
する工程は、別のチャンバに移動して行うのだが、膜厚
が３００〜５００人のフン化炭素のポリマーから成る膜
が、第１図（ｆ）のように、Δ１配線材料３の表面を覆
っているので、たとえチャンバの移動中に空気中の１１
２０に触れても、ＡＩ配線材料３が腐食されることはな
い。
次に、別のチャンバに移動して第１図（２）のように、
ＣＶＤ法によりＰＳＧから成る絶縁膜６を３０００人の
厚さに基板１の全表面を覆うように形成する。
ＣＶＤ法によりＰＳＧから成る絶縁膜６を３０００人の
厚さに基板１の全表面を覆うように形成する。
これは、ホスフィン（ｐＨ３）ニジラン（ＳｉＨａ）：
酸素（０□）＝１４：１：１０の流量比（単位はｓｃｃ
ｍ）でなる混合ガスを用い、温度＝４００°Ｃ２圧カニ
０．１ ｔｏｒｒの条件で形成する。
酸素（０□）＝１４：１：１０の流量比（単位はｓｃｃ
ｍ）でなる混合ガスを用い、温度＝４００°Ｃ２圧カニ
０．１ ｔｏｒｒの条件で形成する。
以上のように、塩素化合物のエツチングガスを用いて、
ドライエツチングした直後に同じチャンバ内で保護膜５
を形成して、空気中のＨ２ＯとＡＩ配線材料３とを触れ
なくするので、アッシングまでの工程で、ＡＩ配線材料
３に残留した塩素化合物のエツチングガスが、空気中の
Ｈ，０と反応してＡＩ配線材料３がＡｌＣｌ３といった
塩化物となる危険性はなくなり、ＡＩ配線材料３が腐食
される危険性は完全になくなる。
ドライエツチングした直後に同じチャンバ内で保護膜５
を形成して、空気中のＨ２ＯとＡＩ配線材料３とを触れ
なくするので、アッシングまでの工程で、ＡＩ配線材料
３に残留した塩素化合物のエツチングガスが、空気中の
Ｈ，０と反応してＡＩ配線材料３がＡｌＣｌ３といった
塩化物となる危険性はなくなり、ＡＩ配線材料３が腐食
される危険性は完全になくなる。
以上、本発明を実施例により説明したが、配線材料はア
ルミニウムに限らず、Ａｌ−Ｓｉ合金やチタン（Ｔｉ）
等で本発明の製造方法を応用できるものである。
ルミニウムに限らず、Ａｌ−Ｓｉ合金やチタン（Ｔｉ）
等で本発明の製造方法を応用できるものである。
以上説明したように本発明によれば、へ１配線パターン
を形成するための、塩素化合物を含んだ反応ガスを用い
たドライエツチングの直後に、同じチャンバ内で保護膜
５を形成して、空気中の１１□０と層重線材料３とが接
触する可能性をなくしている。
を形成するための、塩素化合物を含んだ反応ガスを用い
たドライエツチングの直後に、同じチャンバ内で保護膜
５を形成して、空気中の１１□０と層重線材料３とが接
触する可能性をなくしている。
さらに、アッシング時に表出したＡ１配線材料３の表面
に保護膜を形成するので、次の工程へのチャンバの移動
中に、空気中の＋＋２０とＡＩ配線材料３とが接触する
可能性は全くなくなる。
に保護膜を形成するので、次の工程へのチャンバの移動
中に、空気中の＋＋２０とＡＩ配線材料３とが接触する
可能性は全くなくなる。
従って、エツチング工程からアッシング工程に行く間や
、アッシング工程から次の別の工程へ行く間等の一連の
チャンバの移動中に、Ａ】配線材料３に残留した塩素化
合物の反応ガスが空気中のＨｚＯと反応して、ＡＩ配線
材料３がＡＩＣｈといった塩化物となる可能性はなくな
り、ＡＩ配線材料３が腐食される危険性をなくす効果を
奏する。
、アッシング工程から次の別の工程へ行く間等の一連の
チャンバの移動中に、Ａ】配線材料３に残留した塩素化
合物の反応ガスが空気中のＨｚＯと反応して、ＡＩ配線
材料３がＡＩＣｈといった塩化物となる可能性はなくな
り、ＡＩ配線材料３が腐食される危険性をなくす効果を
奏する。
従って、Ａｔ配線部分がｒｃの製造段階で腐食され、配
線パターンが断線する危険性を大幅に低くすることがで
き、ＩＣの信顛性の向上に寄与するところが大きい。
線パターンが断線する危険性を大幅に低くすることがで
き、ＩＣの信顛性の向上に寄与するところが大きい。
第１図（ａ）〜（濁は、本発明の製造工程を説明する図
であり、また一実施例を説明する図でもある。 第２図（ａ）〜（ｅ）は、従来例を説明する図である。 １．１１−・・−・・一基板、 ２．１２−−−
−−−一絶縁膜、３．１３・−−−一一一・ＡＩ配線材
料、 ４，１４・−・−・・ レジスト、５−・・−・
・・−・・−・保護膜、 ６．１６−・−・絶縁膜
。 （ａ） Ｃｂ） （Ｃ） 不発明及び−笑施脚１の 型造７袂［説明」３図 審 １ 刀 （ｄ） （ｅ） 本倦Ｕ月及びパ−賀涛１列の 笈捜方紘乞首免用１り閲 （−Ｄ （（４５■月及び −ア紗１の染ｂ１１う「とヒ１きた
一■月Ｔｂ図稟 １ 罰 （ａ） ＜ｂ＞ （Ｃ） ドライエ１．７ケシ７゜ 考疋丞赦ｊ 脣２ 罰 （ｄ） ア、ッシン７°。 ネ？来Ａ列 皐 掲
であり、また一実施例を説明する図でもある。 第２図（ａ）〜（ｅ）は、従来例を説明する図である。 １．１１−・・−・・一基板、 ２．１２−−−
−−−一絶縁膜、３．１３・−−−一一一・ＡＩ配線材
料、 ４，１４・−・−・・ レジスト、５−・・−・
・・−・・−・保護膜、 ６．１６−・−・絶縁膜
。 （ａ） Ｃｂ） （Ｃ） 不発明及び−笑施脚１の 型造７袂［説明」３図 審 １ 刀 （ｄ） （ｅ） 本倦Ｕ月及びパ−賀涛１列の 笈捜方紘乞首免用１り閲 （−Ｄ （（４５■月及び −ア紗１の染ｂ１１う「とヒ１きた
一■月Ｔｂ図稟 １ 罰 （ａ） ＜ｂ＞ （Ｃ） ドライエ１．７ケシ７゜ 考疋丞赦ｊ 脣２ 罰 （ｄ） ア、ッシン７°。 ネ？来Ａ列 皐 掲
Claims (1)
- 【特許請求の範囲】 基板（１）の上に第１の絶縁膜（２）と、アルミニウム
またはアルミニウム合金から成る配線材料（３）とを順
次形成する工程と、 該配線材料、（３）の上に選択的にレジスト（４）を形
成する工程と、 該レジスト（４）をマスクとして、該配線材料（３）を
該第１の絶縁膜（２）が表出するまで塩素化合物を含む
反応ガスをプラズマ化して選択的にドライエッチングを
する工程と、 前記ドライエッチング工程と同じ反応容器内で、該配線
材料（３）と該レジスト（４）の表面に保護膜（５）を
形成する工程と、 アッシングをして該レジスト（４）とこの上の該保護膜
（５）を除去した後、表出した該配線材料（３）の表面
に該保護膜（５）と同等な物質の保護膜を形成する工程
と、 該配線材料（３）の上に第２の絶縁膜（６）を形成する
工程とを有することを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28920488A JPH02134817A (ja) | 1988-11-16 | 1988-11-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28920488A JPH02134817A (ja) | 1988-11-16 | 1988-11-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02134817A true JPH02134817A (ja) | 1990-05-23 |
Family
ID=17740128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28920488A Pending JPH02134817A (ja) | 1988-11-16 | 1988-11-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02134817A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100312377B1 (ko) * | 1995-06-28 | 2003-08-06 | 주식회사 하이닉스반도체 | 반도체소자의보호막제조방법 |
| JP2008252050A (ja) * | 2007-03-08 | 2008-10-16 | Ulvac Japan Ltd | エッチング方法 |
-
1988
- 1988-11-16 JP JP28920488A patent/JPH02134817A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100312377B1 (ko) * | 1995-06-28 | 2003-08-06 | 주식회사 하이닉스반도체 | 반도체소자의보호막제조방법 |
| JP2008252050A (ja) * | 2007-03-08 | 2008-10-16 | Ulvac Japan Ltd | エッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1136525A (en) | Dry etching of metal film | |
| EP0247603B1 (en) | A method for stripping a photo resist on an aluminium alloy | |
| US5240559A (en) | Dry etching method of copper or copper alloy interconnection layer employing plasma of an iodine compound | |
| US9614045B2 (en) | Method of processing a semiconductor device and chip package | |
| US5462892A (en) | Semiconductor processing method for preventing corrosion of metal film connections | |
| JPH08153710A (ja) | 半導体装置の製造方法 | |
| US5246888A (en) | Method of preventing corrosion of aluminum alloys | |
| JP2601112B2 (ja) | 半導体装置の製造方法 | |
| JPH02134817A (ja) | 半導体装置の製造方法 | |
| KR100255401B1 (ko) | 드라이에칭방법 | |
| KR100524450B1 (ko) | 반도체 제조시 엣칭후 웨이퍼 층 스택을 처리하는 방법 및조성물 | |
| US20020160612A1 (en) | Manufacturing method of semiconductor device | |
| JP2991176B2 (ja) | 半導体装置の製造方法 | |
| JPS58100684A (ja) | ドライ・エツチング方法 | |
| JPH03180040A (ja) | 半導体装置の製造方法 | |
| JPH07263447A (ja) | 半導体装置およびその製造方法 | |
| JPH04103123A (ja) | 配線形成方法 | |
| JPH0436485A (ja) | 半導体装置の製造方法 | |
| JPH03278536A (ja) | 半導体装置 | |
| KR950014943B1 (ko) | 금속층 식각시 생성된 실리콘 잔류물 제거방법 | |
| JPS6057630A (ja) | 半導体装置の製造方法 | |
| JPH04256319A (ja) | 半導体装置の製造方法 | |
| JPH04144136A (ja) | 半導体装置の製造方法 | |
| JPH03272135A (ja) | 半導体装置の製造方法 | |
| JPS63289935A (ja) | 半導体装置の製造方法 |