JPH02116903A - Input/output address allocating system for programmable controller - Google Patents
Input/output address allocating system for programmable controllerInfo
- Publication number
- JPH02116903A JPH02116903A JP26936888A JP26936888A JPH02116903A JP H02116903 A JPH02116903 A JP H02116903A JP 26936888 A JP26936888 A JP 26936888A JP 26936888 A JP26936888 A JP 26936888A JP H02116903 A JPH02116903 A JP H02116903A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- address
- slot
- expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、ビルディングブロック型のプログラマブル
コントローラにおける入出力アドレス割付方式の改良に
関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to an improvement in an input/output address allocation method in a building block type programmable controller.
(従来の技術〉
従来、この種のビルディングブロック型のプログラマブ
ルコントローラにおける入出力アドレス割付方式は、ユ
ニットボード上の各スロットに装着された入出力カード
の各人出力点に対し、空きスロットを詰めるようにして
スロット順に連続アドレスを割り付けるようになってい
る。(Prior art) Conventionally, the input/output address assignment method in this type of building block type programmable controller was to fill up empty slots for each output point of the input/output card installed in each slot on the unit board. Consecutive addresses are assigned in slot order.
そして、このような入出力アドレス割付方式によれば、
ユニットボード上に入出力カードを複数枚装着するよう
な場合、ソケットの接続不良等により、相隣接する入出
力カード間に空きスロットを設けざるをえない場合にも
、人出ノコアドレスについては常に連続番号となるため
、不使用入出力アドレスを誤って使用してユーザプログ
ラムを作成する等のプログラミングミスを生じ難いとい
う利点がある。According to this input/output address allocation method,
When multiple input/output cards are installed on a unit board, even if empty slots must be provided between adjacent input/output cards due to poor socket connections, etc. Since the numbers are consecutive, there is an advantage that programming errors such as creating a user program by erroneously using unused input/output addresses are less likely to occur.
(発明が解決しようとする課題)
しかしながら、このような従来の入出力アドレス割付方
式においては、あらかじめ増設用に空きスロットを設け
ておいて、それに後で増設用カードを装着しようとする
と、その増設用カード以降に装着された入出力カードに
おいては、順々に入出力アドレスがシフトされてしまい
、その結果ユーザプログラム中の入出力アドレスを大幅
に変更せざるを得ないという問題点があった。(Problem to be Solved by the Invention) However, in such a conventional input/output address allocation method, if an empty slot is provided in advance for expansion, and an expansion card is later installed in it, the expansion In the input/output cards installed after the user card, the input/output addresses are shifted one after another, and as a result, there is a problem in that the input/output addresses in the user program have to be changed significantly.
この発明は、上述の問題点に鑑みなされたものであり、
その目的とするところは、ソケットの接続不良等により
空きスロットを設けざるを得ない場合には、そのスロッ
トを無視して連続アドレスを割り付けることができる一
方、将来の増設用に空きスロットを確保する場合には、
その増設用カードの装着によってもそれまでのユーザプ
ログラムに変更の必要を一切生じないようにした入出力
アドレス割付方式を提供することにある。This invention was made in view of the above problems,
The purpose of this is to allow you to ignore empty slots and allocate consecutive addresses if you are forced to create an empty slot due to a socket connection failure, etc., while also securing an empty slot for future expansion. in case of,
It is an object of the present invention to provide an input/output address allocation method that does not require any changes to the existing user program even when the expansion card is installed.
[発明の構成]
(課題を解決するための手段)
この出願の第1の発明は、上記の目的を達成するために
、ユニットボード上の各スロットに装着された入出力カ
ードの各入出力点に対し、空きスロットを詰めるように
してスロット順に連続アドレスを割り付けるようにした
プログラマブルコントローラの入出力アドレス割付方式
において、増設予定を有する空きスロット及びその増設
予定点数を登録するための手段と、前記増設予定が登録
された空きスロットについては、その増設予定点に対し
てもアドレスを割り付ける手段と、を具備することを特
徴とするものである。[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above-mentioned object, the first invention of this application provides a system for each input/output point of an input/output card installed in each slot on a unit board. In contrast, in an input/output address allocation method for a programmable controller in which consecutive addresses are allocated in slot order by filling up empty slots, there is provided a means for registering empty slots scheduled for expansion and the number of points planned for expansion, and The present invention is characterized by comprising means for allocating an address to a planned expansion point for an empty slot whose schedule has been registered.
この出願の第2の発明の目的とするところは、上記の目
的を達成するために、ユニットボード上の各スロットに
装着された入出力カードの各入出力点に対し、空きスロ
ットを詰めるようにして当該ユニットの先頭アドレスを
割付開始アドレスとしてスロット順に連続アドレスを割
り付けるようにしたプログラマブルコントローラの入出
力アドレス割付方式において、当該ユニットボード上に
おける割付開始アドレスを登録するための手段と、前記
登録された割付開始アドレスから各入出力点に対し、空
きスロットを詰めるようにしてスロット順に連続アドレ
スを割り付ける手段と、を具備することを特徴とするも
のである。The object of the second invention of this application is to fill empty slots with respect to each input/output point of the input/output card installed in each slot on the unit board, in order to achieve the above object. In an input/output address allocation method for a programmable controller in which consecutive addresses are allocated in order of slots with the top address of the unit as the allocation start address, means for registering the allocation start address on the unit board, and a means for registering the allocation start address on the unit board; The present invention is characterized by comprising means for allocating consecutive addresses in slot order from the allocation start address to each input/output point by filling up empty slots.
(作用)
第1の発明によれば、空きスロットについて増設予定登
録を行わない場合には、ユニットボード上の各スロット
に装着された入出力カードの各入出力点に対し、空きス
ロットを詰めるようにしてスロット順に連続アドレスを
割り付けることができ、他方空きスロットについて増設
予定の登録を行った場合には、増設予定が登録された空
きスロワ1−については、その増設予定点に対してもア
ドレスを割り付けることができる。(Function) According to the first invention, when an expansion plan is not registered for empty slots, empty slots are filled for each input/output point of the input/output card installed in each slot on the unit board. It is possible to allocate consecutive addresses in the order of the slots.On the other hand, if an expansion plan is registered for an empty slot, for the empty slot 1- for which the expansion plan has been registered, an address can also be assigned to that expansion planned point. Can be assigned.
そのため、接続不良等のために空きスロットを設けざる
をえない場合には、当該空きスロットに対し増設予定登
録を行わないことにより、その空きスロットを無視して
入出力アドレスを連続的に割り付けることができ、一方
増設予定のために空きスロットを設ける場合には、その
空きスロットに対し増設予定登録を行うことにより、そ
の増設予定点に対してもアドレスを割り付けることによ
り、後に増設用カードが装着されたとしても、それまで
のユーザプログラムに入出力アドレスの変更の必要がな
くなる。Therefore, if it is necessary to create an empty slot due to a connection failure, etc., by not registering an expansion plan for the empty slot, input/output addresses can be assigned continuously while ignoring the empty slot. On the other hand, when creating an empty slot for an expansion plan, by registering the expansion plan for that empty slot and assigning an address to the expansion plan point, the expansion card can be installed later. Even if this happens, there is no need to change the input/output addresses in the user program.
また、第2の発明によれば、ユニットボード上における
割り付は開始アドレスを登録しない場合には、ユニット
ボード上の各スロットに装着された入出力カードの各入
出力点に対し、空きスロットを詰めるようにして当該ユ
ニットの先頭アドレスを割付開始アドレスとしてスロッ
ト順に連続アドレスが割り付けられるのに対し、当該ユ
ニットボード上における割付開始アドレスを登録した場
合には、登録された割付開始アドレスから各入出力点に
対し、空きスロットを詰めるようにしてスロット順に連
続アドレスが割り付けられる。Further, according to the second invention, when the start address is not registered for allocation on the unit board, empty slots are allocated for each input/output point of the input/output card installed in each slot on the unit board. Continuous addresses are allocated in slot order with the first address of the unit as the allocation start address, but if the allocation start address on the unit board is registered, each input/output is assigned from the registered allocation start address. Consecutive addresses are assigned to the points in slot order, filling in empty slots.
そのため、ソケットの接続不良等により空きスロットを
設けざるをえない場合には、ユニットボード上における
割付開始アドレスを登録しないことにより、当該空きス
ロットを無視して当該ユニットの先頭アドレスを割付開
始アドレスとして連続アドレスを割り付けることができ
る一方、将来の増設予定のために空きスロットを設ける
場合には、その空きスロットを当該ユニボードの先頭側
に設定し、その次のスロットを割付開始アドレスとして
登録することにより、その後増設用カードが装着された
場合にも、ユーザプログラム上における入出力アドレス
の変更が不要となる。Therefore, if an empty slot must be created due to a socket connection failure, etc., by not registering the allocation start address on the unit board, the empty slot will be ignored and the first address of the unit will be used as the allocation start address. While continuous addresses can be assigned, if you want to create an empty slot for future expansion plans, you can set the empty slot at the beginning of the uniboard and register the next slot as the allocation start address. Even if an expansion card is subsequently installed, there is no need to change the input/output addresses on the user program.
(実施例)
第1図は、本発明が適用されたビルディングブロック型
のプログラマブルコントローラの外観を模式的に示す正
面図である。(Example) FIG. 1 is a front view schematically showing the appearance of a building block type programmable controller to which the present invention is applied.
同図に示されるようにこのプログラマブルコントローラ
はUNITOとUNITIとからなる2台のユニットを
備えている。As shown in the figure, this programmable controller includes two units, UNITO and UNITI.
UNITOは、システムにおける中央処理装置(CPU
)用のユニットであって、そのユニットボートニハS
L OT OO−S L OT O4カラなる5個のス
ロットが設けられている。UNITO is the central processing unit (CPU) in the system.
), the unit boat Niha S
Five slots, LOTOO-SLOTO4 colors, are provided.
これらのスロットには、デジタル入力カードDIもしく
はデジタル出力カードDoがそれぞれ装着可能になされ
ている。A digital input card DI or a digital output card Do can be attached to each of these slots.
UNITlは、システムにおける入出力拡張用のユニッ
トであって、そのユニットボードには5LOTOO−8
LOTO7からなる8個(1)、(oットが設けられて
いる。UNITl is a unit for input/output expansion in the system, and the unit board has 5LOTOO-8.
There are 8 (1) (ot) consisting of LOTO7.
これらのスロットにも、デジタル入力カードD■もしく
はデジタル出力カードDoがそれぞれ装着可能になされ
ている。A digital input card D2 or a digital output card Do can also be inserted into these slots.
なお、UNITO,UNITlの各5LOTには、最大
2ワードすなわち32個のアドレスが割り付は可能にな
されている。Note that a maximum of 2 words, that is, 32 addresses can be allocated to each of the 5 LOTs of UNITO and UNITl.
これら2台のユニットUN ITO,UN ITIは、
ケーブルにより接続されている。These two units UN ITO and UN ITI are
Connected by cable.
周知の如く、UNITOのCPUはマイクロプロセッサ
、システムROM、ワークRAM1人出力RAM等を主
体として構成されている。As is well known, the UNITO CPU is mainly composed of a microprocessor, a system ROM, a work RAM, a single output RAM, and the like.
そして、マイクロプロセッサはシステムプログラムに従
って動作し、まずUN ITO,UN ITlのデジタ
ル入力カードDIから入力データを読み込んで、これを
入出力RAMの所定エリアに書き込み、次いで入出力R
AM内の入力データを参照してラダー図等からなるユー
ザプログラムを実行し、その結果を入出力RAM内の出
カニリアに書き込み、次いで入出力RAMの出力データ
をUNITO,UNITIのデジタル出力カードD。Then, the microprocessor operates according to the system program, first reading input data from the digital input card DI of UN ITO and UN ITl, writing it to a predetermined area of the input/output RAM, and then inputting it to the input/output R.
A user program consisting of a ladder diagram etc. is executed with reference to the input data in the AM, the result is written to the output canister in the input/output RAM, and then the output data of the input/output RAM is sent to the digital output card D of UNITO and UNITI.
に送出し、以上の動作を繰返えしながら、その間にユー
ザプログラムの書換え、モニタ等のシステムサービス処
理を実行するようになっている。While repeating the above operations, system service processing such as rewriting the user program and monitoring is executed.
システムサービス処理では、図示しないCRT画面付き
のプログラミング装置からのコマンドに基づき、ユーザ
プログラムの書換え、ユーザプログラム実行状態のモニ
タ等の処理を行っている。In the system service process, processes such as rewriting the user program and monitoring the execution state of the user program are performed based on commands from a programming device with a CRT screen (not shown).
以上で、この種プログラマブルコントローラの一般的な
構成および動作の説明を終了し、次に本発明の要部であ
る入出力アドレス割付方式について詳細な説明を行う。This completes the explanation of the general configuration and operation of this type of programmable controller, and then provides a detailed explanation of the input/output address allocation method, which is the main part of the present invention.
第2図および第3図は、前述したCRT画面付のプログ
ラミング装置を使用して、本発明に係わる入出力アドレ
ス割り付けを行う場合の画面の一例をそれぞれ示す説明
図である。FIGS. 2 and 3 are explanatory diagrams each showing an example of a screen when input/output address allocation according to the present invention is performed using the aforementioned programming device with a CRT screen.
第2図は、後述する入出力設定テーブル作成のための画
面の一例を示すもので、同図に示されるように、CRT
画面上にはUN ITO,UN ITlのそれぞれニツ
イテ、5LoTOO〜5LoT04.5LOTOO−8
LOTO7に対応して設定欄[]表示されている。Figure 2 shows an example of a screen for creating an input/output setting table, which will be described later.
On the screen are UN ITO and UN ITl, 5LoTOO~5LoT04.5LOTOO-8
A setting column [ ] is displayed corresponding to LOTO7.
そして、この設定欄[]内に所定のコードおよび数値を
キーボードを用いて書き込むことにより、各5LOTに
装着されるべきカードの入出力の別、増設用スペースの
存在および各カードのワード数等を設定し、これにより
後述する入出力設定テーブルを登録可能になされている
。By writing the predetermined code and numerical value in this setting field [ ] using the keyboard, you can check the input/output of the card to be installed in each 5 LOT, the existence of expansion space, the number of words of each card, etc. This makes it possible to register an input/output setting table, which will be described later.
すなわち、Xは入力、Yは出力、SPは増設用スペース
をそれぞれ示し、またこれらのコードの後に続く数値お
よびWはワード数を示している。That is, X indicates input, Y indicates output, and SP indicates expansion space, and the numerical value and W following these codes indicate the number of words.
例えば、UNITOの5LOTOOには1ワ一ド分の容
量を有する入力カードが装着され、また5LOTO1に
は2ワ一ド分の容量を有する出力カードが装着される。For example, an input card with a capacity of one word is attached to UNITO's 5LOTOO, and an output card with a capacity of two words is attached to 5LOTO1.
マタ、U N I T 1 (7) S L OT O
3ニハ、1ワ一ド分の容量を有するカードが将来増設予
定とされ、同様に5LOTO5には2ワ一ド分の容量を
有するカードが将来増設予定となっている。Mata, UN I T 1 (7) S L O T O
Cards with a capacity of 3 Ni and 1 Word are planned to be added in the future, and similarly, cards with a capacity of 2 Word are planned to be added to 5LOTO5 in the future.
このようにして所定の書込み操作を行った後、所定の登
録操作を行えば、後述する入出力設定テーブルが自動的
に登録される。After performing a predetermined write operation in this way, if a predetermined registration operation is performed, an input/output setting table, which will be described later, is automatically registered.
第3図は、各UNIT毎に、割付開始入出力アドレスを
登録するための画面の一例を示す説明図である。FIG. 3 is an explanatory diagram showing an example of a screen for registering the allocation start input/output address for each UNIT.
同図に示されるように、CRT画面上には、UNITO
,UNITlにそれぞれ対応して、割付開始アドレス設
定欄[]が表示されており、この設定111[]にワー
ド番号を用いて割付開始アドレスを書き込むことにより
、各UNIT別に割付開始アドレスの登録が可能になさ
れている。As shown in the figure, UNITO is displayed on the CRT screen.
, UNITl, an allocation start address setting field [] is displayed, and by writing the allocation start address using the word number in this setting 111 [], it is possible to register the allocation start address for each UNIT. is being done.
例えば、UNITOの場合、設定欄[]には何も書き込
まれておらず、このため当該tJNITOの先頭アドレ
スが割付開始アドレスとなり、またIJNITIについ
ては設定欄[]にワード番号010が書き込まれている
ことから、10ワード目よりアドレス割り付けが開始さ
れる。For example, in the case of UNITO, nothing is written in the setting column [], so the first address of the relevant tJNITO becomes the allocation start address, and for IJNITI, word number 010 is written in the setting column []. Therefore, address allocation starts from the 10th word.
なお、ここでワード番号とは、第4図に示されるように
、入出力RAMのワードアドレスに対応したものである
。Note that the word number here corresponds to the word address of the input/output RAM, as shown in FIG.
すなわち、第4図は入出力RAMの内容を示すメモリマ
ツプであり、ワード番号0からワード番号20までのエ
リアが示されている。That is, FIG. 4 is a memory map showing the contents of the input/output RAM, and areas from word number 0 to word number 20 are shown.
ここで、各ワードの内容は第5図に示されており、図中
81は一括入出力禁止/許可の識別用ビット、B2は入
出力の物理アドレスオフセット、B3は入力/出力の識
別用ビットである。Here, the contents of each word are shown in Figure 5, where 81 is an identification bit for batch input/output prohibition/permission, B2 is an input/output physical address offset, and B3 is an input/output identification bit. It is.
次に、第6図は、CPU部のシステムROMに内蔵され
た各種プログラムの中で、本発明に係わる入出力アドレ
ス割付処理だけを取出して概略的に示すフローチャート
であり、以下このフローチャー1〜を参照しながら本実
施例方式の動作を系統的に説明する。Next, FIG. 6 is a flowchart schematically showing only the input/output address allocation process related to the present invention among the various programs built in the system ROM of the CPU section. The operation of the system of this embodiment will be systematically explained with reference to .
なお、以下の説明においては、UllTO,UNITl
には第1図に示される如くデジタル入力カードDIもし
くはデジタル出力カードDoが装着されているものとし
、また、第2図および第3図に示される画面内容に対応
して、入出力設定テーブルが登録されているものとする
。In addition, in the following explanation, UllTO, UNITl
It is assumed that the digital input card DI or the digital output card Do is installed as shown in FIG. 1, and the input/output setting table is It is assumed that it is registered.
この状態において、プログラムがスタートされると、ま
ず入出力設定テーブルの内容が読み出され(ステップ6
o1)、これに入出力カードの別を示す登録があれば(
ステップ602YES>、さらにユニットに先頭レジス
タ指定があるかの判定、すなわち割付開始アドレスの指
定有無が判定される(ステップ603)。When the program is started in this state, the contents of the input/output setting table are first read (step 6).
o1), if there is a registration indicating the input/output card (
Step 602: YES>, it is further determined whether the unit has a head register designation, that is, whether or not an allocation start address is designated (step 603).
ここで、第3図に示されるようにUNITIには先頭レ
ジスタ指定としてワード番号10が設定されているため
(ステップ603YES) 、この場合にはUNITI
の5LOTOOは第4図に示される入出力RAMの10
ワード目から入出力アドレス割り付けが行われる(ステ
ップ604)。Here, as shown in FIG. 3, word number 10 is set for UNITI as the first register designation (step 603 YES), so in this case, UNITI
5 LOTOO is 10 of the input/output RAM shown in Figure 4.
Input/output address allocation is performed starting from the word word (step 604).
さらに第2図に示されるように、UNITlの5LOT
O3〜5LOTO5にはスロットの空き指定があるため
(ステップ605YES) 、第4図に示されるように
、入出力RAMのワード番号14〜17は増設用スペー
スとして確保される(ステップ606)。Furthermore, as shown in Figure 2, 5 LOT of UNITl
Since 03-5 LOTO5 have empty slot designations (step 605 YES), word numbers 14-17 of the input/output RAM are secured as expansion spaces (step 606), as shown in FIG.
このようにして、入出力割付アドレスの更新処理すなわ
ち割付開始アドレスの設定(ステップ604)および入
出力割付テーブルへのアドレス登録すなわち増設用スペ
ースの確保(ステップ606)が行われ、図示しない他
のUNITについても同様な処理が完了するとくステッ
プ607,608YES) 、入出力アドレス割付処理
が完了する。In this way, the updating process of the input/output allocation address, that is, setting the allocation start address (step 604), and the address registration in the input/output allocation table, that is, securing the space for expansion (step 606), are performed, and other UNITs (not shown) When similar processing is completed for YES in steps 607 and 608), input/output address allocation processing is completed.
すると、第2図および第3図の画面に対応して、第4図
に示されるように入出力RAM内には、ワード番号5〜
9に対応する増設用スペースとワード番号14〜17に
対応する増設用スペースが確保され、以後第1図に示さ
れるUNITOのSL○TO3,04に該当する増設用
カードを装着し、またLIN ITlの5LOTO3〜
5LOTO5に増設用カードを装着すれば、それまでの
ユーザプログラムに何ら変更を与えることなく、増設用
カードに対応したユーザプログラムを実行させることが
できる。Then, corresponding to the screens shown in FIGS. 2 and 3, word numbers 5 to 5 are stored in the input/output RAM as shown in FIG.
The expansion space corresponding to word number 9 and the expansion space corresponding to word numbers 14 to 17 are secured, and from then on, the expansion cards corresponding to UNITO SL○TO3 and 04 shown in Fig. 1 are installed, and the LIN ITl 5LOTO3~
If an expansion card is installed in the 5LOTO5, a user program corresponding to the expansion card can be executed without making any changes to the existing user program.
なお、第2図および第3図に示される画面において、設
定W@[]に何も書き込まないでおけば、従来一般の割
付方式と同様な入出力アドレスの割り付けが行われ、す
なわちユニットボード上の各5LOTに装着された入出
力カードの各入出力点に対し、空き5LOTを詰めるよ
うにして5LOT順に連続アドレスが割り付けられるの
である。In the screens shown in Figures 2 and 3, if nothing is written to the setting W@[], the input/output addresses will be assigned in the same way as the conventional general assignment method, that is, the input/output addresses will be assigned on the unit board. Consecutive addresses are assigned to each input/output point of the input/output card attached to each of the 5 LOTs in the order of the 5 LOTs, filling up the 5 vacant LOTs.
以上の実施例によれば、第2図に示される画面上におい
て、コードSPを用いることにより増設用の空きスロッ
トを確保ることができ、また第3図に示される画面にお
いて、入出力アドレスの割付開始アドレスを入出力RA
Mのワード番号REG、No、で設定することによって
、当該ユニットボードの先頭部分に増設用空きスロット
を確保することができる。According to the above embodiment, by using the code SP on the screen shown in FIG. 2, an empty slot for expansion can be secured, and on the screen shown in FIG. Input/output allocation start address RA
By setting the word numbers REG and No of M, an empty slot for expansion can be secured at the beginning of the unit board.
そして、これらのスロットに実際に増設用カードを装着
した場合には、それ以降のスロットに装着されたカード
において入出力番号にシフトが生ずることがなく、その
結果それまでのユーザプログラムを一切変更することな
く、増設用カードに対応したユーザプログラムを実行さ
せることができる。When expansion cards are actually installed in these slots, there will be no shift in the input/output numbers for cards installed in subsequent slots, and as a result, the user program up to that point will not be changed at all. The user program corresponding to the expansion card can be executed without any trouble.
[発明の効果]
以上の説明で明らかなように、この出願の第1の発明に
よれば、空きスロットについて増設予定登録を行わない
場合には、ユニットボード上の各スロットに装着された
入出力カードの各入出力点に対し、空きスロットを詰め
るようにしてスロット順に連続アドレスを割り付けるこ
とができ、他方空きスロットについて増設予定の登録を
行った場合には、増設予定が登録された空きスロットに
ついては、その増設予定点に対してもアドレスを割り付
けることができる。[Effects of the Invention] As is clear from the above explanation, according to the first invention of this application, when the expansion plan is not registered for empty slots, the input/output installed in each slot on the unit board Continuous addresses can be assigned to each input/output point of the card in the order of the slots by filling up the empty slots.On the other hand, if an expansion plan is registered for the empty slot, the empty slot for which the expansion plan is registered can also assign addresses to the planned expansion points.
そのため、接続不良等のために空きスロットを設けざる
をえない場合には、当該空きスロットに対し増設予定登
録を行わないことにより、その空きスロットを無視して
入出力アドレスを連続的に割り付けることができ、一方
増設予定のために空きスロットを設ける場合には、その
空きスロットに対し増設予定登録を行うことにより、そ
の増設予定点に対してもアドレスを割り付けることによ
り、後に増設用カードが装着されたとしても、それまで
のユーザプログラムに入出力アドレスの変更の必要がな
くなるという効果がある。Therefore, if it is necessary to create an empty slot due to a connection failure, etc., by not registering an expansion plan for the empty slot, input/output addresses can be assigned continuously while ignoring the empty slot. On the other hand, when creating an empty slot for an expansion plan, by registering the expansion plan for that empty slot and assigning an address to the expansion plan point, the expansion card can be installed later. Even if this is done, the effect is that there is no need to change the input/output addresses in the user program up to that point.
また、この出願の第2の発明によれば、ユニットボード
上における割り付は開始アドレスを登録しない場合には
、ユニットボード上の各スロットに装着された入出力カ
ードの各入出力点に対し、空きスロットを詰めるように
して当該ユニットの先頭アドレスを割付開始アドレスと
してスロット順に連続アドレスが割り付けられるのに対
し、当該ユニットボード上における割付開始アドレスを
登録した場合には、登録された割付開始アドレスから各
入出力点に対し、空きスロットを詰めるようにしてスロ
ット順に連続アドレスが割り付けられる。Further, according to the second invention of this application, when the start address is not registered for allocation on the unit board, for each input/output point of the input/output card installed in each slot on the unit board, Consecutive addresses are allocated in slot order by filling up empty slots with the first address of the unit as the allocation start address, but if the allocation start address on the unit board is registered, the allocation starts from the registered allocation start address. Consecutive addresses are assigned to each input/output point in the order of the slots, filling in empty slots.
そのため、ソケットの接続不良等により空きスロットを
設けざるをえない場合には、ユニットボード上における
割付開始アドレスを登録しないことにより、当該空きス
ロットを無視して当該ユニットの先頭アドレスを割付開
始アドレスとして連続アドレスを割り付けることができ
る一方、将来の増設予定のために空きスロットを設ける
場合には、その空きスロットを当該ユニボードの先頭側
に設定し、その次のスロットを割付開始アドレスとして
登録することにより、その後増設用カードが装着された
場合にも、ユーザプログラム上における入出力アドレス
の変更が不要となるという効果がある。Therefore, if an empty slot must be created due to a socket connection failure, etc., by not registering the allocation start address on the unit board, the empty slot will be ignored and the first address of the unit will be used as the allocation start address. While continuous addresses can be assigned, if you want to create an empty slot for future expansion plans, you can set the empty slot at the beginning of the uniboard and register the next slot as the allocation start address. Even if an expansion card is subsequently installed, there is no need to change the input/output addresses on the user program.
第1図は本発明が適用されるビルディングブロック型の
プログラマブルコントローラの外観を模式的に示す正面
図、第2図および第3図はそれぞれ入出力設定テーブル
登録用の画面の一例を示す説明図、第4図は増設用スペ
ースが設けられた入出力RAMの内容を示すメモリマツ
プ、第5図は入出力RAMの各ワードの内容を示すメモ
リマツプ、第6図はCPU部で実行される各種のプログ
ラムの中で、本発明に係わる入出力アドレス割付処理の
部分だけを取出して概略的に示すフローチャートである
。
UNITO・・・中央処理装置用ユニットUNIT1・
・・入出力拡張用ユニット5LOT・・・スロット
DI・・・デジタル入力カード
Do・・・デジタル出力カードFIG. 1 is a front view schematically showing the appearance of a building block type programmable controller to which the present invention is applied; FIGS. 2 and 3 are explanatory diagrams showing an example of a screen for registering an input/output setting table, respectively; Fig. 4 is a memory map showing the contents of the input/output RAM with space for expansion, Fig. 5 is a memory map showing the contents of each word of the input/output RAM, and Fig. 6 is a memory map showing the contents of each word of the input/output RAM. 2 is a flowchart schematically showing only a portion of the input/output address allocation processing according to the present invention. UNITO...Central processing unit unit UNIT1.
...Input/output expansion unit 5LOT...Slot DI...Digital input card Do...Digital output card
Claims (2)
力カードの各入出力点に対し、空きスロットを詰めるよ
うにしてスロット順に連続アドレスを割り付けるように
したプログラマブルコントローラの入出力アドレス割付
方式において、 増設予定を有する空きスロット及びその増設予定点数を
登録するための手段と、 前記増設予定が登録された空きスロットについては、そ
の増設予定点に対してもアドレスを割り付ける手段と、 を具備することを特徴とするプログラマブルコントロー
ラの入出力アドレス割付方式。(1) In a programmable controller input/output address assignment method in which continuous addresses are assigned to each input/output point of the input/output card installed in each slot on the unit board in the order of the slots by filling up empty slots. Means for registering vacant slots scheduled for expansion and the number of points planned for expansion thereof; and means for allocating addresses also to points for expansion for the vacant slots for which expansion plans are registered. Features a programmable controller input/output address allocation method.
力カードの各入出力点に対し、空きスロットを詰めるよ
うにして当該ユニットの先頭アドレスを割付開始アドレ
スとしてスロット順に連続アドレスを割り付けるように
したプログラマブルコントローラの入出力アドレス割付
方式において、当該ユニットボード上における割付開始
アドレスを登録するための手段と、 前記登録された割付開始アドレスから各入出力点に対し
、空きスロットを詰めるようにしてスロット順に連続ア
ドレスを割り付ける手段と、を具備することを特徴とす
るプログラマブルコントローラの入出力アドレス割付方
式。(2) Continuous addresses are assigned to each input/output point of the input/output card installed in each slot on the unit board in the order of the slots, with the first address of the unit as the assignment start address, by filling up the empty slots. In an input/output address allocation method of a programmable controller, means for registering an allocation start address on the unit board, and a means for registering an allocation start address on the unit board, and a means for registering an allocation start address on the unit board, and a means for registering an allocation start address from the registered allocation start address to each input/output point in slot order by filling up empty slots. An input/output address allocation method for a programmable controller, comprising means for allocating consecutive addresses.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26936888A JPH02116903A (en) | 1988-10-27 | 1988-10-27 | Input/output address allocating system for programmable controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26936888A JPH02116903A (en) | 1988-10-27 | 1988-10-27 | Input/output address allocating system for programmable controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02116903A true JPH02116903A (en) | 1990-05-01 |
Family
ID=17471417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26936888A Pending JPH02116903A (en) | 1988-10-27 | 1988-10-27 | Input/output address allocating system for programmable controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02116903A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175962A (en) * | 1992-12-07 | 1994-06-24 | Yokogawa Electric Corp | Building block electronic equipment |
| US6393329B1 (en) | 1997-08-26 | 2002-05-21 | Matsushita Electric Works, Ltd. | Base board, power supply unit and CPU unit mounted thereon in programmable controller system |
| JP2012099023A (en) * | 2010-11-04 | 2012-05-24 | Mitsubishi Electric Corp | Programmable controller and unit addition method |
| JP2013037422A (en) * | 2011-08-04 | 2013-02-21 | Hitachi Information & Control Solutions Ltd | Control device |
| WO2015162754A1 (en) * | 2014-04-24 | 2015-10-29 | 三菱電機株式会社 | Control system, master station, and remote station |
-
1988
- 1988-10-27 JP JP26936888A patent/JPH02116903A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175962A (en) * | 1992-12-07 | 1994-06-24 | Yokogawa Electric Corp | Building block electronic equipment |
| US6393329B1 (en) | 1997-08-26 | 2002-05-21 | Matsushita Electric Works, Ltd. | Base board, power supply unit and CPU unit mounted thereon in programmable controller system |
| DE19838178B4 (en) * | 1997-08-26 | 2007-06-21 | Matsushita Electric Works, Ltd., Kadoma | Printed circuit board in a programmable control system, wherein a power supply unit and a central unit are mounted on the circuit board |
| JP2012099023A (en) * | 2010-11-04 | 2012-05-24 | Mitsubishi Electric Corp | Programmable controller and unit addition method |
| JP2013037422A (en) * | 2011-08-04 | 2013-02-21 | Hitachi Information & Control Solutions Ltd | Control device |
| WO2015162754A1 (en) * | 2014-04-24 | 2015-10-29 | 三菱電機株式会社 | Control system, master station, and remote station |
| JP5908175B2 (en) * | 2014-04-24 | 2016-04-26 | 三菱電機株式会社 | Control system, master station, and remote station |
| US9577882B2 (en) | 2014-04-24 | 2017-02-21 | Mitsubishi Electric Corporation | Control system, master station, and remote station |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111737795A (en) | Aluminum template coding method, computer device and storage medium | |
| US6725283B2 (en) | Programmable controller | |
| JPH02116903A (en) | Input/output address allocating system for programmable controller | |
| US4792918A (en) | Programmable controller monitoring system for simultaneous multiple line display of original and updated data program execution | |
| JP2003271209A (en) | Control devices, expansion devices and programming tools | |
| JP7147808B2 (en) | Engineering device, engineering method and program | |
| JPH10340108A (en) | Peripheral device for programmable logic controller | |
| JPH07248809A (en) | Programming device | |
| JP2006243841A (en) | PLC tool device | |
| JP2000181514A (en) | Method of assigning input / output device numbers of sequence program for programmable controller and peripheral device of programmable controller | |
| JPH08137949A (en) | Method for changing plan of gantt chart | |
| JPH08241264A (en) | Optional device and information processing device to which it is connected | |
| JP3412346B2 (en) | Work assignment support device | |
| JPS6211369B2 (en) | ||
| JP4234974B2 (en) | Game device ID granting method, granting system, attached processing device, and central management device thereof | |
| JP4147570B2 (en) | How to build a control loop | |
| JPS63300302A (en) | Program input display device for programmable controller | |
| JPH05216450A (en) | Blink display method and device | |
| JPH07239702A (en) | Programmable controller | |
| JPH02284204A (en) | Programming device | |
| JPH0212303A (en) | Peripheral equipment for programmable controller | |
| JP2671465B2 (en) | ROM writing device | |
| JPS58105302A (en) | Illustrating programming device of programmable controller | |
| JPH07230498A (en) | Scheduling device | |
| JPH10208080A (en) | Graphic processing apparatus and graphic processing method |