JPH01228169A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH01228169A JPH01228169A JP5525188A JP5525188A JPH01228169A JP H01228169 A JPH01228169 A JP H01228169A JP 5525188 A JP5525188 A JP 5525188A JP 5525188 A JP5525188 A JP 5525188A JP H01228169 A JPH01228169 A JP H01228169A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- contact
- metal
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、特にコンタクトホールを有する
配線構造に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, and particularly to a wiring structure having contact holes.
第2図は従来の半導体装置の製造工程を示す断面図であ
り、第2図四に示すようにシリコン(Si)基板(1)
の主面上に熱酸化法、CVD法、スパッタ法などにより
形成したシリコン酸化膜などの絶縁層(2)を形成した
後、第2図(至)に示すように写真製版およびエツチン
グ法により絶縁層(2)に選択的にコンタクトホール(
3)を形成する。この時、コンタクトホール(3)内の
シリコン基板(1)の表面に自然酸化膜(7)を生ずる
。続いてイオン注入法、熱拡散法などを用いてコンタク
トホール(3)内の自然酸化膜(7)を介しシリコン基
板(1)の表面付近に不純物層(5)を形成する。次に
第2図(qに示すようにコンタクトホール(3)内で上
記シリコン基板(1)の表面付近の不純物M(5)と接
し、コンタクトホール(3)および上記絶縁層(2)上
に、CVD法によって多結晶シリコン層(6)を形成し
、写真製版およびエツチング法などによりバターニング
する。不純物層(5)の不純物として従来使われてきた
深い拡散層を形成するリンを用いる場合、多結晶シリコ
ン膜(6)と不純物層(5)とは、コンタクトホール(
3)内で自然酸化膜(7)を介して電気的に接続される
。この場合、自然酸化膜(7)は抵抗体として作用する
ことになる。FIG. 2 is a cross-sectional view showing the manufacturing process of a conventional semiconductor device. As shown in FIG. 2, a silicon (Si) substrate (1) is
After forming an insulating layer (2) such as a silicon oxide film on the main surface of the substrate by thermal oxidation, CVD, sputtering, etc., as shown in FIG. Contact holes (
3) Form. At this time, a natural oxide film (7) is formed on the surface of the silicon substrate (1) within the contact hole (3). Subsequently, an impurity layer (5) is formed near the surface of the silicon substrate (1) through the natural oxide film (7) in the contact hole (3) using ion implantation, thermal diffusion, or the like. Next, as shown in FIG. 2 (q), the impurity M (5) near the surface of the silicon substrate (1) is contacted in the contact hole (3), and the impurity is formed on the contact hole (3) and the insulating layer (2). , a polycrystalline silicon layer (6) is formed by the CVD method, and buttered by photolithography, etching, etc. When using phosphorus, which forms a deep diffusion layer, which has been conventionally used as an impurity for the impurity layer (5), The polycrystalline silicon film (6) and the impurity layer (5) are connected to the contact hole (
3) through a natural oxide film (7). In this case, the natural oxide film (7) will act as a resistor.
上記のような従来の半導体装置では、第2図(ハ)に示
すようにシリコン基板(1)がコンタクトホール(3)
を通じて空気に接触することにより自然酸化膜(7)が
形成される。この自然酸化膜(7)は、第2図(qに示
すように多結晶シリコン層(6)の形成後も存在し、コ
ンタクトホール(3)内で多結晶シリコン層(6)が不
純物層(5)に接する面で抵抗体として作用し、抵抗値
が大きくかつ量産した場合の各装置間の抵抗値のばらつ
きも大きい。In the conventional semiconductor device as described above, the silicon substrate (1) has a contact hole (3) as shown in FIG.
A natural oxide film (7) is formed by contacting air through the film. This natural oxide film (7) exists even after the formation of the polycrystalline silicon layer (6) as shown in FIG. 5) acts as a resistor on the surface that is in contact with it, has a large resistance value, and when mass-produced, there is a large variation in resistance value between devices.
特に、大口径ウェーハをCVD炉に挿入するような場合
には空気中の酸素が多く入りまた窒素ガスとの置換が充
分でなく自然酸化膜(7)が厚くなる傾向がある。また
工程時間を短かくするため高温でCVD炉へ挿入するよ
うな場合にも自然酸化膜(7)が厚くなる傾向がある。Particularly, when a large-diameter wafer is inserted into a CVD furnace, a large amount of oxygen enters the air and is not sufficiently replaced with nitrogen gas, so that the natural oxide film (7) tends to become thick. Furthermore, when inserting into a CVD furnace at high temperature to shorten process time, the natural oxide film (7) tends to become thicker.
また、不純物層(5)の不純物として浅い拡散層を形成
するヒ素を用いる時には自然酸化膜(7)の抵抗値が特
に高くなる。さらに、半導体装置が高密度化されコンタ
クトホール(3)の寸法が小さくなる程自然酸化膜(7
)がコンタクトホール(3)内で不純物層(5)に接す
る面の全面を覆うようになり電気的に絶縁することにな
る。Further, when arsenic, which forms a shallow diffusion layer, is used as an impurity in the impurity layer (5), the resistance value of the natural oxide film (7) becomes particularly high. Furthermore, as semiconductor devices become more dense and the size of the contact hole (3) becomes smaller, the natural oxide film (7
) comes to cover the entire surface in contact with the impurity layer (5) within the contact hole (3) and is electrically insulated.
この発明は、かかる問題点を解決するためになされたも
ので、優れた電気接合を有する半導体装置を得ることを
目的とする。The present invention was made to solve these problems, and an object of the present invention is to obtain a semiconductor device having excellent electrical connections.
この発明に係る半導体装置は、コンタクトホール内で、
シリコン基板と接して金属層または硅化金属層を形成す
るとともに、この金属層または硅化金属層に接する多結
晶シリコン層をコンタクトホールおよび絶縁層上に配設
することにより、絶縁物である自然酸化膜を破壊し、優
れた電気接合を有するようにしたものである。In the semiconductor device according to the present invention, in the contact hole,
By forming a metal layer or metal silicide layer in contact with a silicon substrate and disposing a polycrystalline silicon layer in contact with the metal layer or metal silicide layer over the contact hole and the insulating layer, a natural oxide film that is an insulator can be formed. It is made to have excellent electrical bonding.
この発明においては、コンタクトホール内に、シリコン
基板に接する金属層をCVD法などにより形成し、その
原材料ガスまたは反応生成物により自然酸化膜を還元す
るかまたは熱処理により金属層と自然酸化膜または近傍
のシリコンとの反応を生じさせることにより自然酸化膜
を破壊することができる。In this invention, a metal layer in contact with the silicon substrate is formed in the contact hole by a CVD method or the like, and the natural oxide film is reduced with the raw material gas or reaction product, or the metal layer and the natural oxide film or the surrounding area are removed by heat treatment. The natural oxide film can be destroyed by causing a reaction with silicon.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図は上記実施例による半導体装置の製造工程を示す
図であり、第1図へは従来の半導体装置の第2図(ハ)
と同一状態である。第1図(ハ)に示すように写真製版
およびエツチング法により選択的にパターニングし、コ
ンタクトホール(3)を形成し、続いて熱拡散法、イオ
ン注入法などによりシリコン基板(1)の表面付近に不
純物層(5)を形成して後、金属ハロゲン化物を原材料
ガスとして含むCVD法により選択的に例えばタングス
テン(W)などの金属層または硅化金属層(4)をコン
タクトホール内のシリコン基板(1)と接する面に薄く
成長させる。次に第1図(qに示すようにCVD法によ
り多結晶シリコン7m(6)を形成し、写真製版および
エツチング法などによりパターニングする。FIG. 1 is a diagram showing the manufacturing process of the semiconductor device according to the above embodiment, and FIG.
is in the same state as As shown in FIG. 1 (c), contact holes (3) are formed by selective patterning using photolithography and etching, and then near the surface of the silicon substrate (1) by thermal diffusion, ion implantation, etc. After forming an impurity layer (5) on the silicon substrate (5), a metal layer such as tungsten (W) or a metal silicide layer (4) is selectively deposited on the silicon substrate (4) in the contact hole by a CVD method containing a metal halide as a raw material gas. 1) Grow thinly on the surface in contact with. Next, as shown in FIG. 1(q), polycrystalline silicon 7m (6) is formed by CVD and patterned by photolithography, etching, and the like.
上記のように構成された半導体装置においては、CVD
法などにより、例えば
WF6+(Sl−+W+すSiF4↑
または
WF6+3H,→W+6HF
の反応で金属層を形成する。SiがWと反応してWと置
き換わると体積が約半分になり、自然酸化膜をずたずた
に破壊する。また反応生成物のHFとの反応により自然
酸化膜を除去する。さらに熱処理によりWは650°C
でSiと反応してWSi、となる。In the semiconductor device configured as described above, CVD
For example, a metal layer is formed by the reaction of WF6+(Sl-+W+SiF4↑ or WF6+3H,→W+6HF).When Si reacts with W and replaces W, the volume becomes about half and the natural oxide film is torn apart. The natural oxide film is removed by the reaction with HF, which is a reaction product.Furthermore, by heat treatment, W is heated to 650°C.
reacts with Si to form WSi.
このように金属層と自然酸化膜または近傍のシリコンと
の反応を生じさせることにより自然酸化膜を破壊し、優
れた電気接合を有するようになる。By causing a reaction between the metal layer and the natural oxide film or the silicon in the vicinity, the natural oxide film is destroyed, resulting in excellent electrical bonding.
なお、第1図の)において金属層または硅化金属層(4
)形成後イオン注入により不純物層(5)を形成しても
よくまた金属層形成後熱処理を施し硅化してもよい。In addition, in the metal layer or the metal silicide layer (4) in FIG.
) After formation, the impurity layer (5) may be formed by ion implantation, or after the metal layer is formed, heat treatment may be performed to turn it into silicide.
あるいは、第1図(Qにおいて多結晶シリコン層(6)
を形成後熱処理により金属j−を硅化してもよい。Alternatively, the polycrystalline silicon layer (6) shown in FIG.
After forming, the metal j- may be silicified by heat treatment.
また、本発明はシリコン基板と多結晶シリコン層のみな
らず多結晶シリコン基板と多結晶シリコン層のコンタク
トに対しても適用でき、また多結晶シリコンがアモルフ
ァスシリコンであってもよい。Further, the present invention can be applied not only to a contact between a silicon substrate and a polycrystalline silicon layer, but also to a contact between a polycrystalline silicon substrate and a polycrystalline silicon layer, and the polycrystalline silicon may be amorphous silicon.
この発明は以上説明したとおり、シリコン基板または多
結晶シリコン基板上に接して金属層または硅化金属層を
介し多結晶シリコン層を備えたことにより自然酸化膜に
よる絶縁を容易に破壊でき、信頼性の高い半導体装置が
得られる。As explained above, this invention provides a polycrystalline silicon layer in contact with a silicon substrate or a polycrystalline silicon substrate via a metal layer or a metal silicide layer, so that the insulation caused by the natural oxide film can be easily destroyed, and the reliability can be improved. A high quality semiconductor device can be obtained.
第1図はこの発明の一実施例による半導体装置の製造工
程を示す断面図、第2図は従来の半導体装置の製造工程
を示す断面図である。
図において、(1)はシリコン基板または多結晶シリコ
ン基板、(2)は絶縁層、(3)はコンタクトホール、
(4)は金属l−または硅化金属層、(5)は不純物層
、(6)は多結晶シリコン層、(7)は自然酸化膜であ
る。
なお、各図中、同一符号は同一、または相当部分を示す
。
代理人 弁理士 大 岩 増 雄
第1図FIG. 1 is a sectional view showing the manufacturing process of a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a sectional view showing the manufacturing process of a conventional semiconductor device. In the figure, (1) is a silicon substrate or polycrystalline silicon substrate, (2) is an insulating layer, (3) is a contact hole,
(4) is a metal l- or metal silicide layer, (5) is an impurity layer, (6) is a polycrystalline silicon layer, and (7) is a natural oxide film. In each figure, the same reference numerals indicate the same or corresponding parts. Agent Patent Attorney Masuo Oiwa Figure 1
Claims (1)
に設けられ、上記基板にまで達するコンタクトホールを
有する絶縁層、上記コンタクトホール内で上記基板と接
して設けられた金属層または硅化金属層、およびこの金
属層または硅化金属層に接し、上記コンタクトホールお
よび上記絶縁層上に設けられた多結晶シリコン層を備え
た半導体装置。A silicon substrate or a polycrystalline silicon substrate, an insulating layer provided on this substrate and having a contact hole reaching the substrate, a metal layer or metal silicide layer provided in contact with the substrate within the contact hole, and this metal. A semiconductor device comprising a polycrystalline silicon layer in contact with a metal silicide layer or a metal silicide layer and provided on the contact hole and the insulating layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5525188A JPH01228169A (en) | 1988-03-08 | 1988-03-08 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5525188A JPH01228169A (en) | 1988-03-08 | 1988-03-08 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01228169A true JPH01228169A (en) | 1989-09-12 |
Family
ID=12993377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5525188A Pending JPH01228169A (en) | 1988-03-08 | 1988-03-08 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01228169A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03194928A (en) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPH0897159A (en) * | 1994-09-29 | 1996-04-12 | Handotai Process Kenkyusho:Kk | Epitaxial growth method and growth apparatus |
| JP2755369B2 (en) * | 1992-02-25 | 1998-05-20 | エージー.アソシェーツ、インコーポレイテッド | Gas phase doping of semiconductor materials under reduced pressure in a radiantly heated cold wall reactor |
-
1988
- 1988-03-08 JP JP5525188A patent/JPH01228169A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03194928A (en) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JP2755369B2 (en) * | 1992-02-25 | 1998-05-20 | エージー.アソシェーツ、インコーポレイテッド | Gas phase doping of semiconductor materials under reduced pressure in a radiantly heated cold wall reactor |
| JPH0897159A (en) * | 1994-09-29 | 1996-04-12 | Handotai Process Kenkyusho:Kk | Epitaxial growth method and growth apparatus |
| US5769942A (en) * | 1994-09-29 | 1998-06-23 | Semiconductor Process Laboratory Co. | Method for epitaxial growth |
| US6110290A (en) * | 1994-09-29 | 2000-08-29 | Semiconductor Process Laboratory Co. | Method for epitaxial growth and apparatus for epitaxial growth |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2658824B2 (en) | Method for manufacturing semiconductor device | |
| JPS6173370A (en) | Semiconductor device and method of producing same | |
| EP0463458A1 (en) | Method and structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits | |
| JP2988413B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH01228169A (en) | Semiconductor device | |
| JP3476184B2 (en) | Trench capacitor and method of manufacturing trench capacitor | |
| JP2000307060A (en) | Manufacture of resistor element | |
| JPH0212010B2 (en) | ||
| JP3996510B2 (en) | Manufacturing method of semiconductor device | |
| JPH079893B2 (en) | Method for manufacturing semiconductor device | |
| JPH02181918A (en) | Manufacture of semiconductor device | |
| JPS6120154B2 (en) | ||
| JPH09330930A (en) | Method for manufacturing semiconductor device | |
| JPH01199462A (en) | semiconductor equipment | |
| JPH02110933A (en) | Wiring structure and its formation | |
| JPH0513364A (en) | Manufacture of semiconductor device | |
| JPS60115265A (en) | Semiconductor device and manufacture thereof | |
| JPH04303925A (en) | Manufacture of semiconductor device | |
| JPH02280378A (en) | Semiconductor device and its manufacturing method | |
| JP2002343739A (en) | Semiconductor device and method of manufacturing it | |
| JPH0567066B2 (en) | ||
| JPH08316317A (en) | Semiconductor device and its production | |
| JPH07115197A (en) | Method of manufacturing semiconductor device | |
| JPH01218044A (en) | Formation of wiring | |
| JPH11176611A (en) | Thermistor |