JPH01162300A - Ｒｏｍチェック回路試験方式 - Google Patents
Ｒｏｍチェック回路試験方式Info
- Publication number
- JPH01162300A JPH01162300A JP62320528A JP32052887A JPH01162300A JP H01162300 A JPH01162300 A JP H01162300A JP 62320528 A JP62320528 A JP 62320528A JP 32052887 A JP32052887 A JP 32052887A JP H01162300 A JPH01162300 A JP H01162300A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- data
- crc
- circuit
- rom checking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 14
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 8
- 238000013500 data storage Methods 0.000 claims description 7
- 238000010998 test method Methods 0.000 claims description 7
- 238000004364 calculation method Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 4
- 230000002950 deficient Effects 0.000 abstract description 4
- 230000005856 abnormality Effects 0.000 abstract description 3
- 206010009944 Colon cancer Diseases 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＲＯＭチェック回路試験方式、特にサイクリッ
ク冗長チェック（以下ＣＲＣと記す）データを付加した
プログラムデータを格納したＲＯＭと、このＲＯＭ内の
ＣＲＣデータをチェックする回路を有するシステムにお
けるＲＯＭチェック回路試験方式に関する。
ク冗長チェック（以下ＣＲＣと記す）データを付加した
プログラムデータを格納したＲＯＭと、このＲＯＭ内の
ＣＲＣデータをチェックする回路を有するシステムにお
けるＲＯＭチェック回路試験方式に関する。
従来、ＲＯＭチェック回路を有するシステムにおいて、
本回路不良でＲＯＭチェック試験が動作していない場合
は、試験結果が正常終了と同じ状態にしか見えないよう
になっていた。
本回路不良でＲＯＭチェック試験が動作していない場合
は、試験結果が正常終了と同じ状態にしか見えないよう
になっていた。
上述した従来方式では、正常終了かＲＯＭチェック回路
不良なのかの区別がつかないなめ、ＲＯＭチェック回路
が不良である場合でも、回路不良の発見がおくれ、その
間は正しくＲＯＭチェックが行われないという問題があ
る。
不良なのかの区別がつかないなめ、ＲＯＭチェック回路
が不良である場合でも、回路不良の発見がおくれ、その
間は正しくＲＯＭチェックが行われないという問題があ
る。
本発明は、ＲＯＭチェック回路を試験することによって
回路の異常をなるべく早く発見しようとすることを目的
とするものである。
回路の異常をなるべく早く発見しようとすることを目的
とするものである。
本発明の方式は、サイクリック冗長チェックデータを付
加したプログラムデータを格納したＲＯＭと、サイクリ
ック冗長データをチェックする回路を有するシステムに
おけるＲＯＭチェック回路試験方式であって、 ＲＯＭ上の未使用領域にそれまでの番地に格納されたプ
ログラムデータ内のサイクリック冗長データの計算結果
の反転データを格納しておき、通常のＣＲＣチェックに
よるＲＯＭチェックを行うモードと、反転データ格納領
域でのＣＲＣチェックを行ってＲＯＭチェック回路が正
しく動作しているかどうかを試験するモードとを有する
ことを特徴とする。
加したプログラムデータを格納したＲＯＭと、サイクリ
ック冗長データをチェックする回路を有するシステムに
おけるＲＯＭチェック回路試験方式であって、 ＲＯＭ上の未使用領域にそれまでの番地に格納されたプ
ログラムデータ内のサイクリック冗長データの計算結果
の反転データを格納しておき、通常のＣＲＣチェックに
よるＲＯＭチェックを行うモードと、反転データ格納領
域でのＣＲＣチェックを行ってＲＯＭチェック回路が正
しく動作しているかどうかを試験するモードとを有する
ことを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明のＲＯＭチェック回路試験方式を実施
するための、ＲＯＭのアドレス空間のブロック図である
。
するための、ＲＯＭのアドレス空間のブロック図である
。
第１図において、ＲＯＭアドレス空間１は、ＣＲＣデー
タを付加したプログラムデータを格納したアドレスＯ〜
（ｎ−２）のプログラムデータ格納領域２と、アドレス
０〜（ｎ−２）のプログラムデータ内のＣＲＣデータに
対する反転データを格納したアドレス（ｎ−１）のＣＲ
Ｃ反転データ格納領域３と、アドレスＯ〜（ｎ −１）
ノーＦ−９のＣＲＣデータを格納したＣＲＣデータ格
納領域４とから成る。
タを付加したプログラムデータを格納したアドレスＯ〜
（ｎ−２）のプログラムデータ格納領域２と、アドレス
０〜（ｎ−２）のプログラムデータ内のＣＲＣデータに
対する反転データを格納したアドレス（ｎ−１）のＣＲ
Ｃ反転データ格納領域３と、アドレスＯ〜（ｎ −１）
ノーＦ−９のＣＲＣデータを格納したＣＲＣデータ格
納領域４とから成る。
第２図は本発明の一実施例の流れ図である。
先ず、通常のＣＲＣチェックによりＲＯＭチェックか、
ＲＯＭチェック回路の試験を行うかを選択しく １．０
） 、通常のＲＯＭチェックの場合（モード１）は、
第１図のアドレスＯ〜（ｎ−１）のＣＲＣを算出して、
ｎ番地の内容と比較しく２０）、エラーであればエラー
出力をする（４ｏ。
ＲＯＭチェック回路の試験を行うかを選択しく １．０
） 、通常のＲＯＭチェックの場合（モード１）は、
第１図のアドレスＯ〜（ｎ−１）のＣＲＣを算出して、
ｎ番地の内容と比較しく２０）、エラーであればエラー
出力をする（４ｏ。
５０）。
また、ＲＯＭチェック回路の試験モードを選択した場合
（モード２）は第３図にその詳細を示すＲＯＭチェック
回路試験を行う（３０）。
（モード２）は第３図にその詳細を示すＲＯＭチェック
回路試験を行う（３０）。
第３図において、第１図の０〜（ｎ−２）番地のＣＲＣ
を算出しく６０）、（ｎ−１）番地の内容と比較する（
７０）。ＲＯＭチェック回路が正常に動作していれば、
（ｎ−１）番地には正しいデータの反転データが格納さ
れているので、必ずＲＯＭチェックエラーとなるが、Ｒ
ＯＭチェック回路に異常がありＲＯＭチェックが動作し
ない場合は、ｒ（０Ｍチェックエラーを検出できない。
を算出しく６０）、（ｎ−１）番地の内容と比較する（
７０）。ＲＯＭチェック回路が正常に動作していれば、
（ｎ−１）番地には正しいデータの反転データが格納さ
れているので、必ずＲＯＭチェックエラーとなるが、Ｒ
ＯＭチェック回路に異常がありＲＯＭチェックが動作し
ない場合は、ｒ（０Ｍチェックエラーを検出できない。
この時、本発明では、ＲＯＭチェック回路不良と判断す
る（８０．９０）。
る（８０．９０）。
以上説明したように、本発明では、通常のＣＲＣデータ
の他に、ＣＲＣの反転データをあらかじめ格納しておい
て、ＲＯＭチェック回路が正常なときには、意図的にＲ
ＯＭチェックエラーを発生させ、ＲＯＭチェック回路が
エラーを検出できるかを確認することにより、ＲＯＭチ
ェック回路の不良を発見できるという効果がある。
の他に、ＣＲＣの反転データをあらかじめ格納しておい
て、ＲＯＭチェック回路が正常なときには、意図的にＲ
ＯＭチェックエラーを発生させ、ＲＯＭチェック回路が
エラーを検出できるかを確認することにより、ＲＯＭチ
ェック回路の不良を発見できるという効果がある。
第１図は本発明のＲＯＭチェック回路試験方式を実施す
るための、ＲＯＭのアドレス空間のブロック図、第２図
は本発明の一実施例の流れ図、第３図は本流れ国内のＲ
ＯＭチェック回路試験部分の詳細な流れ図をそれぞれ示
す。 １・・・ＲＯＭアドレス空間、２・・・データ格納領域
、３・・・ＣＲＣ反転データ格納領域、４・・・ＣＲＣ
データ格納領域。
るための、ＲＯＭのアドレス空間のブロック図、第２図
は本発明の一実施例の流れ図、第３図は本流れ国内のＲ
ＯＭチェック回路試験部分の詳細な流れ図をそれぞれ示
す。 １・・・ＲＯＭアドレス空間、２・・・データ格納領域
、３・・・ＣＲＣ反転データ格納領域、４・・・ＣＲＣ
データ格納領域。
Claims (1)
- 【特許請求の範囲】 サイクリック冗長チェックデータを付加したプログラム
データを格納したＲＯＭと、前記サイクリック冗長デー
タをチェックする回路を有するシステムにおけるＲＯＭ
チェック回路試験方式であって、 前記ＲＯＭ上の未使用領域にそれまでの番地に格納され
た前記プログラムデータ内のサイクリック冗長データの
計算結果の反転データを格納しておき、通常のＣＲＣチ
ェックによるＲＯＭチェックを行うモードと、前記反転
データ格納領域でのＣＲＣチェックを行って前記ＲＯＭ
チェック回路が正しく動作しているかどうかを試験する
モードとを有することを特徴とするＲＯＭチェック回路
試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320528A JPH01162300A (ja) | 1987-12-18 | 1987-12-18 | Ｒｏｍチェック回路試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320528A JPH01162300A (ja) | 1987-12-18 | 1987-12-18 | Ｒｏｍチェック回路試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01162300A true JPH01162300A (ja) | 1989-06-26 |
Family
ID=18122439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62320528A Pending JPH01162300A (ja) | 1987-12-18 | 1987-12-18 | Ｒｏｍチェック回路試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01162300A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008123623A (ja) * | 2006-11-14 | 2008-05-29 | Yokogawa Electric Corp | メモリ試験装置 |
| US7568284B2 (en) | 2002-07-19 | 2009-08-04 | Panasonic Corporation | Components insertion method |
| JP2013109393A (ja) * | 2011-11-17 | 2013-06-06 | Toyota Motor Corp | 情報処理装置およびメモリ保護装置の動作確認方法 |
-
1987
- 1987-12-18 JP JP62320528A patent/JPH01162300A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7568284B2 (en) | 2002-07-19 | 2009-08-04 | Panasonic Corporation | Components insertion method |
| JP2008123623A (ja) * | 2006-11-14 | 2008-05-29 | Yokogawa Electric Corp | メモリ試験装置 |
| JP2013109393A (ja) * | 2011-11-17 | 2013-06-06 | Toyota Motor Corp | 情報処理装置およびメモリ保護装置の動作確認方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606862B2 (ja) | 単−エラー検出・訂正方式 | |
| JPH01162300A (ja) | Ｒｏｍチェック回路試験方式 | |
| JP2808983B2 (ja) | メモリ診断方法 | |
| KR100216045B1 (ko) | 프로그램형 제어기의 비트 연산 처리방법 및 그 장치 | |
| JPH04339399A (ja) | メモリテスタの救済アドレス解析回路 | |
| JPH09204317A (ja) | 誤り検出訂正回路の診断装置 | |
| JPH0922387A (ja) | メモリ装置 | |
| JPH1064299A (ja) | ランダムアクセスメモリの試験の方法 | |
| JPS59177799A (ja) | 読出専用メモリのチエツク方式 | |
| JPH01187475A (ja) | 半導体集積回路の試験装置 | |
| JPH0778731B2 (ja) | 情報処理装置 | |
| JPH0240727A (ja) | 誤り検出・訂正装置 | |
| JPH06139155A (ja) | 記憶装置の診断方法 | |
| JPH036760A (ja) | Ｒａｍの障害処理方式 | |
| JPH0293854A (ja) | テストアンドセット方式 | |
| JPH0594379A (ja) | 共有メモリ制御方式 | |
| JP2000285035A (ja) | メモリ診断方法とメモリ診断装置 | |
| JPH05204771A (ja) | メモリ制御システム | |
| JPH01194035A (ja) | 情報処理装置のアドレスパリティチェック方式 | |
| JPH0193833A (ja) | 半導体集積回路 | |
| JPS62224833A (ja) | デ−タ形式の適否検査方式 | |
| JPH0573437A (ja) | メモリパリテイ回路 | |
| JPH11219323A (ja) | データパス故障検出方法及び情報処理装置 | |
| JPH03126149A (ja) | バスシステム診断方式 | |
| JPH01297733A (ja) | 誤り検出回路の診断方式 |