JPH01166248A - データ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はデータ処理に関し、具体的には並列データ処理
システムの割込み処理に関する。

Ｂ、従来の技術 従来のプロセッサは、逐次式にすなわち一時に１つずつ
命令を実行する。データ処理システムの実行の動作効率
と速度を増大させるために、並列処理が実施されている
。並列処理とは命令の同時実行を行なうものである。し
かし、命令が連続して実行されるように見えるような形
で同時に命令を実行することが望ましい。データ処理シ
ステムで複数の実行ユニットを使用すると、複数の命令
を個々の実行ユニットに分配またはディスパッチして、
１つの周期またはサイクル中に同時に実行することがで
きる。命令ディスパッチ装置は、どの命令をどの実行ユ
ニットにディスパッチするかを決定するのに必要である
。こうしたディスパッチ装置の例は、「分岐処理命令キ
ャッシュ」（Ｂｒａｎｃｈ−Ｐｒｏｃｅｓｓｉｎｇ　Ｉ
ｎ５ｔｒｕｃｔｉｏｎ　Ｃａｃｈｅ）１１　ＢＭテクニ
カル・ディスクロージャ・プルテン、Ｖｏｌ、２９、Ｎ
ｏ、１．１９８８年６月、ｐｐ−３５７−３５９に記載
されている。この開示は、命令を取り出す機構を例示し
ているが、他の命令が取り出されている間に分岐命令を
処理する能力をもつ。

Ｃ０発明が解決しようとする問題点 命令を並列同時処理する際に生じる１つの問題は、命令
によって発生する割込みを、連続的に命令を実行してい
るように見える形で処理することである。

本発明の目的は、命令の同時実行を行なっている間に割
込みを処理する機構を提供することである。

Ｄ０問題点を解決するための手段 本発明によると、一連の命令を実行するデータ処理シス
テムが提供される。このデータ処理システムは複数のプ
ロセッサをもち、そのそれぞれが命令を実行する。さら
に、各命令をプロセッサの１つにディスバッチするディ
スバッチ装置も含まれている。シーケンス内での命令の
位置に関わらず、ディスバッチされた命令のプロセッサ
内での同時実行を指示するための制御装置が含まれてい
る。この制御装置は、命令割込み信号を受は取る能力を
有する。命令割込み信号を受は取ると、制御装置は、ど
の命令の実行で命令割込みが発生したかを判定する。制
御装置は、割込みを引き起こした命令を再実行するため
に、プロセッサとディスバッチ装置を、命令割込み信号
を発生させた命令が最初に実行されたときに存在した状
態にリセットする能力をもつ。

好ましい実施例では、制御装置は、どの命令がどのプロ
セッサにディスバッチされたかの活動記録を維持する能
力をもつ。制御装置は、さらに選択されたレジスタの内
容の記録を維持する。割込み信号が発生するとき、制御
装置は、これらのレジスタの状態と、その命令が最初に
実行されたときのプロセッサの状態を決定することがで
きる。

制御装置は、次いで記憶された情報ですべてのプロセッ
サを再初期設定して、プロセッサと命令ディスバッチ装
置を、割込みを引き起こした命令が最初に実行されたと
きに存在した状態にする。

Ｅ、実施例 本発明は、割込みが処理できるようにしながら、複数の
命令を、命令の実行が連続的に見えるような形で並列同
時実行する機構を提供する。

第１図は、メモリ・コントローラ１２と命令バッファ１
４に接続されたメモリ１０を含むデータ処理ユニットを
示す構成図である。命令バッファ１４には、プログラム
・カウンタ・スタック／命令ディスバッチ論理機構１８
が接続されている。複数の命令実行ユニツ）１８ａない
し１８ｄが、プログラムφカウンタ・スタック／命令デ
ィスバッチ論理機構１６に接続されている。実行ユニッ
ト１８ａないし１８ｄは、データ処理システム全体に情
報を分配する情報バス２０に接続されている。

第２図は、バス線１を介して命令発行論理機構１７に接
続された命令バッファ１４を示す構成図である。命令発
行論理機構１７は、さらにバス２と３を介してプログラ
ム・カウンタ・スタック１５に接続されている。命令発
行論理機構１７とプログラム・カウンタ・スタック１５
で、第１図のブロック１６を構成している。さらに、命
令実行ユニット１８　ａｌｌ　８　ｂｔ　　１８　ｃお
よび１８ｄも示されている。当業者には自明のことであ
るが、含まれる実行ユニットの数は、同時に実行される
命令の数に応じて変わる。好ましい実施例では、実行ユ
ニツ）１８ａは分岐命令を実行する。実行ユニツ）１８
ｂは固定小数点演算命令を実行する。

実行ユニツ）　１８ｃは、浮動小数点演算命令を実行す
る。この好ましい実施例では、実行ユニット１８ａない
し１８ｃのみが機能する。

命令バッファ１４は、メモリ１０から受は取った大きな
命令群を記憶する（第１図）。命令発行論理機構１７は
命令バッファ１４からの命令を使用可能な実行ユニット
１８ａないし１８ｄにロードする。好ましい実施例では
、命令発行論理機構１７は、実行ユニット１８ａないし
１８ｄに同時に４個の命令をロードできる。命令発行論
理機構１７は、さらにどの命令がどの実行ユニットにい
くのか、及び実行ユニットが命令を受けることができる
かどうかを決定する。さらに、命令発行論理機構１７は
、線２を介してプログラム・カウンタ・スタックに入力
を供給する。この入力は、ディスパッチされた命令の記
録を含む。プログラム・スタック・カウンタ１５は、線
３を介して命令発行論理機構に命令のディスバッチを停
止するための信号を送る。この信号は、割込みが発生し
たとき、またはプログラム・カウンタ・スタック１５が
一杯になったときに発生する。命令発行論理機構１７か
らの命令は、当該の実行ユニットに送られる。分岐命令
実行ユニッ）１８ａは、線７を介して特定のレジスタの
アドレスと値などの情報をプログラム・カウンタ・スタ
ックに送る。固定小数点演算命令実行ユニッ）１８ｂは
、線９を介して命令の完了または命令割込み信号の発生
を示す信号を送る。固定小数点演算命令実行ユニット１
８ｂは、さらに線１１を介して浮動小数点演算命令実行
ユニット１８ｃと信号をやり取りする。線１１を介する
これらの信号は、浮動小数点ロード命令及び記憶命令の
実行のために浮動小数点演算命令実行ユニットと固定小
数点演算命令実行ユニット間の同期化を行なう。この実
施例では、固定小数点演算命令実行ユニット１８ｂがア
ドレス計算浮動小数点ロード命令及び記憶命令を完了す
る。

固定小数点演算命令実行ユニッ）１８ｂはこれらのアド
レスをメモリに送る。記憶命令の場合、固定小数点演算
命令実行ユニツ）１８ｂは、いつデータが記憶の準備が
できるか、ひいてはいっそのアドレスが送信の準備がで
きるかを知ることができるように、浮動小数点演算命令
実行ユニット１８Ｃがいつ命令の実行を完了したかを知
らなければならない。さらに、固定小数点演算命令実行
ユニット１８ｂは、割込みの発生を浮動小数点演算命令
実行ユニツ）　１８ｃに合図して、後者が現在の浮動小
数点演算命令実行ユニット命令を無視できるようにする
。

第３図は、分岐命令実行ユニツ）１８ａとプログラム・
カウンタ・スタック１６の間の相互通信をより詳細に示
したものである。第３図で、分岐命令実行ユニット１８
ａは、カウント・レジスタ２２、リンク・レジスタ２４
、条件レジスタ２６、及び割込みアドレス・レジスタ２
８を含む。カウント・レジスタ２２は、分岐命令実行ユ
ニット１８ａ内にループ命令の実行のためのカウントを
維持する。リンク・レジスタ２４は、サブルーチン・コ
ールからの戻りなどのリンク動作のためのアドレスを維
持する。条件レジスタ２６は、比較動作から発生する条
件コードを維持する。割込みアドレス・レジスタ２８は
、割込みを発生させた命令のアドレスを受は取る。カウ
ント・レジスタ２２は、線４０と４２によってプログラ
ム・カウンタ・スタック１６内のカウント・レジスタ・
バックアップ・ストック３０に接続されている。同様に
、リンク・レジスタ２４は、線４４と４６によってリン
ク・レジスタ・バックアップ・スタック３２に接続され
ている。さらに、条件レジスタ２６は、線４８と５０を
介して条件レジスタ・バックアップ・スタック３４に接
続されている。割込みアドレス・レジスタ２８は、線７
０を介して加算器７５に接続されている。加算器７５は
、線７１を介して割込みレジスタ２８のための割込みア
ドレスを生成する。これらのレジスタ２２．２４．２Ｂ
及び２８の内容によって、分岐命令実行ユニット１８ａ
の実行の状態が制御される。

割込みが発生すると実行ユニット１８ｂと１８０の実行
が停止するので、分岐命令実行ユニット１８ａによって
命令が再実行されると、割込みを発生させた命令で命令
シーケンスの実行が再初期設定される。

命令発行論理機構１７（第２図）が１サイクルに４個ま
たはそれ以下の命令を発行するとき、プログラム・カウ
ンタ記憶項目記憶テーブル３６が更新される。基底アド
レスは線５６を介して送られる。マスクと２つのフィー
ルドは、プログラム・カウンタ・スタック制御装置３８
から線５４を介して送られる。プログラム・カウンタ・
スタック制御装置３８は命令発行論理機構１７から線θ
３を介してこの情報を受は取る。さらに、プログラム・
カウンタ・スタック制御装置３８は、３つのバックアッ
プ・スタック３０，３２及び３４に対するヘッド・ポイ
ンタ及びテール・ポインタを含むスタック・ポインタ３
９を更新し、スタック追加論理機構６４とスタック除去
論理機構６６によって実行されるスタック除去機能及び
スタック追加機能を実行する。

プログラム・カウンタ・スタック制御装置ｉ！３８は、
線６２を介してバックアップ・スタック３０．３２及び
３４の動作を制御する。さらに、前に考察したように、
この制御装置３８は線６２を介して命令発行論理機構１
７にディスバッチ停止信号を送り、線６０を介して固定
小数点演算命令実行ニー’−ツ）　１８　ｂから命令完
了信号及び割込み信号を受は取る。

プログラム・カウンタ・スタック項目記憶テーブル３６
は、線７０を介して割込みアドレス・レジスタ２８に割
込み命令のアドレスを供給する。

第４図はプログラム・カウンタ・スタック項目記憶テー
ブル３６（第３図）の内容を示したものである。基底命
令アドレス・フィールド８２．４ビツトのマスク・フィ
ールド８４、命令１フイールド８６、命令２フイールド
８８を含む単一項目８０が示されている。フィールド８
２は、命令発行論理機構１７によってそのサイクル中に
ディスバッチされた４命令シーケンスの基底命令のアド
レスである（第２図）。マスク・フィールド８４は、こ
の４命令グループ中での割込みを引き起こす命令の位置
を示す。本実施例では、４命令グループ中で２個の命令
だけが割込みを引き起こすことができる。したがって、
これらの命令を記録するのに２つの命令フィールド８６
と８８を設けるだけでよい。第１の命令フィールド８６
はサブフィールド９０，９２及び９４を含む。フィール
ド９４は、リンク・レジスタ２４が変わったかどうかを
示す。フィールドθ２は、カウント・レジスタ２２が変
わったかどうかを示す。フィールド９４は、条件レジス
タ２６が変わったかどうかを示す。好ましい実施例では
、フィールド９０と９２はそれぞれ１ビツトを含む。フ
ィールド９４は、条件レジスタ２６の別々の３つの部分
を示す３ビツトを含む。フィールド８８もフィールド８
６と類似のフィールド９Ｂ、９７．９８を含み、これら
のフィールドは前に考察したようにフィールド９０．９
２及び９４に対応する。

本発明の動作は、例を示すと最も良く理解できる。表１
に、実行ユニットによって実行されるためにディスバッ
チされる１２個の命令を示す。これらの命令は、それぞ
れ４個の命令からなる３つのグループに分割される。こ
の例では、第１の命令のアドレスは１である。命令工な
いし４からなるグループ１は、サイクル１でディスバッ
チされる。

表　　１ グループ１ １、　Ｌ　Ｒ１，ＡＤＤＲＥＳＳＩ　　　　＊メモリか
ら固定小数点レジスタ１　をロードする ２、　Ａ　Ｒ３，Ｒ２，Ｒ１：　Ｒ１とＲ２を加えてＲ
３とする ３、　８ＲＡＭＣＩＩ　ＡＤＤＲＥＳＳ２　　　ニアド
レス２に分岐するグループ２ ５、　Ｌ　Ｒ１，ＡＤＤＲＥＳＳＩ　　　　：メモリか
ら固定小数点レジスタ１　をロードする ６、　Ａ　Ｒ３，Ｒ２，Ｒ１零Ｒ１とＲ２を加えてＲ３
とする ７、　８ＲＡＭＣＩＩ　ＡＤＤＲＥＳＳ２　　　ネアド
レス２に分岐する８、　ＬＣＲＢ３．　Ｂ２．　Ｂｌ　
　　　：条件レジスタで論理演算−条件レジスタを更新
する グループ３ ９、　Ｌ　Ｒ１，ＡＤＤＲＥＳＳＩ　　　：メ壬りから
固定小数点レジスタ　１　をロードする １０、　Ａ　Ｒ３，Ｒ２，Ｒ１：Ｒ１とＲ２を加えてＲ
３とする １１、８ＲＡＭＣＩＩ　ＡＤＤＲＥＳＳ２　　　ニアド
レス２に分岐する１２、　ＬＣＲＢ３．　Ｂ２．　Ｂｌ
　　　　：条件レジスタで論理演算−条件レジスタを更
新する 第５図に、項目位置１００．１０２．１０４から構成さ
れるプログラム・カウンタ・スタック項目記憶テーブル
３６、項目３０　ａ１３０　ｂ１３０Ｃから構成される
カウント・レジスタ・バックアップ−Ｘタック３０１項
目３２　ａ１３２　ｂ１３２　ｃから構成されるリンク
・レジスタ・バックアップ・スタック３２、項目３４　
ａＮ　３４　ｂ１３４　ｃから構成される条件レジスタ
・バックアップ・スタック３４の内容を示す。さらに、
カウント・レジスタ２２、リンク・レジスタ２４及び条
件レジスタ２６の初期内容がそれぞれ５０．８０及び７
０として示されている。これらの内容の実際の値は任意
であり、この例で読者が項目を追跡できるように含めた
ものにすぎない。

第６図で、サイクル１の間に、命令１ないし４がディス
パッチされる。ロード命令（命令１）がディスパッチさ
れたので、プログラム・カウンタ・スタック項目記憶テ
ーブル３６に１項目が追加される。この実施例では、ロ
ード命令及び記憶命令だけが割込みを発生させる。「１
」の基底アドレスが記憶される。マスク値は１０００で
、第１の命令が割込みを引き起こす命令の位置であるこ
とを示す。４命令グループに２つの命令が含まれている
場合、マスク・フィールドの２ビツトは１にセットされ
る。これらのビットの位置は、４命令シーケンス内で割
込みを発生させる命令の位置を示す。したがって、マス
ク・ビット位置を基底アドレスに対するオフセットとし
て使って、割込みを引き起こす命令の実際のアドレスを
得ることができる。フィールド１の内容は、カウント・
レジスタ２２、リンク・レジスタ２４及び条件レジスタ
２６の内容がこの４命令シーケンスの実行中に変更され
る場合にセットされる。この例では、分岐命令がカウン
ト・レジスタ２２とリンク・レジスタ２４をセットする
。ＬＣＲ（条件レジスタに対する論理）命令が、条件レ
ジスタ２６の内容をセットする。図のようにこれらのレ
ジスタの以前の内容が記憶される。

第７図は、サイクル２の後の状況を示す。サイクル２で
は、命令５ないし８（表１のグループ２）がディスパッ
チされる。グループ２はグループ１と全く同じ命令の組
合せなので、同じ動作が行われてそれぞれバックアップ
・スタックを更新する。

さらに、命令７と８の実行で、カウント・レジスタ２２
、リンク・レジスタ２４及び条件レジスタ２６が更新さ
れる。バックアップ・レジスタ３０．３２．３４は、カ
ウント・レジスタ２２、リンク・レジスタ２４及び条件
レジスタ２６の以前の内容を記憶する。各サイクルで、
割込みを引き起こす命令がディスパッチされる度に、デ
ィスパッチ・サイクルのレコードがプログラム・カウン
タ・スタック項目記憶テーブル３６に書き込まれる。後
続の命令でリンク・レジスタ２４、カウント・レジスタ
２２または条件レジスタ２６が更新される場合、これら
のレジスタの古い値が当該のバックアップ・スタックに
記憶され、当該のテール・ポインタが増分される。各バ
ックアップ・スタックごとにヘッド・ポインタとテール
・ポインタがある。これらのポインタは３つのバックア
ップ・レジスタ位置を循環待ち行列として動作させる。

したがって、項目が作成される度に、テール・ポインタ
が増分される。項目が除去される度に、ヘッド・ポイン
タが増分される。第８図は、サイクル３の終りにグルー
プ３の命令がディスパッチされたときのレジスタの内容
を示す。この例では、サイクル３の間に、固定小数点演
算命令実行ユニット１８ｂが命令１を実行する。この例
では、命令１は割込みを引き起こさなかった。割込みを
引き起こす命令は１つしかこのサイクル（サイクル１）
中にディスパッチされなかったので、項目１００全体が
除去される。フィールド１の情報を用いて、バックアッ
プ・レジスタの項目３０　ａＮ　３２　ａｓ３４ａも除
去される。これは、前に考察したようにヘッド・ポイン
タを増分させることによって実施される。グループ３の
命令はグループ１及び２と同様なので、プログラム・カ
ウンタ・スタック記憶項目１０４は、図の通りである。

同様に、カウント・レジスタ２２、リンク・レジスタ２
４及び条件レジスタ２６はそれぞれ値５７．６７及び７
７を含んでいる。これらのレジスタの以前の値は図のよ
うに、それらのバックアップ・スタック３０．３２及び
３４中の当該の項目に記憶されている。

第９図は、サイクル４の終りのこれらのレジスタの内容
を示す。この例では、サイクル４で、命令２が固定小数
点演算命令実行ユニット１８ｂによって実行された。こ
の命令はロード命令や記憶命令ではないので、割込みを
引き起こすことはできない。したがって、プログラム・
カウンタ・スタック項目記憶テーブル３６から項目を除
去する必要はない。

第１０図は、サイクル５の終りの各レジスタの内容を示
す。サイクル５の間に、固定小数点演算命令実行ユニッ
ト１８ｂは命令５を実行した。この例では、この命令は
割込みを引き起こさなかった。この場合、オフセット・
マスク・ビット（１０００）を基底アドレス（５）と組
み合わせて、割込みを引き起こした命令の位置が決定さ
れる。

この例では、そのアドレスは５である。さらに、カウン
ト・レジスタ２２、リンク・レジスタ２４及び条件レジ
スタ２６に対してフィールド１タツグ・ビットがセット
されたので、これらのレジスタに対するバックアップ値
がこれらのレジスタに供給される。これらの値はそれぞ
れ項目３０ｂ１３２ｂ及び３４ｂに記憶される。割込み
命令のアドレスが、分岐命令実行ユニッ）１８ａに送ら
れる。同様に、バックアップ・レジスタの内容が当該の
各レジスタに送られる。この記憶された情報が無関係に
なり、システムが位置５の命令が実行されたときの状態
に再初期設定されるので、プログラム・カウンタ・スタ
ック項目記憶テーブル３８及びバックアップ・スタック
３０，３２．３４からすべての情報がパージされる。

第１１図は、サイクル６の終りにカウント・レジスタ２
２、リンク・レジスタ２４及び条件レジスタ２６が更新
されたときの各レジスタの内容を示す。サイクル６の終
りに、システムが再初期設定されて、命令５から始まる
命令シーケンスの実行を再び開始させる準備ができる。

この実施例では、単一のプログラム・カウンタ・スタッ
ク項目に、割込みを発生させる命令が２個含まれる場合
、割込みは先入れ先だし方式で受は取られる。言い替え
れば、割込みが発生したとき、割込みを発生させる最も
古い命令がこの割込みを発生させたものと仮定される。

しかし、当然のことながら、他のシステムでは、必ずし
も最も古い命令が割込みを引き起こす命令ではない。そ
の場合、システムは、割込みの発生によってもたらされ
るタグによって割込みを引き起こした命令を決定するこ
とができる。

したがって、第１１図で、レジスタは、命令工ないし４
のみが実行されたように見える。

第１２図は、論理機構６４内のスタック追加機能（状態
１２２）とスタック除去論理機構６６内のスタック除去
機能１２４の同時実行を示す状態図である。機能１２２
と１２４は、状態１２０と１２６で示すように各サイク
ル中に実行される。

第１３図はスタック追加機能を示す流れ図である。サイ
クルの始めに、スタック追加論理機構６４はステップ２
００からスタートし、ステップ２０２に進んで、ロード
命令または記憶命令がディスパッチされたかどうか判定
する。ディスパッチされた場合、論理機構６４はステッ
プ２０４に進み、基底アドレスを記憶し、プログラム・
カウンタ・スタック項目記憶テーブル３６のタグ・オフ
セット・ビットをセットする。ロード命令及び記憶命令
がディスパッチされてない場合、または基底アドレスと
オフセット・ビットが記憶された後、論理機構はステッ
プ２０６に進み、ロード命令または記憶命令の前に分岐
命令またはＬＣＲ命令がディスパッチされたかどうか判
定する。ディスパッチされた場合、以前のプログラム・
カウンタ・スタック項目のタグ・ビットが更新されて、
カウント・レジスタ、リンク・レジスタ及び条件レジス
タの古い値がバックアップ・スタックに記憶される。プ
ログラムは次にステップ２１６に進む。ステップ２０６
に戻って、ロード命令または記憶命令の前に分岐命令ま
たはＬＣＲ命令がディスパッチされなかった場合、論理
機構はステップ２１０に進み、ロード命令または記憶命
令の後で分岐命令またはＬＣＲ命令がディスパッチされ
たかどうか判定する。ディスパッチされた場合、論理機
構はステップ２１２に進み、現在のプログラム・カウン
タ項目のタグ・ビットをセットし、古い値をバックアッ
プ・スタックに記憶する。次いでステップ２１６で、バ
ックアップ・スタック・ポインタ３９が増分される。ス
テップ２１０に戻って、ロード命令または記憶命令の後
で分岐命令またはＬＣＲ命令がディスパッチされなかっ
た場合、論理機構はステップ２１４に進み、現在のプロ
グラム・カウンタ・スタック項目のタグ・ビットをゼロ
にセットする。次に、ステップ２１８で、ロード命令ま
たは記憶命令がディスバッチされた場合、プログラム・
カウンタ・スタック項目を指すポインタが増分される。

次にステップ２２０で、論理機構は、プログラム・カウ
ンタ・スタック項目記憶テーブルが一杯かどうか判定す
る。−杯の場合、ステップ２２２でラッチがセットされ
て、ディスパッチ停止信号を命令発行論理機構１７に送
る。

ステップ２２４で、論理機構６４は、次のサイクルが発
生するまで待ち、次のサイクルでステップ２００に戻る
。

第１４図は論理機構６６によって実行されるスタック除
去手順を示す流れ図である。サイクルの始めに、論理機
構６８はステップ３００からステップ３０２に進み、ロ
ード命令または記憶命令が固定小数点演算命令実行ユニ
ットによって実行されたかどうか判定する。そうでない
場合、論理機構はステップ３１０に進む。実行された場
合、論理機構はステップ３０４に進み、プログラム・カ
ウンタ・スタック項目記憶テーブルのすべてのロード命
令及び記憶命令が実行されたかどうか判定する。すべて
が実行されたわけではない場合、プログラムはステップ
３０６に進み、次のサイクルまで待機する。その項目に
対するロード命令及び記憶命令がすべて実行された場合
、論理機構はステップ３０８に進み、その項目を除去し
、状況ビットを使ってバックアップ・スタック項目を除
去し、ポインタをすべて減分させる。ステップ３０８が
完了すると、論理機構はステップ３０６に進み、次のサ
イクルを待つ。

ステップ３１０に戻って、論理機構は、ロード命令また
は記憶命令が割込みを引き起こしたかどうか判定する。

そうでない場合、論理機構はステップ３０６に進む。割
込みが発生した場合、論理機構はステップ３１２に進み
、プログラム゛・カウンタ・スタック項目の基底アドレ
スとタグ・ビットからロード命令及び記憶命令のアドレ
スを再構成する。次に、ステップ３１４で、該当する場
合、リンク・レジスタ２４、カウント・レジスタ２２及
び条件レジスタ２６の古い値が記憶される。ステップ３
１６で、プログラム・カウンタ・スタック項目記憶テー
ブル３６と各バックアップ・レジスタの内容が、それら
の値はもはや無関係なので、除去される。論理機構６６
は次いでステップ３０６に進み、次のサイクルを待つ。

本発明を例示された実施例に関して説明してきたが、こ
の説明は限られた意味に解釈されるように意図したもの
ではない。この説明から、当業者にとって、例示した実
施例の様々な修正及び本発明の他の実施例は自明である
。したがって、頭記の特許請求の範囲に、本発明の範囲
に、含まれる変更または実施例がすべて包含される。

４、図面の簡単な説明　　　゛ 第１図は、並列データ処理システムの構成図である。

第２図は第１図のデータ処理システムの一部分を示す構
成図である。

第３図は、プログラム・カウンタ・スタックと分岐命令
実行ユニットの部分を示す構成図である。

第４図はプログラム・カウンタ・スタック項目の内容を
示す構成図である。

第５図はサイクル０の間の命令レジスタとスタック・レ
ジスタの内容を示す。

第６図は、サイクル１の間の命令レジスタとスタック・
レジスタの内容を示す。

第７図は、サイクル２の間の命令レジスタとスタック・
レジスタの内容を示す。

第８図は、サイクル３の間の命令レジスタとスタック・
レジスタの内容を示す。

第９図は、サイクル４の間の命令レジスタとスタック・
レジスタの内容を示す。

第１０図は、サイクル５の間の命令レジスタとスタック
・レジスタの内容を示す。

第１１図は、サイクル６の間の命令レジスタとスタック
・レジスタの内容を示す。

第１２図は、スタック追加機能とスタック除去機能の同
時実行を示す流れ図である。

第１３図は、スタック追加機能を示す流れ図である。

第１４図は、スタック除去機能を示す流れ図である。

１０・・・・メモリ、１２・・・・メモリ・コントロー
ラ、１４・・・・命令バッファ、１５・・・・プログラ
ム・カウンタ・スタック、１６・・・・プログラム・カ
ウンタ・スタック／命令ディスバッチ論理機構、１７・
・・・命令発行論理回路、１８・・・・命令実行ユニッ
ト、２０・・・・情報バス、２２・・・・カウント・レ
ジスタ、２４・・・・リンク・レジスタ、２６・・・・
条件レジスタ、２８・・・・割込みアドレス・レジスタ
、３０．３２．３４・・・・バックアップ・スタック、
３６・・・・プログラム・カウンタ項目記憶テーブル、
３８・・・・スタック制御装置、８４・・・・スタック
追加論理回路、６６・・・・スタック除去論理回路。

出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーシロン 復代理人　弁理士　　澤　　１）　俊　　夫ｏ　　　　
　　０　　　　　０ 蔓　　　、φ　　　！ 〜　　　　　６ ８゜ 第１２０１

Claims (1)

1. 【特許請求の範囲】 一連の命令を実行するデータ処理システムにおいて、 それぞれ命令を実行する複数のプロセッサと、上記命令
   の各々を上記プロセッサの１つにディスパッチするディ
   スパッチ手段と、 上記一連の命令中での命令の位置と無関係に上記複数の
   プロセッサにおいてディスパッチされた命令を並行処理
   するよう指示する制御手段とを有し、 上記制御手段は、 命令割込み信号を受け取る手段と、 上記複数のプロセッサ及びディスパッチ手段を、上記命
   令割込み信号を発生させた命令が実行されたときの状態
   にリセットし、割込みを引き起こした命令を再実行する
   手段とを有することを特徴とするデータ処理システム。