JPH0990917A - データ・ライン駆動回路 - Google Patents
データ・ライン駆動回路Info
- Publication number
- JPH0990917A JPH0990917A JP8073063A JP7306396A JPH0990917A JP H0990917 A JPH0990917 A JP H0990917A JP 8073063 A JP8073063 A JP 8073063A JP 7306396 A JP7306396 A JP 7306396A JP H0990917 A JPH0990917 A JP H0990917A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- data line
- signal
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000003068 static effect Effects 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 239000004020 conductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/10—Intensity circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 ゲートを著しくオーバドライブせずにＴＦＴ
スイッチを導通状態に保つこと。 【解決手段】 各画素更新期間中に、トランジスタＭＮ
６の導通期間を制御するために比較器の電圧ＶＣをトラ
ンジスタＭＮ６に加えるのに先立ち、比較器は自動的に
較正すなわち調節される。時刻ｔ０で、トランジスタＭ
Ｎ１０は信号ＰＲＥ＿ＡＵＴＯＺによって導通するよう
に調整され、電圧ＶＰＲＡＺがトランジスタＭＮ５のド
レイン電極およびトランジスタＭＮ６のゲート電極にか
けられる。この電圧ＶＣは、例えば、トランジスタＭＮ
６のソース・ゲート間容量Ｃ２４（破線で示す）のよう
な漂遊容量に貯えられ、トランジスタＭＮ６を導通させ
る。トランジスタＭＮ１０が容量Ｃ２４を予め充電して
いると、トランジスタＭＮ５は非導通となる。
スイッチを導通状態に保つこと。 【解決手段】 各画素更新期間中に、トランジスタＭＮ
６の導通期間を制御するために比較器の電圧ＶＣをトラ
ンジスタＭＮ６に加えるのに先立ち、比較器は自動的に
較正すなわち調節される。時刻ｔ０で、トランジスタＭ
Ｎ１０は信号ＰＲＥ＿ＡＵＴＯＺによって導通するよう
に調整され、電圧ＶＰＲＡＺがトランジスタＭＮ５のド
レイン電極およびトランジスタＭＮ６のゲート電極にか
けられる。この電圧ＶＣは、例えば、トランジスタＭＮ
６のソース・ゲート間容量Ｃ２４（破線で示す）のよう
な漂遊容量に貯えられ、トランジスタＭＮ６を導通させ
る。トランジスタＭＮ１０が容量Ｃ２４を予め充電して
いると、トランジスタＭＮ５は非導通となる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、表示装置
の駆動回路に関し、特に、液晶ディスプレイ（ＬＣＤ）
のような表示装置の画素に輝度信号を供給するシステム
に関する。
の駆動回路に関し、特に、液晶ディスプレイ（ＬＣＤ）
のような表示装置の画素に輝度信号を供給するシステム
に関する。
【０００２】
【従来の技術】液晶ディスプレイのような表示装置はマ
トリクス、すなわち横方向の行と縦方向の列に並べられ
た画素のアレイで構成されている。表示されるビデオ情
報は輝度（グレイ・スケール）信号として、画素の各列
と個別に関連するデータ・ラインに供給される。画素の
行は順次に走査され、励起された行の画素の静電容量
は、個々の列に供給される輝度信号のレベルに従って種
々の輝度レベルに充電される。
トリクス、すなわち横方向の行と縦方向の列に並べられ
た画素のアレイで構成されている。表示されるビデオ情
報は輝度（グレイ・スケール）信号として、画素の各列
と個別に関連するデータ・ラインに供給される。画素の
行は順次に走査され、励起された行の画素の静電容量
は、個々の列に供給される輝度信号のレベルに従って種
々の輝度レベルに充電される。
【０００３】アクティブ・マトリクス表示装置では各画
素は、ビデオ信号をその画素に供給するスイッチ装置を
含んでいる。このスイッチ装置は典型的には、薄膜トラ
ンジスタ（ＴＦＴ）であり、固体回路から輝度情報を受
け取る。ＴＦＴおよびその回路は固体装置で構成される
ので、非晶質シリコンまたは多結晶シリコン技術のいず
れかを利用して、ＴＦＴおよび駆動回路を同時に形成す
るのが好ましい。
素は、ビデオ信号をその画素に供給するスイッチ装置を
含んでいる。このスイッチ装置は典型的には、薄膜トラ
ンジスタ（ＴＦＴ）であり、固体回路から輝度情報を受
け取る。ＴＦＴおよびその回路は固体装置で構成される
ので、非晶質シリコンまたは多結晶シリコン技術のいず
れかを利用して、ＴＦＴおよび駆動回路を同時に形成す
るのが好ましい。
【０００４】液晶ディスプレイは、２枚の基板の間には
さまれた液晶材料で構成されている。基板のうち少なく
とも１枚（典型的には２枚とも）は光を透過し、液晶材
料に隣接する基板の面は、個々の画素を形成するパター
ンに配列された透明導電電極を支持している。駆動回路
を、ＴＦＴと共に、基板上にそしてディスプレイの周辺
に形成するのが望ましい。
さまれた液晶材料で構成されている。基板のうち少なく
とも１枚（典型的には２枚とも）は光を透過し、液晶材
料に隣接する基板の面は、個々の画素を形成するパター
ンに配列された透明導電電極を支持している。駆動回路
を、ＴＦＴと共に、基板上にそしてディスプレイの周辺
に形成するのが望ましい。
【０００５】非晶質シリコンは、低温で製造することが
できるので、液晶ディスプレイを組み立てるのに好まし
い材料である。製造温度が低いと、標準的で入手が容易
なそして安価な基板材料を使用することができるので、
製造温度の低いことは重要である。しかしながら、周辺
集積画素駆動回路に非晶質シリコン薄膜トランジスタ
（ａ−Ｓｉ ＴＦＴ）を使用すると、移動度が低く、閾
値電圧がドリフトし、そしてＮ−ＭＯＳエンハンスメン
ト型トランジスタしか使用できないので、ａ−Ｓｉ Ｔ
ＦＴの使用は制限されている。向を補償することが望ま
しい。
できるので、液晶ディスプレイを組み立てるのに好まし
い材料である。製造温度が低いと、標準的で入手が容易
なそして安価な基板材料を使用することができるので、
製造温度の低いことは重要である。しかしながら、周辺
集積画素駆動回路に非晶質シリコン薄膜トランジスタ
（ａ−Ｓｉ ＴＦＴ）を使用すると、移動度が低く、閾
値電圧がドリフトし、そしてＮ−ＭＯＳエンハンスメン
ト型トランジスタしか使用できないので、ａ−Ｓｉ Ｔ
ＦＴの使用は制限されている。向を補償することが望ま
しい。
【０００６】プラス（Ｐｌｕｓ）氏外に付与された、
“表示装置およびその比較器に輝度信号を供給するシス
テム”という名称の米国特許第５，１７０，１５５号
は、ＬＣＤのデータ・ライン（または列）駆動回路につ
いて述べている。プラス（Ｐｌｕｓ）氏外のデータ・ラ
イン駆動回路では、画像情報を含んでいるアナログ信号
がサンプリングされ、駆動回路の入力サンプリング・コ
ンデンサの中に貯えられる。基準ランプ波発生器で発生
される基準ランプ波は、ＴＦＴスイッチを介して、駆動
回路の上記入力コンデンサに供給される。
“表示装置およびその比較器に輝度信号を供給するシス
テム”という名称の米国特許第５，１７０，１５５号
は、ＬＣＤのデータ・ライン（または列）駆動回路につ
いて述べている。プラス（Ｐｌｕｓ）氏外のデータ・ラ
イン駆動回路では、画像情報を含んでいるアナログ信号
がサンプリングされ、駆動回路の入力サンプリング・コ
ンデンサの中に貯えられる。基準ランプ波発生器で発生
される基準ランプ波は、ＴＦＴスイッチを介して、駆動
回路の上記入力コンデンサに供給される。
【０００７】プラス氏外の構成では、特定のデータ・ラ
イン駆動回路のトランジスタ・スイッチがデータ・ラン
プ波電圧をマトリックスのデータ・ラインに結合させ
て、選ばれた行の画素内にランプ波電圧を発生させる。
このトランジスタ・スイッチは比較器によって制御され
る。トランジスタ・スイッチは、オンになるとデータ・
ランプ波電圧をデータ・ラインに結合させ、画像情報を
含む信号によって定められる制御可能な瞬時にオフにさ
れる。
イン駆動回路のトランジスタ・スイッチがデータ・ラン
プ波電圧をマトリックスのデータ・ラインに結合させ
て、選ばれた行の画素内にランプ波電圧を発生させる。
このトランジスタ・スイッチは比較器によって制御され
る。トランジスタ・スイッチは、オンになるとデータ・
ランプ波電圧をデータ・ラインに結合させ、画像情報を
含む信号によって定められる制御可能な瞬時にオフにさ
れる。
【０００８】
【発明が解決しようとする課題】トランジスタ・スイッ
チはＴＦＴで形成するのが望ましく、かつゲートを著し
くオーバドライブせずにＴＦＴスイッチを導通状態に保
つことが望ましい。ゲートのオーバドライブが過度にな
ると、ＴＦＴの閾値電圧のドリフトが増大するからであ
る。
チはＴＦＴで形成するのが望ましく、かつゲートを著し
くオーバドライブせずにＴＦＴスイッチを導通状態に保
つことが望ましい。ゲートのオーバドライブが過度にな
ると、ＴＦＴの閾値電圧のドリフトが増大するからであ
る。
【０００９】
【課題を解決するための手段】本発明の特徴を具体化す
る、データ・ライン駆動回路は、表示装置において一定
の列に並べられた画素内に、画像情報を含む信号を発生
させる。データ・ライン駆動回路は、データ・ランプ波
信号の信号源を含んでいる。第１のトランジスタはデー
タ・ランプ波信号源に結合され、上記列と関連するデー
タ・ラインにデータ・ランプ波信号を供給する。第２の
トランジスタは、第１および第２のトランジスタのうち
の１つの閾値電圧の変動に従って変動する第１のトラン
ジスタの制御電圧の第１の部分を発生する。第１の静電
容量はパルス電圧を制御端子に結合させ、制御電圧の第
２の部分を発生させる。制御電圧は、第１のトランジス
タを、第１のスイッチング状態で動作するように調整す
る。ビデオ信号の信号源および基準ランプ波信号の信号
源は第２のトランジスタの入力に結合されており、ビデ
オ信号および基準ランプ波信号から第２のトランジスタ
の入力に発生される信号が第２のトランジスタの閾値電
圧を超えると、第１のスイッチング状態を不能にする。
る、データ・ライン駆動回路は、表示装置において一定
の列に並べられた画素内に、画像情報を含む信号を発生
させる。データ・ライン駆動回路は、データ・ランプ波
信号の信号源を含んでいる。第１のトランジスタはデー
タ・ランプ波信号源に結合され、上記列と関連するデー
タ・ラインにデータ・ランプ波信号を供給する。第２の
トランジスタは、第１および第２のトランジスタのうち
の１つの閾値電圧の変動に従って変動する第１のトラン
ジスタの制御電圧の第１の部分を発生する。第１の静電
容量はパルス電圧を制御端子に結合させ、制御電圧の第
２の部分を発生させる。制御電圧は、第１のトランジス
タを、第１のスイッチング状態で動作するように調整す
る。ビデオ信号の信号源および基準ランプ波信号の信号
源は第２のトランジスタの入力に結合されており、ビデ
オ信号および基準ランプ波信号から第２のトランジスタ
の入力に発生される信号が第２のトランジスタの閾値電
圧を超えると、第１のスイッチング状態を不能にする。
【００１０】
【発明の実施の形態】本発明の１つの特徴を具体化す
る、デマルチプレクサ／データ・ライン駆動回路１００
を含む図１において、アナログ回路１１は、表示される
画像情報を表わすビデオ信号を、例えば、アンテナ１２
から受け取る。アナログ回路１１はビデオ信号をライン
１３によりアナログ／ディジタル（Ａ／Ｄ）変換器１４
に入力信号として供給する。
る、デマルチプレクサ／データ・ライン駆動回路１００
を含む図１において、アナログ回路１１は、表示される
画像情報を表わすビデオ信号を、例えば、アンテナ１２
から受け取る。アナログ回路１１はビデオ信号をライン
１３によりアナログ／ディジタル（Ａ／Ｄ）変換器１４
に入力信号として供給する。
【００１１】アナログ回路１１からのテレビジョン信号
は液晶アレイ１６に表示される。液晶アレイ１６は、横
にｍ＝５６０行、縦にｎ＝９６０列に並べられた多数の
画素（例えば、液晶セル１６ａ）で構成されている。液
晶アレイ１６は、ｎ＝９６０列のデータ・ライン１７
を、液晶セル１６ａの縦の各列につき１つ、ｍ＝５６０
のセレクト・ライン１８を液晶セル１６ａの横の各行に
つき１つ、備えている。
は液晶アレイ１６に表示される。液晶アレイ１６は、横
にｍ＝５６０行、縦にｎ＝９６０列に並べられた多数の
画素（例えば、液晶セル１６ａ）で構成されている。液
晶アレイ１６は、ｎ＝９６０列のデータ・ライン１７
を、液晶セル１６ａの縦の各列につき１つ、ｍ＝５６０
のセレクト・ライン１８を液晶セル１６ａの横の各行に
つき１つ、備えている。
【００１２】Ａ／Ｄ変換器１４は出力母線１９を備え、
輝度レベル（グレースケール・コード）を、４０グルー
プの出力ライン２２を有するメモリ２１に供給する。メ
モリ２１の出力ライン２２の各グループは、貯えられた
ディジタル情報を、対応するディジタル／アナログ（Ｄ
／Ａ）変換器２３に供給する。４０グループの出力ライ
ン２２にそれぞれ対応して、４０個のＤ／Ａ変換器２３
がある。ある１個のＤ／Ａ変換器２３の出力信号ＩＮ
は、対応するライン３１を介して、対応するデマルチプ
レクサ／データ・ライン駆動回路１００に結合され、駆
動回路１００は対応するデータ・ライン１７を駆動す
る。セレクト・ライン・スキャナー６０は、セレクト・
ライン１８に行セレクト信号を発生し、従来の方法で、
アレイ１６の特定の行を選択する。９６０本のデータ・
ライン１７に発生される電圧は、３２マイクロ秒のライ
ン時間の間に、選択された行の画素１６ａに加えられ
る。
輝度レベル（グレースケール・コード）を、４０グルー
プの出力ライン２２を有するメモリ２１に供給する。メ
モリ２１の出力ライン２２の各グループは、貯えられた
ディジタル情報を、対応するディジタル／アナログ（Ｄ
／Ａ）変換器２３に供給する。４０グループの出力ライ
ン２２にそれぞれ対応して、４０個のＤ／Ａ変換器２３
がある。ある１個のＤ／Ａ変換器２３の出力信号ＩＮ
は、対応するライン３１を介して、対応するデマルチプ
レクサ／データ・ライン駆動回路１００に結合され、駆
動回路１００は対応するデータ・ライン１７を駆動す
る。セレクト・ライン・スキャナー６０は、セレクト・
ライン１８に行セレクト信号を発生し、従来の方法で、
アレイ１６の特定の行を選択する。９６０本のデータ・
ライン１７に発生される電圧は、３２マイクロ秒のライ
ン時間の間に、選択された行の画素１６ａに加えられ
る。
【００１３】ある１つのデマルチプレクサ／データ・ラ
イン駆動回路１００は、低い入力容量（例えば、１ｐｆ
より小さい）を有するチョップ・ライン波増幅器（図１
には詳細に図示せず）を使用し、対応する信号ＩＮを貯
え、貯えられた入力信号を対応するデータ・ライン１７
に移送する。各データ・ライン１７は、容量負荷（例え
ば、２０ｐｆ）を形成する５６０行の画素セル１６ａに
接続される。
イン駆動回路１００は、低い入力容量（例えば、１ｐｆ
より小さい）を有するチョップ・ライン波増幅器（図１
には詳細に図示せず）を使用し、対応する信号ＩＮを貯
え、貯えられた入力信号を対応するデータ・ライン１７
に移送する。各データ・ライン１７は、容量負荷（例え
ば、２０ｐｆ）を形成する５６０行の画素セル１６ａに
接続される。
【００１４】図２は、ある１つのデマルチプレクサ／デ
ータ・ライン駆動回路１００を詳細に示す。図３のａ〜
図３のｈは、図２の回路の動作を説明するのに役立つ波
形を示す。図１，図２、および図３のａ〜図３のｈにお
いて、類似した記号および番号は類似した品目まは機能
を示す。図２のデマルチプレクサ／データ・ライン駆動
回路１００のトランジスタはすべて、Ｎ−ＭＯＳ型のＴ
ＦＴである。従って、都合のよいことに、これらのトラ
ンジスタは、図１のアレイと一緒に、１つの集積回路と
して形成することができる。
ータ・ライン駆動回路１００を詳細に示す。図３のａ〜
図３のｈは、図２の回路の動作を説明するのに役立つ波
形を示す。図１，図２、および図３のａ〜図３のｈにお
いて、類似した記号および番号は類似した品目まは機能
を示す。図２のデマルチプレクサ／データ・ライン駆動
回路１００のトランジスタはすべて、Ｎ−ＭＯＳ型のＴ
ＦＴである。従って、都合のよいことに、これらのトラ
ンジスタは、図１のアレイと一緒に、１つの集積回路と
して形成することができる。
【００１５】図２の信号ライン３１のビデオ信号をサン
プリングする前に、コンデンサＣ４３の端子Ｄで発生さ
れる電圧が初期設定される。コンデンサＣ４３の電圧を
初期設定するために、Ｄ／Ａ変換器２３はライン３１に
所定の電圧（例えば、ビデオ信号ＩＮの最大電圧、すな
わち、フルスケール電圧）を発生する。図３のａの制御
パルスＰＲＥ−ＤＣＴＲＬがトランジスタＭＮ１のゲー
トに発生されると、トランジスタＭＮ１はライン３１で
コンデンサＣ４３に初期設定電圧を供給する。このよう
にして、コンデンサＣ４３の電圧は、各画素の更新サイ
クルに先立って、同じである。ＰＲＥ−ＤＣＴＲＬパル
スのあとで、ビデオ信号ＩＮは変化して、現在の画素の
更新サイクルに使用されるビデオ情報を含むようにな
る。
プリングする前に、コンデンサＣ４３の端子Ｄで発生さ
れる電圧が初期設定される。コンデンサＣ４３の電圧を
初期設定するために、Ｄ／Ａ変換器２３はライン３１に
所定の電圧（例えば、ビデオ信号ＩＮの最大電圧、すな
わち、フルスケール電圧）を発生する。図３のａの制御
パルスＰＲＥ−ＤＣＴＲＬがトランジスタＭＮ１のゲー
トに発生されると、トランジスタＭＮ１はライン３１で
コンデンサＣ４３に初期設定電圧を供給する。このよう
にして、コンデンサＣ４３の電圧は、各画素の更新サイ
クルに先立って、同じである。ＰＲＥ−ＤＣＴＲＬパル
スのあとで、ビデオ信号ＩＮは変化して、現在の画素の
更新サイクルに使用されるビデオ情報を含むようにな
る。
【００１６】図２のデマルチプレクサ３２のトランジス
タＭＮ１は、ビデオ情報を含んでいる信号ライン３１で
発生されたアナログ信号ＩＮをサンプリングする。サン
プリングされた信号はデマルチプレクサ３２のサンプリ
ング・コンデンサＣ４３に貯えられる。ライン３１で発
生された１グループ４０個の信号ＩＮ（図１）のサンプ
リングは、対応するパルス信号ＤＣＴＲＬ（ｉ）の制御
下で同時に行われる。図３のａに示すように、２４個の
パルス信号ＤＣＴＲＬ（ｉ）は、ｔ５ａ〜ｔ２０のあと
に続く期間中に、連続的に発生する。図２の各パルス信
号ＤＣＴＲＬ（ｉ）は、対応する１グループ内の４０個
のデマルチプレクサ３２のデマルチプレクス動作を制御
する。９６０個の画素のデマルチプレクス動作はすべ
て、図３のａの期間ｔ５ａ〜ｔ２０に生じる。
タＭＮ１は、ビデオ情報を含んでいる信号ライン３１で
発生されたアナログ信号ＩＮをサンプリングする。サン
プリングされた信号はデマルチプレクサ３２のサンプリ
ング・コンデンサＣ４３に貯えられる。ライン３１で発
生された１グループ４０個の信号ＩＮ（図１）のサンプ
リングは、対応するパルス信号ＤＣＴＲＬ（ｉ）の制御
下で同時に行われる。図３のａに示すように、２４個の
パルス信号ＤＣＴＲＬ（ｉ）は、ｔ５ａ〜ｔ２０のあと
に続く期間中に、連続的に発生する。図２の各パルス信
号ＤＣＴＲＬ（ｉ）は、対応する１グループ内の４０個
のデマルチプレクサ３２のデマルチプレクス動作を制御
する。９６０個の画素のデマルチプレクス動作はすべ
て、図３のａの期間ｔ５ａ〜ｔ２０に生じる。
【００１７】能率的な時間利用を行うために、２段階の
パイプライン・サイクルが使用される。前に説明したよ
うに、ｔ５ａ〜ｔ２０の期間中に、ＩＮ信号はデマルチ
プレクスされ図２の９６０個のコンデンサＣ４３に貯え
られる。図３のｄのｔ３〜ｔ４の期間中に、図３のａの
パルスＰＲＥ−ＤＣＴＲＬおよび２４個のパルス信号Ｄ
ＣＴＲＬの発生する前に、図３のｄのパルス信号ＤＸＦ
ＥＲが生じると図２の各コンデンサＣ４３はトランジス
タＭＮ７を介してコンデンサＣ２に結合される。従っ
て、コンデンサＣ４３に貯えられるＩＮ信号の一部分
は、図２のコンデンサＣ２に移送されて電圧ＶＣ２を発
生する。ｔ５ａ〜ｔ２０の期間中に、図３ａのパルス信
号ＤＣＴＲＬが生じると、コンデンサＣ２の電圧ＶＣ２
は、以下に説明するように、対応するデータ・ライン１
７を介してアレイ１６に加えられる。従って、ＩＮ信号
はこの２段階パイプラインを介してアレイ１６に加えら
れる。
パイプライン・サイクルが使用される。前に説明したよ
うに、ｔ５ａ〜ｔ２０の期間中に、ＩＮ信号はデマルチ
プレクスされ図２の９６０個のコンデンサＣ４３に貯え
られる。図３のｄのｔ３〜ｔ４の期間中に、図３のａの
パルスＰＲＥ−ＤＣＴＲＬおよび２４個のパルス信号Ｄ
ＣＴＲＬの発生する前に、図３のｄのパルス信号ＤＸＦ
ＥＲが生じると図２の各コンデンサＣ４３はトランジス
タＭＮ７を介してコンデンサＣ２に結合される。従っ
て、コンデンサＣ４３に貯えられるＩＮ信号の一部分
は、図２のコンデンサＣ２に移送されて電圧ＶＣ２を発
生する。ｔ５ａ〜ｔ２０の期間中に、図３ａのパルス信
号ＤＣＴＲＬが生じると、コンデンサＣ２の電圧ＶＣ２
は、以下に説明するように、対応するデータ・ライン１
７を介してアレイ１６に加えられる。従って、ＩＮ信号
はこの２段階パイプラインを介してアレイ１６に加えら
れる。
【００１８】基準ランプ波発生器３３は、出力導体２７
に基準ランプ波信号ＲＥＦ＿ＲＡＭＰを発生する。導体
２７は、各デマルチプレクサ／データ・ライン駆動回路
１００の各コンデンサＣ２の端子Ｅ（図２）に共通に結
合される。コンデンサＣ２の端子Ａは比較器２４の入力
端子を形成する。図１のデータ・ランプ波発生器３４
は、出力ライン２８を介して、データ・ランプ波電圧Ｄ
ＡＴＡ＿ＲＡＭＰを供給する。図２のデマルチプレクサ
／データ・ライン駆動回路１００において、トランジス
タＭＮ６はデータ・ライン１７に電圧ＤＡＴＡ＿ＲＡＭ
Ｐを加えて、電圧ＶＣＯＬＵＭＮを発生する。電圧ＶＣ
ＯＬＵＭＮが加えられる行は、行セレクト・ライン１８
に発生される行セレクト信号に従って決定される。ライ
ン１８に生じるようなセレクト信号を発生するためにシ
フトレジスタを使用する表示装置は、例えば、米国特許
第４，７６６，４３０号および４，７４２，３４６号で
述べられている。トランジスタＭＮ６はＴＦＴであり、
ゲート電極は導体２９により比較器２４の出力端子Ｃに
結合されている。比較器２４からの出力電圧ＶＣはトラ
ンジスタＭＮ６の導通期間を制御する。
に基準ランプ波信号ＲＥＦ＿ＲＡＭＰを発生する。導体
２７は、各デマルチプレクサ／データ・ライン駆動回路
１００の各コンデンサＣ２の端子Ｅ（図２）に共通に結
合される。コンデンサＣ２の端子Ａは比較器２４の入力
端子を形成する。図１のデータ・ランプ波発生器３４
は、出力ライン２８を介して、データ・ランプ波電圧Ｄ
ＡＴＡ＿ＲＡＭＰを供給する。図２のデマルチプレクサ
／データ・ライン駆動回路１００において、トランジス
タＭＮ６はデータ・ライン１７に電圧ＤＡＴＡ＿ＲＡＭ
Ｐを加えて、電圧ＶＣＯＬＵＭＮを発生する。電圧ＶＣ
ＯＬＵＭＮが加えられる行は、行セレクト・ライン１８
に発生される行セレクト信号に従って決定される。ライ
ン１８に生じるようなセレクト信号を発生するためにシ
フトレジスタを使用する表示装置は、例えば、米国特許
第４，７６６，４３０号および４，７４２，３４６号で
述べられている。トランジスタＭＮ６はＴＦＴであり、
ゲート電極は導体２９により比較器２４の出力端子Ｃに
結合されている。比較器２４からの出力電圧ＶＣはトラ
ンジスタＭＮ６の導通期間を制御する。
【００１９】各画素更新期間中に、トランジスタＭＮ６
の導通期間を制御するために比較器２４の電圧ＶＣをト
ランジスタＭＮ６に加えるのに先立ち、比較器２４は自
動的に較正すなわち調節される。時刻ｔ０（図３のｂ）
で、トランジスタＭＮ１０は信号ＰＲＥ＿ＡＵＴＯＺに
よって導通するように調整され、電圧ＶＰＲＡＺがトラ
ンジスタＭＮ５のドレイン電極およびトランジスタＭＮ
６のゲート電極にかけられる。この電圧ＶＣは、例え
ば、トランジスタＭＮ６のソース・ゲート間容量Ｃ２４
（破線で示す）のような漂遊容量に貯えられ、トランジ
スタＭＮ６を導通させる。トランジスタＭＮ１０が容量
Ｃ２４を予め充電していると、トランジスタＭＮ５は非
導通となる。
の導通期間を制御するために比較器２４の電圧ＶＣをト
ランジスタＭＮ６に加えるのに先立ち、比較器２４は自
動的に較正すなわち調節される。時刻ｔ０（図３のｂ）
で、トランジスタＭＮ１０は信号ＰＲＥ＿ＡＵＴＯＺに
よって導通するように調整され、電圧ＶＰＲＡＺがトラ
ンジスタＭＮ５のドレイン電極およびトランジスタＭＮ
６のゲート電極にかけられる。この電圧ＶＣは、例え
ば、トランジスタＭＮ６のソース・ゲート間容量Ｃ２４
（破線で示す）のような漂遊容量に貯えられ、トランジ
スタＭＮ６を導通させる。トランジスタＭＮ１０が容量
Ｃ２４を予め充電していると、トランジスタＭＮ５は非
導通となる。
【００２０】図３のｂの時刻ｔ１で、パルス信号ＰＲＥ
＿ＡＵＴＯＺは終了し、トランジスタＭＮ１０はオフに
なる。時刻ｔ１で、トランジスタＭＮ５のゲート・ドレ
イン端子間に結合されているトランジスタＭＮ３のゲー
ト電極にパルス信号ＡＵＴＯＺＥＲＯが供給され、トラ
ンジスタＭＮ３をオンにする。これと同時に、図３のｇ
のパルス信号ＡＺがトランジスタＭＮ２のゲート電極に
供給され、トランジスタＭＮ２をオンにする。トランジ
スタＭＮ２がオンになると、電圧ＶａがトランジスタＭ
Ｎ２を介して結合コンデンサＣ１の端子Ａに結合され
る。トランジスタＭＮ２は、電圧Ｖａのレベルの電圧Ｖ
ＡＡを端子Ａに発生し、端子Ａに比較器２４のトリガ・
レベルを確立する。比較器２４のトリガ・レベルは電圧
Ｖａに等しい。コンデンサＣ１の第２の端子Ｂはトラン
ジスタＭＮ３と、トランジスタＭＮ５のゲートに結合さ
れる。
＿ＡＵＴＯＺは終了し、トランジスタＭＮ１０はオフに
なる。時刻ｔ１で、トランジスタＭＮ５のゲート・ドレ
イン端子間に結合されているトランジスタＭＮ３のゲー
ト電極にパルス信号ＡＵＴＯＺＥＲＯが供給され、トラ
ンジスタＭＮ３をオンにする。これと同時に、図３のｇ
のパルス信号ＡＺがトランジスタＭＮ２のゲート電極に
供給され、トランジスタＭＮ２をオンにする。トランジ
スタＭＮ２がオンになると、電圧ＶａがトランジスタＭ
Ｎ２を介して結合コンデンサＣ１の端子Ａに結合され
る。トランジスタＭＮ２は、電圧Ｖａのレベルの電圧Ｖ
ＡＡを端子Ａに発生し、端子Ａに比較器２４のトリガ・
レベルを確立する。比較器２４のトリガ・レベルは電圧
Ｖａに等しい。コンデンサＣ１の第２の端子Ｂはトラン
ジスタＭＮ３と、トランジスタＭＮ５のゲートに結合さ
れる。
【００２１】導通するトランジスタＭＮ３は、トランジ
スタＭＮ５のゲート電極とドレイン電極との間で、端子
Ｃにおける電荷を平衡状態に保ち、端子Ｂにおいてトラ
ンジスタＭＮ５のゲート電極のゲート電圧ＶＧを発生す
る。最初、電圧ＶＧはトランジスタＭＮ５の閾値レベル
ＶＴＨを超え、トランジスタＭＮ５を導通させる。トラ
ンジスタＭＮ５が導通すると、端子ＢとＣにおける各電
圧は、信号ＡＵＴＯＺＥＲＯのパルスの間、各電圧がト
ランジスタＭＮ５の閾値レベルＶＴＨに等しくなるま
で、減少する。端子Ａにおける電圧ＶＡＡが電圧Ｖａに
等しい時、端子ＢにおけるトランジスタＭＮ５のゲート
電極電圧ＶＧはその閾値レベルＶＴＨにある。図３のｃ
および３のｆの時刻ｔ２で、図２のトランジスタＭＮ３
とＭＮ２はオフになり、比較器２４は較正または調節さ
れる。従って、入力端子Ａに関する図２の比較器２４の
トリガ・レベルは電圧Ｖａに等しい。
スタＭＮ５のゲート電極とドレイン電極との間で、端子
Ｃにおける電荷を平衡状態に保ち、端子Ｂにおいてトラ
ンジスタＭＮ５のゲート電極のゲート電圧ＶＧを発生す
る。最初、電圧ＶＧはトランジスタＭＮ５の閾値レベル
ＶＴＨを超え、トランジスタＭＮ５を導通させる。トラ
ンジスタＭＮ５が導通すると、端子ＢとＣにおける各電
圧は、信号ＡＵＴＯＺＥＲＯのパルスの間、各電圧がト
ランジスタＭＮ５の閾値レベルＶＴＨに等しくなるま
で、減少する。端子Ａにおける電圧ＶＡＡが電圧Ｖａに
等しい時、端子ＢにおけるトランジスタＭＮ５のゲート
電極電圧ＶＧはその閾値レベルＶＴＨにある。図３のｃ
および３のｆの時刻ｔ２で、図２のトランジスタＭＮ３
とＭＮ２はオフになり、比較器２４は較正または調節さ
れる。従って、入力端子Ａに関する図２の比較器２４の
トリガ・レベルは電圧Ｖａに等しい。
【００２２】上述したように、パルス信号ＤＸＦＥＲ
は、トランジスタＭＮ７のゲートで発生され、時刻ｔ３
で始まり、デマルチプレクサ３２のコンデンサＣ４３を
端子Ａを介してコンデンサＣ２に結合させる。その結
果、コンデンサＣ２に発生される電圧ＶＣ２はコンデン
サＣ４３におけるサンプル信号ＩＮのレベルに比例す
る。信号ＩＮの大きさは、パルス信号ＤＸＦＥＲの期間
に、端子Ａで発生される電圧ＶＡＡが比較器２４のトリ
ガ・レベルＶａよりも小さくなるような大きさである。
従って、時刻ｔ３の直後に、比較器トランジスタＭＮ５
は非導通状態のままである。電圧ＶＡＡと、電圧Ｖａに
等しい比較器２４のトリガ・レベルとの電圧差は信号Ｉ
Ｎの大きさにより定められる。
は、トランジスタＭＮ７のゲートで発生され、時刻ｔ３
で始まり、デマルチプレクサ３２のコンデンサＣ４３を
端子Ａを介してコンデンサＣ２に結合させる。その結
果、コンデンサＣ２に発生される電圧ＶＣ２はコンデン
サＣ４３におけるサンプル信号ＩＮのレベルに比例す
る。信号ＩＮの大きさは、パルス信号ＤＸＦＥＲの期間
に、端子Ａで発生される電圧ＶＡＡが比較器２４のトリ
ガ・レベルＶａよりも小さくなるような大きさである。
従って、時刻ｔ３の直後に、比較器トランジスタＭＮ５
は非導通状態のままである。電圧ＶＡＡと、電圧Ｖａに
等しい比較器２４のトリガ・レベルとの電圧差は信号Ｉ
Ｎの大きさにより定められる。
【００２３】端子Ａにおける電圧ＶＡＡが電圧Ｖａを超
えると、トランジスタＭＮ５は導通状態になる。端子Ａ
における電圧ＶＡＡが電圧Ｖａを超えなければ、トラン
ジスタＭＮ５は非導通状態にある。比較器２４の自動較
正ましたは自動調節は、例えば、トランジスタＭＮ５に
おける閾値電圧のドリフトを補償する。
えると、トランジスタＭＮ５は導通状態になる。端子Ａ
における電圧ＶＡＡが電圧Ｖａを超えなければ、トラン
ジスタＭＮ５は非導通状態にある。比較器２４の自動較
正ましたは自動調節は、例えば、トランジスタＭＮ５に
おける閾値電圧のドリフトを補償する。
【００２４】図２のパルスＲＥＳＥＴの波形とタイミン
グは、図３のｃのパルス信号ＡＵＴＯＺＥＲＯと同様で
ある。パルス電圧ＲＥＳＥＴは、トランジスタＭＮ６と
並列に結合されているトランジスタＭＮ９のゲート電極
に結合され、トランジスタＭＮ９をオンにする。トラン
ジスタＭＮ９が導通している時、ライン１７および選択
された行の画素セル１６ａ（図１）に、電圧ＶＣＯＬＵ
ＭＮの所定の初期状態が確立される。有利なことに、画
素セル１６ａにおいて初期状態が確立されると、画素セ
ル１６ａの静電容量内に貯えられた以前の画像情報が現
在の更新期間（図３のｂ〜図３のｇ）中に画素電圧ＶＣ
ＯＬＵＭＮに影響を及ぼすのが防がれる。
グは、図３のｃのパルス信号ＡＵＴＯＺＥＲＯと同様で
ある。パルス電圧ＲＥＳＥＴは、トランジスタＭＮ６と
並列に結合されているトランジスタＭＮ９のゲート電極
に結合され、トランジスタＭＮ９をオンにする。トラン
ジスタＭＮ９が導通している時、ライン１７および選択
された行の画素セル１６ａ（図１）に、電圧ＶＣＯＬＵ
ＭＮの所定の初期状態が確立される。有利なことに、画
素セル１６ａにおいて初期状態が確立されると、画素セ
ル１６ａの静電容量内に貯えられた以前の画像情報が現
在の更新期間（図３のｂ〜図３のｇ）中に画素電圧ＶＣ
ＯＬＵＭＮに影響を及ぼすのが防がれる。
【００２５】時刻ｔ６に先立ち、トランジスタＭＮ９
は、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベルＶＩＡＤに
電圧ＶＣＯＬＵＭＮを設定する。トランジスタＭＮ１０
がオンになった直後、ｔ０〜ｔ１の期間中に、データ・
ライン１７と関連する静電容量Ｃ４は、信号ＤＡＴＡ＿
ＲＡＭＰの非動作レベルＶＩＡＤの方へ向かって部分的
に充電／放電している。パルス信号ＡＵＴＯＺＥＲＯの
期間に、トランジスタＭＮ６のゲート電圧ＶＣはトラン
ジスタＭＮ５の閾値電圧にまで減少する。従って、トラ
ンジスタＭＮ６は実質的にオフになる。コンデンサＣ４
の充電／放電は、トランジスタＭＮ９がオンになってい
る時、ｔ１〜ｔ２の期間中に主として行われる。有利な
ことに、電圧ＶＣＯＬＵＭＮの初期状態を確立するため
にトランジスタＭＮ９とトランジスタＭＮ６を利用する
ことにより、トランジスタＭＮ６の閾値電圧ドリフトが
減少される。トランジスタＭＮ６の閾値電圧ドリフトが
減少される理由は、トランジスタＭＮ６が、単独で電圧
ＶＣＯＬＵＭＮの初期状態を確立しなければならない場
合よりも短かい期間駆動されるからである。
は、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベルＶＩＡＤに
電圧ＶＣＯＬＵＭＮを設定する。トランジスタＭＮ１０
がオンになった直後、ｔ０〜ｔ１の期間中に、データ・
ライン１７と関連する静電容量Ｃ４は、信号ＤＡＴＡ＿
ＲＡＭＰの非動作レベルＶＩＡＤの方へ向かって部分的
に充電／放電している。パルス信号ＡＵＴＯＺＥＲＯの
期間に、トランジスタＭＮ６のゲート電圧ＶＣはトラン
ジスタＭＮ５の閾値電圧にまで減少する。従って、トラ
ンジスタＭＮ６は実質的にオフになる。コンデンサＣ４
の充電／放電は、トランジスタＭＮ９がオンになってい
る時、ｔ１〜ｔ２の期間中に主として行われる。有利な
ことに、電圧ＶＣＯＬＵＭＮの初期状態を確立するため
にトランジスタＭＮ９とトランジスタＭＮ６を利用する
ことにより、トランジスタＭＮ６の閾値電圧ドリフトが
減少される。トランジスタＭＮ６の閾値電圧ドリフトが
減少される理由は、トランジスタＭＮ６が、単独で電圧
ＶＣＯＬＵＭＮの初期状態を確立しなければならない場
合よりも短かい期間駆動されるからである。
【００２６】トランジスタＭＮ６は、トランジスタＭＮ
５と同じ様なパラメータとストレス、従って同じ様な閾
値電圧ドリフトを有するように設計される。従って、有
利なことに、トランジスタＭＮ６の閾値電圧ドリフトは
トランジスタＭＮ５の閾値電圧ドリフトの跡を追う。
５と同じ様なパラメータとストレス、従って同じ様な閾
値電圧ドリフトを有するように設計される。従って、有
利なことに、トランジスタＭＮ６の閾値電圧ドリフトは
トランジスタＭＮ５の閾値電圧ドリフトの跡を追う。
【００２７】以下に述べる２つの動作モードの１つにお
いて、トランジスタＭＮ５のソース電圧ＶＳＳは０Ｖに
等しい。また、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベル
ＶＩＡＤに等しい電圧ＶＣＯＬＵＭＮは、ｔ２〜ｔ４の
期間中、１Ｖに等しい。時刻ｔ５に先立ち、端子Ｃにお
けるトランジスタＭＮ５のドレイン電圧ＶＣはトランジ
スタＭＮ５の閾値電圧ＶＴＨに等しい。上述した追従の
ゆえに、トランジスタＭＮ５の閾値電圧ＶＴＨの変動に
より、トランジスタＭＮ６のゲート・ソース間電圧はト
ランジスタＭＮ６の閾値電圧よりも１Ｖ低いレベルに維
持される。この１Ｖの相違が生じるのは、トランジスタ
ＭＮ５とＭＮ６のソース電極間に１ボルトの電位差があ
るからである。
いて、トランジスタＭＮ５のソース電圧ＶＳＳは０Ｖに
等しい。また、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベル
ＶＩＡＤに等しい電圧ＶＣＯＬＵＭＮは、ｔ２〜ｔ４の
期間中、１Ｖに等しい。時刻ｔ５に先立ち、端子Ｃにお
けるトランジスタＭＮ５のドレイン電圧ＶＣはトランジ
スタＭＮ５の閾値電圧ＶＴＨに等しい。上述した追従の
ゆえに、トランジスタＭＮ５の閾値電圧ＶＴＨの変動に
より、トランジスタＭＮ６のゲート・ソース間電圧はト
ランジスタＭＮ６の閾値電圧よりも１Ｖ低いレベルに維
持される。この１Ｖの相違が生じるのは、トランジスタ
ＭＮ５とＭＮ６のソース電極間に１ボルトの電位差があ
るからである。
【００２８】有利なことに、図３のｈのパルス電圧Ｃ＿
ＢＯＯＴは、トランジスタＭＮ６のゲートにおいて、コ
ンデンサＣ５（図２）を介して端子Ｃに容量的に結合さ
れる。コンデンサＣ５と静電容量Ｃ２４は分圧器を形成
する。パルスＡＵＴＯＺＥＲＯの間、トランジスタＭＮ
６を導通状態に維持するのに十分な所定の少量だけゲー
ト電圧ＶＣが増加するように電圧Ｃ＿ＢＯＯＴの大きさ
が選ばれる。前に説明したように、図３のｄの時刻ｔ３
のあとでトランジスタＭＮ５は非導通状態である。従っ
て、電圧ＶＣの所定の増加（約５Ｖ）は、端子Ｃにおい
て電圧Ｃ＿ＢＯＯＴに関して形成される静電容量分圧器
により定められる。電圧ＶＣの増加は閾値電圧ＶＴＨに
依存しない。従って、動作寿命期間のトランジスタＭＮ
５またはＭＮ６の閾値電圧ドリフトは電圧Ｃ＿ＢＯＯＴ
により電圧ＶＣの増加に影響を及ぼさない。従って、電
圧ＶＴＨが著しく増加する動作寿命期間中、図３のｆの
時刻ｔ６に先立ち、トランジスタＭＮ６は小さい駆動で
導通状態に保たれる。
ＢＯＯＴは、トランジスタＭＮ６のゲートにおいて、コ
ンデンサＣ５（図２）を介して端子Ｃに容量的に結合さ
れる。コンデンサＣ５と静電容量Ｃ２４は分圧器を形成
する。パルスＡＵＴＯＺＥＲＯの間、トランジスタＭＮ
６を導通状態に維持するのに十分な所定の少量だけゲー
ト電圧ＶＣが増加するように電圧Ｃ＿ＢＯＯＴの大きさ
が選ばれる。前に説明したように、図３のｄの時刻ｔ３
のあとでトランジスタＭＮ５は非導通状態である。従っ
て、電圧ＶＣの所定の増加（約５Ｖ）は、端子Ｃにおい
て電圧Ｃ＿ＢＯＯＴに関して形成される静電容量分圧器
により定められる。電圧ＶＣの増加は閾値電圧ＶＴＨに
依存しない。従って、動作寿命期間のトランジスタＭＮ
５またはＭＮ６の閾値電圧ドリフトは電圧Ｃ＿ＢＯＯＴ
により電圧ＶＣの増加に影響を及ぼさない。従って、電
圧ＶＴＨが著しく増加する動作寿命期間中、図３のｆの
時刻ｔ６に先立ち、トランジスタＭＮ６は小さい駆動で
導通状態に保たれる。
【００２９】トランジスタＭＮ５の閾値電圧（ＶＴＨ）
がドリフトすると、端子Ｃにおいて電圧ＶＣに同じ変化
を起こす。トランジスタＭＮ６の閾値電圧がトランジス
タＭＮ５の閾値電圧に追縦するものと仮定する。従っ
て、電圧Ｃ＿ＢＯＯＴはトランジスタＭＮ６の閾値電圧
ドリフトを補償する必要はない。従って、トランジスタ
ＭＮ５およびＭＮ６の閾値電圧ドリフトにかかわりな
く、トランジスタＭＮ６は電圧Ｃ＿ＢＯＯＴによってオ
ンにされる。従って、トランジスタＭＮ５の閾値電圧の
変動はトランジスタＭＮ６の閾値電圧の変動を補償す
る。
がドリフトすると、端子Ｃにおいて電圧ＶＣに同じ変化
を起こす。トランジスタＭＮ６の閾値電圧がトランジス
タＭＮ５の閾値電圧に追縦するものと仮定する。従っ
て、電圧Ｃ＿ＢＯＯＴはトランジスタＭＮ６の閾値電圧
ドリフトを補償する必要はない。従って、トランジスタ
ＭＮ５およびＭＮ６の閾値電圧ドリフトにかかわりな
く、トランジスタＭＮ６は電圧Ｃ＿ＢＯＯＴによってオ
ンにされる。従って、トランジスタＭＮ５の閾値電圧の
変動はトランジスタＭＮ６の閾値電圧の変動を補償す
る。
【００３０】電圧Ｃ＿ＢＯＯＴの静電容量結合により、
トランジスタＭＮ６のゲート電圧ＶＣを、トランジスタ
ＭＮ６の閾値電圧よりもほんのわずか（例えば５Ｖだ
け）高いレベルで、端子Ｃにおいて使用することができ
る。従って、トランジスタＭＮ６には著しくストレスが
かからない。有利なことに、トランジスタＭＮ６のゲー
ト電極に著しい駆動電圧がかかるのを避けることによ
り、トランジスタＭＮ６の動作寿命期間に起こり得るそ
の閾値電圧ドリフトは、トランジスタＭＮ６が大きな駆
動電圧で駆動される場合よりも相当に少なくなる。
トランジスタＭＮ６のゲート電圧ＶＣを、トランジスタ
ＭＮ６の閾値電圧よりもほんのわずか（例えば５Ｖだ
け）高いレベルで、端子Ｃにおいて使用することができ
る。従って、トランジスタＭＮ６には著しくストレスが
かからない。有利なことに、トランジスタＭＮ６のゲー
ト電極に著しい駆動電圧がかかるのを避けることによ
り、トランジスタＭＮ６の動作寿命期間に起こり得るそ
の閾値電圧ドリフトは、トランジスタＭＮ６が大きな駆
動電圧で駆動される場合よりも相当に少なくなる。
【００３１】電圧Ｃ＿ＢＯＯＴは、図３のｈのｔ５〜ｔ
７の期間中、ランプ波状に発生される。電圧Ｃ＿ＢＯＯ
Ｔの立上り時間が割合に遅いので、トランジスタＭＮ６
にかかるストレスを減らす助けとなる。トランジスタＭ
Ｎ６のゲート電圧をゆっくりと増加させることにより、
トランジスタＭＮ６のソースを、ゲート・ソース間の電
位差がより長い期間にわたりより小さいままであるよう
に、充電させることができる。ｔ５〜ｔ７の期間の長さ
は４マイクロ秒である。期間ｔ５〜ｔ７の長さを２マイ
クロ秒（図３のｆの信号ＤＡＴＡ＿ＲＡＭＰの期間ｔ６
〜ｔ８の長さの約２０％）よりも長く保つことにより、
有利なことに、トランジスタＭＮ６のゲート・ソース間
の電圧の差は相当長い期間にわたり減少する。従って、
ＴＦＴＭＮ６におけるストレスは減少する。
７の期間中、ランプ波状に発生される。電圧Ｃ＿ＢＯＯ
Ｔの立上り時間が割合に遅いので、トランジスタＭＮ６
にかかるストレスを減らす助けとなる。トランジスタＭ
Ｎ６のゲート電圧をゆっくりと増加させることにより、
トランジスタＭＮ６のソースを、ゲート・ソース間の電
位差がより長い期間にわたりより小さいままであるよう
に、充電させることができる。ｔ５〜ｔ７の期間の長さ
は４マイクロ秒である。期間ｔ５〜ｔ７の長さを２マイ
クロ秒（図３のｆの信号ＤＡＴＡ＿ＲＡＭＰの期間ｔ６
〜ｔ８の長さの約２０％）よりも長く保つことにより、
有利なことに、トランジスタＭＮ６のゲート・ソース間
の電圧の差は相当長い期間にわたり減少する。従って、
ＴＦＴＭＮ６におけるストレスは減少する。
【００３２】図３のｅの時刻ｔ４で、基準ランプ波信号
ＲＥＦ＿ＲＡＭＰが上昇し始める。信号ＲＥＦ＿ＲＡＭ
Ｐは、比較器２４の入力端子Ａから遠く離れているコン
デンサＣ２の端子Ｅ（図２）に結合される。その結果、
比較器２４の入力端子Ａにおける電圧ＶＡＡは、ランプ
波信号ＲＥＦ＿ＲＡＭＰとコンデンサＣ２に発生される
電圧ＶＣ２との和に等しくなる。
ＲＥＦ＿ＲＡＭＰが上昇し始める。信号ＲＥＦ＿ＲＡＭ
Ｐは、比較器２４の入力端子Ａから遠く離れているコン
デンサＣ２の端子Ｅ（図２）に結合される。その結果、
比較器２４の入力端子Ａにおける電圧ＶＡＡは、ランプ
波信号ＲＥＦ＿ＲＡＭＰとコンデンサＣ２に発生される
電圧ＶＣ２との和に等しくなる。
【００３３】時刻ｔ６のあとで、トランジスタＭＮ６の
ドレイン電極に結合されたデータ・ランプ波電圧ＤＡＴ
Ａ＿ＲＡＭＰは上昇し始める。トランジスタＭＮ６のゲ
ート・ソース間およびゲート・ドレイン間の漂遊静電容
量から端子Ｃに至る帰還結合により、端子Ｃにおける電
圧は、データ・ランプ波信号ＤＡＴＡ＿ＲＡＭＰのすべ
ての値に対し導通するようにトランジスタＭＮ６を調整
するのに十分となる。時刻ｔ４のあとで、端子Ａにおけ
るランプ波電圧ＶＡＡが、比較器２４の電圧Ｖａに等し
いトリガ・レベルにまだ達していない間、トランジスタ
ＭＮ５は非導通状態のままであり、トランジスタＭＮ６
は導通状態のままである。トランジスタＭＮ６が導通し
ている間、上昇しているランプ波電圧ＤＡＴＡ＿ＲＡＭ
ＰはトランジスタＭＮ６を介して列データ・ライン１７
に結合され、データ・ライン１７の電圧ＶＣＯＬＵＭＮ
を増大させ、従って、選択された行の画素静電容量に加
えられる電圧を増大させる。例えば、静電容量２４を介
する、ランプ波電圧ＶＣＯＬＵＭＮの容量性帰還は、ト
ランジスタＭＮ５が、前に示したように、端子Ｃにおい
て高いインピーダンスを呈している間、トランジスタＭ
Ｎ６を導通状態に保つ。
ドレイン電極に結合されたデータ・ランプ波電圧ＤＡＴ
Ａ＿ＲＡＭＰは上昇し始める。トランジスタＭＮ６のゲ
ート・ソース間およびゲート・ドレイン間の漂遊静電容
量から端子Ｃに至る帰還結合により、端子Ｃにおける電
圧は、データ・ランプ波信号ＤＡＴＡ＿ＲＡＭＰのすべ
ての値に対し導通するようにトランジスタＭＮ６を調整
するのに十分となる。時刻ｔ４のあとで、端子Ａにおけ
るランプ波電圧ＶＡＡが、比較器２４の電圧Ｖａに等し
いトリガ・レベルにまだ達していない間、トランジスタ
ＭＮ５は非導通状態のままであり、トランジスタＭＮ６
は導通状態のままである。トランジスタＭＮ６が導通し
ている間、上昇しているランプ波電圧ＤＡＴＡ＿ＲＡＭ
ＰはトランジスタＭＮ６を介して列データ・ライン１７
に結合され、データ・ライン１７の電圧ＶＣＯＬＵＭＮ
を増大させ、従って、選択された行の画素静電容量に加
えられる電圧を増大させる。例えば、静電容量２４を介
する、ランプ波電圧ＶＣＯＬＵＭＮの容量性帰還は、ト
ランジスタＭＮ５が、前に示したように、端子Ｃにおい
て高いインピーダンスを呈している間、トランジスタＭ
Ｎ６を導通状態に保つ。
【００３４】図３のｅのランプ波信号ＲＥＦ＿ＲＡＭＰ
の上昇部分５００の間、端子Ａにおける和の電圧ＶＡＡ
は比較器２４のトリガ・レベルＶａを超え、トランジス
タＭＮ５は導通状態になる。上昇部分５００の間、トラ
ンジスタＭＮ５が導通状態になる瞬時は、信号ＩＮの大
きさに応じて変化する。
の上昇部分５００の間、端子Ａにおける和の電圧ＶＡＡ
は比較器２４のトリガ・レベルＶａを超え、トランジス
タＭＮ５は導通状態になる。上昇部分５００の間、トラ
ンジスタＭＮ５が導通状態になる瞬時は、信号ＩＮの大
きさに応じて変化する。
【００３５】トランジスタＭＮ５が導通状態になると、
トランジスタＭＮ６のゲート電圧ＶＣは減少してトラン
ジスタＭＮ６をオフにする。その結果、トランジスタＭ
Ｎ６がオフになる前に生じた電圧ＤＡＴＡ＿ＲＡＭＰの
最後の値は、次の更新サイクルまで、変わらずに保持さ
れるかまたは画素静電容量ＣＰＩＸＥＬに貯えられる。
このようにして、現在の更新サイクルが完了する。
トランジスタＭＮ６のゲート電圧ＶＣは減少してトラン
ジスタＭＮ６をオフにする。その結果、トランジスタＭ
Ｎ６がオフになる前に生じた電圧ＤＡＴＡ＿ＲＡＭＰの
最後の値は、次の更新サイクルまで、変わらずに保持さ
れるかまたは画素静電容量ＣＰＩＸＥＬに貯えられる。
このようにして、現在の更新サイクルが完了する。
【００３６】図１の液晶アレイ１６の分極を防ぐため
に、いわゆる、アレイのバックプレーン（ｂａｃｋｐｌ
ａｎｅ）またはコモンプレーン（ｃｏｍｍｏｎ ｐｌａ
ｎｅ）は一定の電圧ＶＢＡＣＫＰＬＡＮＥに保たれる。
マルチプレクサ／データ・ライン駆動回路１００は、更
新サイクルが代わるたびに、電圧ＶＢＡＣＫＰＬＡＮＥ
に関して極性が反対で大きさが同じ電圧ＶＣＯＬＵＭＮ
を発生する。極性を交互に変えるために、１つの更新サ
イクルにおいて電圧ＤＡＴＡ＿ＲＡＭＰは１Ｖ〜８．８
Ｖの範囲で発生され、次の更新サイクルにおいて９Ｖ〜
１６．８Ｖの範囲で発生される。一方、電圧ＶＢＡＣＫ
ＰＬＡＮＥはこの２つの範囲の中間のレベルに設定され
る。電圧ＤＡＴＡ＿ＲＡＭＰを２つの異なる電圧範囲で
発生する必要があるので、信号または電圧ＡＵＴＯＺＥ
ＲＯ、ＰＲＥ＿ＡＵＴＯＺ，ＶＳＳおよびＲＥＳＥＴ
は、設定された電圧ＤＡＴＡ＿ＲＡＭＰの範囲に従って
変化する２つの異なる最大レベルを有する。
に、いわゆる、アレイのバックプレーン（ｂａｃｋｐｌ
ａｎｅ）またはコモンプレーン（ｃｏｍｍｏｎ ｐｌａ
ｎｅ）は一定の電圧ＶＢＡＣＫＰＬＡＮＥに保たれる。
マルチプレクサ／データ・ライン駆動回路１００は、更
新サイクルが代わるたびに、電圧ＶＢＡＣＫＰＬＡＮＥ
に関して極性が反対で大きさが同じ電圧ＶＣＯＬＵＭＮ
を発生する。極性を交互に変えるために、１つの更新サ
イクルにおいて電圧ＤＡＴＡ＿ＲＡＭＰは１Ｖ〜８．８
Ｖの範囲で発生され、次の更新サイクルにおいて９Ｖ〜
１６．８Ｖの範囲で発生される。一方、電圧ＶＢＡＣＫ
ＰＬＡＮＥはこの２つの範囲の中間のレベルに設定され
る。電圧ＤＡＴＡ＿ＲＡＭＰを２つの異なる電圧範囲で
発生する必要があるので、信号または電圧ＡＵＴＯＺＥ
ＲＯ、ＰＲＥ＿ＡＵＴＯＺ，ＶＳＳおよびＲＥＳＥＴ
は、設定された電圧ＤＡＴＡ＿ＲＡＭＰの範囲に従って
変化する２つの異なる最大レベルを有する。
【００３７】
【発明の効果】ゲートを著しくオーバドライブせずにＴ
ＦＴスイッチを導通状態に保つことができ、ＴＦＴの閾
値電圧のドリフトが増大するのを防止することができ
る。
ＦＴスイッチを導通状態に保つことができ、ＴＦＴの閾
値電圧のドリフトが増大するのを防止することができ
る。
【図１】本発明の特徴を具体化する、デマルチプレクサ
／データ・ライン駆動回路を含む液晶ディスプレイ装置
のブロック図である。
／データ・ライン駆動回路を含む液晶ディスプレイ装置
のブロック図である。
【図２】図１のデマルチプレクサ／データ・ライン駆動
回路を詳細に示す図である。
回路を詳細に示す図である。
【図３】図２の回路の動作を説明するのに役立つ波形を
示す図である。
示す図である。
１１ アナログ回路 １２ アンテナ １４ Ａ／Ｄ変換器 １６ 液晶アレイ １６ａ 液晶セル １７ データ・ライン １８ セレクト・ライン １９ 出力母線 ２１ メモリ ２３ Ｄ／Ａ変換器 ２４ 比較器 ２７ 出力導体 ２８ 出力ライン ２９ 導体 ３２ デマルチプレクサ ３３ 基準ランプ波発生器 ３４ データ・ランプ波発生器 ６０ セレクト・ライン・スキャナ １００ デマルチプレクサ／データ・ライン駆動回路 ＩＮ ビデオ信号
Claims (17)
- 【請求項１】 表示装置において一定の列に並べられた
画素内に、画像情報を含む信号を発生するデータ・ライ
ン駆動回路であって、 データ・ランプ波信号の信号源と、 上記データ・ランプ波信号源に結合されて、上記列と関
連するデータ・ラインに上記データ・ランプ波信号を供
給する第１のトランジスタと、 上記第１のトランジスタおよび第２のトランジスタのう
ちの１つの閾値電圧の変動に従って変動する上記第１の
トランジスタの制御電圧の第１の部分を発生する上記第
２のトランジスタと、 パルス電圧の電源と、 上記パルス電圧を制御端子に結合させて上記制御電圧の
第２の部分を発生させる第１の静電容量であって、上記
制御電圧は上記第１のトランジスタを第１のスイッチン
グ状態で動作するように調整する、上記第１の静電容量
と、 上記第２のトランジスタの入力に結合されており、該第
２のトランジスタの入力においてビデオ信号および基準
ランプ波信号から発生される信号が上記第２のトランジ
スタの閾値電圧を超えると上記第１のスイッチング状態
を不能にする、上記ビデオ信号の信号源および上記基準
ランプ波信号の信号源とから成る、上記データ・ライン
駆動回路。 - 【請求項２】 高インピーダンスが上記第１のトランジ
スタの上記制御端子に発生されて、上記第１のトランジ
スタが上記第１のスイッチング状態で動作できるように
する、請求項１に記載のデータ・ライン駆動回路。 - 【請求項３】 上記第１のスイッチング状態で、上記第
１のトランジスタは導通しており、上記第２のトランジ
スタの上記閾値電圧を超えると上記第１のトランジスタ
は非導通になる、請求項１に記載のデータ・ライン駆動
回路。 - 【請求項４】 請求項１に記載のデータ・ライン駆動回
路であって、更に、上記第２のトランジスタの主電流伝
導端子を上記第２のトランジスタの制御端子に結合させ
て上記第２のトランジスタの上記閾値電圧に従って上記
制御電圧の上記第１の部分を発生させる第３のトランジ
スタを含んでいる、上記データ・ライン駆動回路。 - 【請求項５】 請求項１に記載のデータ・ライン駆動回
路であって、更に、上記第１のトランジスタの上記制御
端子に関して形成される静電容量を予め充電する第１の
スイッチング装置を含んでいる、上記データ・ライン駆
動回路。 - 【請求項６】 請求項５に記載のデータ・ライン駆動回
路であって、更に、上記第２のトランジスタの制御電圧
が上記第２のトランジスタの上記閾値電圧に等しくなる
まで上記予め充電された静電容量内の電荷を変化させる
第３のトランジスタを含んでいる、上記データ・ライン
駆動回路。 - 【請求項７】 第２の静電容量が上記第１のトランジス
タの上記制御端子に関して形成され、且つ上記第１およ
び第２の静電容量が上記パルス電圧に対して分圧器を形
成する、請求項１に記載のデータ・ライン駆動回路。 - 【請求項８】 上記第１のトランジスタの上記制御端子
が上記第１および第２の静電容量間の接続端子で結合さ
れている、請求項７に記載のデータ・ライン駆動回路。 - 【請求項９】 上記制御電圧が、上記第２のトランジス
タの上記閾値電圧の変動に従って定められるレベルで上
記第１のスイッチング状態で動作するように上記第１の
トランジスタを調整する、請求項１に記載のデータ・ラ
イン駆動回路。 - 【請求項１０】 上記第２のトランジスタが比較器内で
利得段を形成する、請求項１に記載のデータ・ライン駆
動回路。 - 【請求項１１】 表示装置において一定の列に並べられ
た画素に、画像情報を含む信号を発生するデータ・ライ
ン駆動回路であって、 データ・ランプ波信号の信号源と、 上記データ・ランプ波信号源に結合されて、上記画素の
列と関連するデータ・ラインに上記データ・ランプ波信
号を供給する第１のトランジスタと、 上記第１のトランジスタの制御端子に結合されており、
第２のトランジスタの閾値電圧により設定される大きさ
の制御電圧の第１の部分を上記第１のトランジスタの上
記制御端子において発生する上記第２のトランジスタ
と、 第１の静電容量と、 上記第１の静電容量を介して上記第１のトランジスタの
上記制御端子に容量的に結合されて、上記制御電圧の第
２の部分を発生するパルス電圧の源であって、上記制御
電圧の上記第１および第２の部分が合成されて、上記第
１のトランジスタを第１の導通状態で動作するように調
整する、上記パルス電圧の源と、 上記第２のトランジスタの制御端子に結合されるビデオ
信号源と、 上記第２のトランジスタの上記制御端子に結合される基
準ランプ波信号源であって、上記第２のトランジスタの
上記制御端子で発生される信号を上記第１のトランジス
タの上記制御端子に供給して、上記第２のトランジスタ
の上記制御端子で発生される上記信号と上記第２のトラ
ンジスタの上記閾値電圧との差に従って上記第１の導通
状態を第２の導通状態に変える上記基準ランプ波信号源
とから成る、上記データ・ライン駆動回路。 - 【請求項１２】 請求項１１に記載のデータ・ライン駆
動回路であって、更に、上記第２のトランジスタの上記
制御端子と上記第２のトランジスタの主電流伝導端子に
結合されて、上記第１のトランジスタの上記制御電圧の
上記第１の部分を発生する第１のスイッチング装置を含
んでいる、上記データ・ライン駆動回路。 - 【請求項１３】 請求項１１に記載のデータ・ライン駆
動回路であって、上記第２のトランジスタの上記閾値電
圧が変化すると、それに対応して、上記第１のトランジ
スタの上記制御電圧の上記第１の部分が、上記第１のト
ランジスタの閾値電圧の変化を補償するように変化す
る、上記データ・ライン駆動回路。 - 【請求項１４】 上記第２のトランジスタの上記閾値電
圧の変化を補償するために自動的に調節されるトリガ・
レベルを有する比較器の中に上記第２のトランジスタが
含まれており、上記トリガ・レベルが調節されると、上
記第１のトランジスタの上記制御電圧の上記第１の部分
が発生される、請求項１１に記載のデータ・ライン駆動
回路。 - 【請求項１５】 表示装置において一定の列に並べられ
た画素内に、画像情報を含む信号を発生するデータ・ラ
イン駆動回路であって、 データ・ランプ波信号の信号源と、 上記データ・ランプ波信号源に結合されて、上記画素の
列と関連するデータ・ラインに上記データ・ランプ波信
号を供給する第１のトランジスタと、 上記第１のトランジスタに結合される比較器と、 上記第１のトランジスタに結合される第２のランプ波信
号の信号源であって、上記第１のトランジスタの制御電
圧を発生して、第１のスイッチング状態で動作するよう
に上記第１のトランジスタを調整し、上記第２のランプ
波信号は上記比較器を側路する態様で上記第１のトラン
ジスタに結合される、上記第２のランプ波信号源と、 上記比較器の入力に結合されており、上記比較器の入力
において上記ビデオ信号および基準ランプ波信号から発
生される信号が上記比較器のトリガ・レベルを超えると
上記第１のスイッチング状態を不能にする、ビデオ信号
源および基準ランプ波信号源とから成る、上記データ・
ライン駆動回路。 - 【請求項１６】 上記第２のランプ波信号が上記第１の
トランジスタの制御端子に容量的に結合される、請求項
１５に記載のデータ・ライン駆動回路。 - 【請求項１７】 請求項１５に記載のデータ・ライン駆
動回路であって、更に、上記制御電圧の一部分を発生す
る第２のトランジスタを含み、該第２のトランジスタの
閾値電圧に従って上記第１のスイッチング状態で動作す
るように上記第１のトランジスタを調整する、上記デー
タ・ライン駆動回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US399011 | 1995-03-06 | ||
| US08/399,011 US5673063A (en) | 1995-03-06 | 1995-03-06 | Data line driver for applying brightness signals to a display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0990917A true JPH0990917A (ja) | 1997-04-04 |
| JP3866788B2 JP3866788B2 (ja) | 2007-01-10 |
Family
ID=23577750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07306396A Expired - Fee Related JP3866788B2 (ja) | 1995-03-06 | 1996-03-05 | データ・ライン駆動回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5673063A (ja) |
| EP (1) | EP0731439B1 (ja) |
| JP (1) | JP3866788B2 (ja) |
| KR (1) | KR100424552B1 (ja) |
| CN (1) | CN1105374C (ja) |
| DE (1) | DE69623152T2 (ja) |
| SG (1) | SG49825A1 (ja) |
| TW (1) | TW304257B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011166345A (ja) * | 2010-02-08 | 2011-08-25 | Tdk Corp | 積層型バンドパスフィルタ |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825836B1 (en) | 1998-05-16 | 2004-11-30 | Thomson Licensing S.A. | Bus arrangement for a driver of a matrix display |
| US6046736A (en) * | 1998-08-17 | 2000-04-04 | Sarnoff Corporation | Self scanned amorphous silicon integrated display having active bus and reduced stress column drivers |
| JP2000347159A (ja) | 1999-06-09 | 2000-12-15 | Hitachi Ltd | 液晶表示装置 |
| KR100618582B1 (ko) * | 2003-11-10 | 2006-08-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동부 |
| JP2006276287A (ja) * | 2005-03-28 | 2006-10-12 | Nec Corp | 表示装置 |
| JP4510738B2 (ja) * | 2005-09-28 | 2010-07-28 | 株式会社 日立ディスプレイズ | 表示装置 |
| US8477121B2 (en) * | 2006-04-19 | 2013-07-02 | Ignis Innovation, Inc. | Stable driving scheme for active matrix displays |
| CN100468514C (zh) * | 2007-07-27 | 2009-03-11 | 友达光电股份有限公司 | 电压位准调整电路、方法及显示装置 |
| CN115775535B (zh) * | 2022-11-30 | 2023-10-03 | 南京国兆光电科技有限公司 | 一种显示驱动电路 |
| CN119049425B (zh) * | 2024-10-31 | 2025-01-10 | 惠科股份有限公司 | 显示面板及其像素驱动电路、方法、装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676702A (en) * | 1971-01-04 | 1972-07-11 | Rca Corp | Comparator circuit |
| US4070600A (en) * | 1976-12-23 | 1978-01-24 | General Electric Company | High voltage driver circuit |
| JPS55159493A (en) * | 1979-05-30 | 1980-12-11 | Suwa Seikosha Kk | Liquid crystal face iimage display unit |
| DE3130391A1 (de) * | 1981-07-31 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierbare komparatorschaltung |
| US4554539A (en) * | 1982-11-08 | 1985-11-19 | Rockwell International Corporation | Driver circuit for an electroluminescent matrix-addressed display |
| US4742346A (en) * | 1986-12-19 | 1988-05-03 | Rca Corporation | System for applying grey scale codes to the pixels of a display device |
| US4766430A (en) * | 1986-12-19 | 1988-08-23 | General Electric Company | Display device drive circuit |
| JPS63177193A (ja) * | 1987-01-19 | 1988-07-21 | 株式会社日立製作所 | デイスプレイ装置 |
| JPH0750389B2 (ja) * | 1987-06-04 | 1995-05-31 | セイコーエプソン株式会社 | 液晶パネルの駆動回路 |
| US4963860A (en) * | 1988-02-01 | 1990-10-16 | General Electric Company | Integrated matrix display circuitry |
| DE3930259A1 (de) * | 1989-09-11 | 1991-03-21 | Thomson Brandt Gmbh | Ansteuerschaltung fuer eine fluessigkristallanzeige |
| US5170155A (en) * | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
| US5222082A (en) * | 1991-02-28 | 1993-06-22 | Thomson Consumer Electronics, S.A. | Shift register useful as a select line scanner for liquid crystal display |
| US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
| JPH05249928A (ja) * | 1992-03-10 | 1993-09-28 | Sharp Corp | パネル表示装置 |
| JPH05265405A (ja) * | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | 液晶表示装置 |
| US5352937A (en) * | 1992-11-16 | 1994-10-04 | Rca Thomson Licensing Corporation | Differential comparator circuit |
| FR2720185B1 (fr) * | 1994-05-17 | 1996-07-05 | Thomson Lcd | Registre à décalage utilisant des transistors M.I.S. de même polarité. |
-
1995
- 1995-03-06 US US08/399,011 patent/US5673063A/en not_active Expired - Lifetime
-
1996
- 1996-02-15 TW TW085101905A patent/TW304257B/zh active
- 1996-02-26 DE DE69623152T patent/DE69623152T2/de not_active Expired - Lifetime
- 1996-02-26 EP EP96400398A patent/EP0731439B1/en not_active Expired - Lifetime
- 1996-03-05 JP JP07306396A patent/JP3866788B2/ja not_active Expired - Fee Related
- 1996-03-05 CN CN96101797A patent/CN1105374C/zh not_active Expired - Fee Related
- 1996-03-05 SG SG1996006925A patent/SG49825A1/en unknown
- 1996-03-06 KR KR1019960005744A patent/KR100424552B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011166345A (ja) * | 2010-02-08 | 2011-08-25 | Tdk Corp | 積層型バンドパスフィルタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3866788B2 (ja) | 2007-01-10 |
| DE69623152T2 (de) | 2003-04-17 |
| CN1105374C (zh) | 2003-04-09 |
| CN1136690A (zh) | 1996-11-27 |
| EP0731439B1 (en) | 2002-08-28 |
| DE69623152D1 (de) | 2002-10-02 |
| SG49825A1 (en) | 1998-06-15 |
| EP0731439A1 (en) | 1996-09-11 |
| KR960035412A (ko) | 1996-10-24 |
| KR100424552B1 (ko) | 2004-06-18 |
| TW304257B (ja) | 1997-05-01 |
| US5673063A (en) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5686935A (en) | Data line drivers with column initialization transistor | |
| JP4001948B2 (ja) | ビデオ表示装置 | |
| JP3863214B2 (ja) | ビデオ信号供給装置 | |
| JP2705711B2 (ja) | 液晶表示装置で漏話を除去する方法及び液晶表示装置 | |
| KR19990036457A (ko) | 액정 표시 장치의 구동 회로 및 액정 표시 장치 | |
| EP0731442B1 (en) | Signal disturbance reduction arrangement for a liquid crystal display | |
| JP3866788B2 (ja) | データ・ライン駆動回路 | |
| KR101070125B1 (ko) | 디스플레이 장치 및 그 제어 방법 | |
| KR20040075007A (ko) | 액정 디스플레이, 액정 디스플레이의 구동 방법 및 액정디스플레이 드라이버 | |
| US7362292B2 (en) | Active matrix display device | |
| US20030112211A1 (en) | Active matrix liquid crystal display devices | |
| KR100973819B1 (ko) | 평판 표시 장치용 아날로그 증폭기 | |
| JP2002333869A (ja) | 電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060413 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060712 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060728 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |