JPH0983324A - 共振ドライブ用ｍｏｓゲートスイッチデバイス - Google Patents

Abstract

(57)【要約】 【課題】 ゲート電圧の不要な振動を抑制してＭＯＳ−
ＦＥＴのゲートに適正な電圧範囲のゲート電圧を印加
し、ドライブ損失が低く、ドライブ動作の誤動作やゲー
トの絶縁破壊の発生を防止した共振ドライブ用ＭＯＳゲ
ートスイッチデバイスを提供する。 【解決手段】 第１のダイオード３と第２のダイオード
４とコンデンサ５により振動抑制回路10を構成し、ＭＯ
Ｓ−ＦＥＴ２と振動抑制回路10を一体的にモールドパッ
ケージしてＭＯＳゲートスイッチデバイス６を形成し共
振ドライブ回路12を接続する。振動抑制回路10が共振ド
ライブ回路12からのゲート電圧の不要振動を抑制する。
ＭＯＳ−ＦＥＴ２と振動抑制回路10を一体的にモールド
パッケージしたので、振動抑制回路10とＭＯＳ−ＦＥＴ
２間の導通経路は非常に短く寄生インダクタンスが生じ
ず、寄生インダクタンスに起因した不要振動の発生を防
止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＯＳゲート構造
を有する共振ドライブ用ＭＯＳゲートスイッチデバイス
に関するものである。

【０００２】

【従来の技術】図４の（ｂ）にはＭＯＳゲートスイッチ
素子として代表的なＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果
トランジスタ）２が示され、また、同図の（ａ）にはＭ
ＯＳ−ＦＥＴ２のゲート・ソース間の等価回路１が共振
ドライブ回路12と共に示されている。なお、図示の共振
ドライブ回路12は公知であるのでその説明は省略する。

【０００３】ＭＯＳ−ＦＥＴ２のゲート・ソース間の等
価回路１はゲート抵抗体７とコンデンサＣ₀ の直列接続
体から成り、ＭＯＳ−ＦＥＴ２がモールドパッケージさ
れてＭＯＳゲートスイッチデバイス６を構成している場
合には、ゲート側がリード線14を介して共振ドライブ回
路12に接続され、また、ソース側がグランドに接地され
ている。ＭＯＳ−ＦＥＴ２は、共振ドライブ回路12から
ゲート（Ｇ）に印加される矩形波形のゲート電圧Ｖ
_G （電圧信号）によって、ドライブ動作が制御される。

【０００４】

【発明が解決しようとする課題】しかしながら、前記リ
ード線14は例えば１cm以上と長く、リード線14には寄生
インダクタンス８（例えば10〜15nH）が生じるために、
寄生インダクタンス８によって、共振ドライブ回路12か
ら出力された矩形波形のゲート電圧Ｖ_G およびゲート電
流Ｉ_G に図５の（ｃ）および（ｄ）に示すような不要な
振動が生じてしまう。図４に示すような共振ドライブ回
路12が接続されるＭＯＳ−ＦＥＴ２は、ゲート入力抵抗
を小さくするためにメタルゲート構造（ゲートに金属体
が並列に接続されゲート抵抗体７の抵抗値を小さくする
ための構造）を有しているので、ゲート抵抗体７の抵抗
値が非常に小さく、このため、前記ゲート電圧信号は不
要振動が減衰せず、図５の（ｃ）に示すようなゲート電
圧Ｖ_G としてＭＯＳ−ＦＥＴ２のゲートに印加してしま
う。

【０００５】上記のようにゲート電圧Ｖ_G が不要振動し
ているために、ＭＯＳ−ＦＥＴ２のドライブ動作が誤動
作してしまうという問題や、ＭＯＳ−ＦＥＴの適正なド
ライブ電圧範囲（例えば０Ｖ〜10Ｖ）を越えたオーバー
シュートあるいはアンダーシュートのゲート電圧がゲー
トに印加してＭＯＳ−ＦＥＴ２のドライブ損失が増加す
るという問題や、ゲートに過大な電圧（例えば20Ｖ以
上）が印加されてゲートが絶縁破壊（静電破壊）を起こ
す虞れがある等の問題が生じる。

【０００６】本発明は上記課題を解決するためになされ
たものであり、その目的は、ゲート電圧の不要振動を抑
制してＭＯＳゲートスイッチ素子を適正なドライブ電圧
範囲のゲート電圧でドライブ動作させドライブ損失を低
減し、また、ドライブ動作の誤動作やゲートの絶縁破壊
の発生を防止できる共振ドライブ用ＭＯＳゲートスイッ
チデバイスを提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明は次のような構成をもって前記課題を解決す
る手段としている。すなわち、本発明は、ＭＯＳゲート
スイッチ素子のゲートとソース間にソース側をアノード
として接続された第１のダイオードと、前記ＭＯＳゲー
トスイッチ素子のゲート側をアノードとして接続された
第２のダイオードと、前記第１のダイオードのアノード
と第２のダイオードのカソード間に接続されたコンデン
サとによって振動抑制回路が形成され、この振動抑制回
路は前記ＭＯＳゲートスイッチ素子と一体的にモールド
パッケージされて形成されている構成をもって前記課題
を解決する手段としている。

【０００８】上記構成の本発明において、ＭＯＳゲート
スイッチ素子は振動抑制回路を介して共振ドライブ回路
に接続される。例えば、ＭＯＳゲートスイッチ素子の適
正なドライブ電圧範囲がＶ_L 〜Ｖ_H であるとき、共振ド
ライブ回路からの印加電圧（電圧信号）によってゲート
電圧が前記Ｖ_H に達すると第２のダイオードがクランプ
してゲート電圧をＶ_H に安定させ、また、ゲート電圧が
前記Ｖ_L まで下がると第１のダイオードがクランプして
ゲート電圧をＶ_L に安定させる。共振ドライブ回路から
の電圧信号に寄生インダクタンスに起因した不要な振動
が生じていたとしても、上記のように、振動抑制回路に
よって前記不要振動は抑制（除去）される。また、前記
不要振動による過大な電圧が振動抑制回路に入力する
と、コンデンサにチャージされて降圧すると共に、上記
の如く、第２のダイオードがクランプして過大な電圧を
抑制する。

【０００９】本発明では、振動抑制回路とＭＯＳゲート
スイッチ素子は一体的にモールドパッケージされて形成
されるので、振動抑制回路からＭＯＳゲートスイッチ素
子までの導通経路を非常に短くでき、振動抑制回路とＭ
ＯＳゲートスイッチ素子との間に寄生インダクタンスが
生じない。したがって、振動抑制回路を通った電圧信号
に不要な振動が発生することはなく、不要振動のないゲ
ート電圧がＭＯＳゲートスイッチ素子に供給される。こ
のことから、ＭＯＳゲートスイッチ素子を適正なドライ
ブ電圧範囲のゲート電圧で動作させることができてドラ
イブ損失が低減し、また、ドライブ動作の誤動作がなく
なる。さらに、過大な電圧がゲートに印加するのが防止
され、ゲートの絶縁保護が図られる。

【００１０】

【発明の実施の形態】以下に、本発明に係る実施の形態
例を図面に基づき説明する。なお、本実施の形態例の説
明において、従来例と同一名称部分には同一符号を付
し、その重複説明は省略する。

【００１１】本実施の形態例において特徴的なことは、
図１に示すような振動抑制回路10が設けられ、かつ、振
動抑制回路10とＭＯＳゲートスイッチ素子（ＭＯＳ−Ｆ
ＥＴ２）とが一体的にモールドパッケージされてＭＯＳ
ゲートスイッチデバイス６を構成したことであり、ＭＯ
Ｓ−ＦＥＴ２のゲート側は振動抑制回路10を介して共振
ドライブ回路12に接続される。振動抑制回路10は、第１
のダイオード３と、第２のダイオード４と、コンデンサ
５とを有して構成されており、図１に示すように、第１
のダイオード３はＭＯＳ−ＦＥＴ２のゲート・ソース間
にアノードをソース側にして接続され、また、第２のダ
イオード４のアノードはＭＯＳ−ＦＥＴ２のゲート側に
接続され、前記第１のダイオード３のアノードと第２の
ダイオードのカソード間にコンデンサ５が接続されてい
る。上記振動抑制回路10とＭＯＳ−ＦＥＴ２とは半導体
技術を用いて共通の基板に形成されてモールドパッケー
ジされる。

【００１２】本実施の形態例では、共振ドライブ回路12
からの印加電圧（電圧信号）によりゲート電圧Ｖ_G が図
２の（ｃ）に示すＶ_H （例えば10Ｖ）に達すると第２の
ダイオード４がクランプしてゲート電圧Ｖ_G をＶ_H に安
定させ、また、ゲート電圧Ｖ_G が図２の（ｃ）に示すＶ
_L （例えば０Ｖ）まで下がると第１のダイオード３がク
ランプしてゲート電圧Ｖ_G をＶ_L に安定させるように第
１のダイオード３と第２のダイオード４の回路条件が設
定されている。

【００１３】振動抑制回路10とＭＯＳ−ＦＥＴ２とが一
体的にモールドパッケージされたＭＯＳゲートスイッチ
デバイス６は、通常、リード線14を介して共振ドライブ
回路12に接続される。リード線14は例えば１cm以上と長
く、従来例で述べたようにリード線14には寄生インダク
タンス８が生じ、この寄生インダクタンス８によって共
振ドライブ回路12からの出力電圧（ゲート電圧信号）に
不要振動が発生する。この不要振動しているゲート電圧
信号が前記振動抑制回路10に入力すると、前記の如く、
振動抑制回路10はゲート電圧Ｖ_G の上限をＶ_H に下限を
Ｖ_L にクランプして上記不要振動を抑制（除去）する。
図２には本発明者が実験等により求めた図１の回路にお
ける各部の電圧や電流の波形が示されており、同図の
（ｃ）に示すように、振動抑制回路10によって不要振動
が抑制され、整った矩形波形のゲート電圧Ｖ_G がＭＯＳ
−ＦＥＴ２に供給される。また、前記寄生インダクタン
ス８によって過大な電圧（例えば20Ｖ以上）が発生して
も、振動抑制回路10のコンデンサ５にチャージされて降
圧すると共に、前記の如く、第２のダイオード４がクラ
ンプしてゲート電圧Ｖ_G をＶ_H に安定させ、ＭＯＳ−Ｆ
ＥＴ２の絶縁破壊が防止される。

【００１４】ところで、振動抑制回路10をＭＯＳ−ＦＥ
Ｔ２と一体的にモールドパッケージせずにＭＯＳゲート
スイッチデバイス６に外付けすることが考えられるが、
この場合には、振動抑制回路10とＭＯＳ−ＦＥＴ２とが
リード線を介して接続され、このリード線の長さを寄生
インダクタンスを発生させない長さまで短くできないた
めに、振動抑制回路10とＭＯＳ−ＦＥＴ２との間に寄生
インダクタンスが生じてしまう。このため、振動抑制回
路10を設け共振ドライブ回路12と振動抑制回路10間で発
生したゲート電圧信号の不要振動を抑制しても、振動抑
制回路10とＭＯＳ−ＦＥＴ２の間で再びゲート電圧信号
に不要振動が発生してしまう。図３には、振動抑制回路
10をＭＯＳゲートスイッチデバイス６に外付けした場合
における回路の各部の動作波形が実験等により求め示さ
れており、同図の（ｃ）に示すように、不要振動してい
るゲート電圧Ｖ_G がＭＯＳ−ＦＥＴ２に供給されてしま
う。

【００１５】これに対し、本実施の形態例では、前記の
如く、振動抑制回路10とＭＯＳ−ＦＥＴ２は一体的にモ
ールドパッケージされ形成されるので、振動抑制回路10
からＭＯＳ−ＦＥＴ２までの導通経路を非常に短く形成
でき、振動抑制回路10とＭＯＳ−ＦＥＴ２の間に寄生イ
ンダクタンスが生じず、上記問題は回避される。

【００１６】本実施の形態例によれば、振動抑制回路10
とＭＯＳ−ＦＥＴ２を一体的にモールドパッケージして
形成したので、非常に取り扱い易く、また、振動抑制回
路10とＭＯＳ−ＦＥＴ２の間の導通経路が非常に短いた
めに寄生インダクタンスが生じないことから、振動抑制
回路10によって不要振動が抑制（除去）された電圧信号
をその良好な状態のままゲート電圧Ｖ_G としてＭＯＳ−
ＦＥＴ２のゲートに供給することができる。このよう
に、ゲート電圧Ｖ_G の不要振動を抑制することができる
ことから、ＭＯＳ−ＦＥＴ２を適正なドライブ電圧範囲
のゲート電圧でドライブ動作させることが可能となり、
ドライブ損失を低減させることができる。また、ゲート
電圧Ｖ_G の不要振動によるドライブ動作の誤動作を回避
することができ、ＭＯＳ−ＦＥＴ２のドライブ動作の信
頼性が向上する。さらに、不要振動による過大な電圧が
ＭＯＳ−ＦＥＴ２のゲートに印加するのが防止され、ゲ
ートの絶縁保護を図ることができる。

【００１７】なお、本発明は上記実施の形態例に限定さ
れるものではなく、様々な実施の形態を採り得る。例え
ば、上記実施の形態例は、ＭＯＳゲートスイッチ素子と
してＭＯＳ−ＦＥＴ２を例にして説明したが、本発明は
ＭＯＳゲート構造を有するＩＧＢＴ（Insulated Gate B
ipolar Transistor ）等の他のＭＯＳゲートスイッチ素
子にも適用されるものであり、上記実施の形態例同様の
効果を奏することができる。また、本発明の共振ドライ
ブ用ＭＯＳゲートスイッチデバイスのＭＯＳゲートスイ
ッチ素子は、図１や図４に示す共振ドライブ回路12に限
定してドライブ制御が行われるものではなく、他の回路
構成の共振ドライブ回路によってドライブ制御を行って
もよい。

【００１８】

【発明の効果】本発明によれば、振動抑制回路を設けた
ので、該振動抑制回路よりも共振ドライブ回路側で生じ
たゲート電圧信号の不要振動を振動抑制回路によって抑
制することができる。かつ、振動抑制回路とＭＯＳゲー
トスイッチ素子とを一体的にモールドパッケージして形
成したので、振動抑制回路とＭＯＳゲートスイッチ素子
間の導通経路を極めて短く形成できる結果、振動抑制回
路とＭＯＳゲートスイッチ素子との間に寄生インダクタ
ンスが生じないことから、振動抑制回路を通ったゲート
電圧信号に再び不要な振動が発生してしまうのが防止さ
れる。したがって、不要な振動が抑制されたゲート電圧
を確実にＭＯＳゲートスイッチ素子のゲートに印加する
ことができる。

【００１９】このように、ゲート電圧の不要振動が完璧
に抑制されるので、ＭＯＳゲートスイッチ素子を適正な
ドライブ電圧範囲のゲート電圧で動作させることが可能
となり、ドライブ損失が低減する。また、ＭＯＳゲート
スイッチ素子のドライブ動作における誤動作が防止さ
れ、ＭＯＳゲートスイッチ素子のドライブ動作の信頼性
が向上する。さらに、不要振動に起因した過大な電圧が
ＭＯＳゲートスイッチ素子のゲートに印加することがな
くなり、ゲートの絶縁破壊を回避することができる。さ
らにまた、上記の如く、振動抑制回路とＭＯＳゲートス
イッチ素子を一体的にモールドパッケージして形成した
ので、振動抑制回路をＭＯＳゲートスイッチ素子と一体
的にモールドパッケージしない場合に比べて、非常に取
り扱い易くすることができる。

【図面の簡単な説明】

【図１】本実施の形態例を示す回路図である。

【図２】ＭＯＳゲートスイッチ素子と振動抑制回路を一
体的にモールドパッケージして形成した場合の動作波形
を示す波形図である。

【図３】ＭＯＳゲートスイッチ素子と振動抑制回路とを
一体的に形成しなかった場合の動作波形を示す波形図で
ある。

【図４】従来例を示す説明図である。

【図５】振動抑制回路を設けない場合の動作波形を示す
波形図である。

【符号の説明】

２ ＭＯＳ−ＦＥＴ ３ 第１のダイオード ４ 第２のダイオード ５ コンデンサ ６ ＭＯＳゲートスイッチデバイス 10 振動抑制回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＭＯＳゲートスイッチ素子のゲートとソ
   ース間にソース側をアノードとして接続された第１のダ
   イオードと、前記ＭＯＳゲートスイッチ素子のゲート側
   をアノードとして接続された第２のダイオードと、前記
   第１のダイオードのアノードと第２のダイオードのカソ
   ード間に接続されたコンデンサとによって振動抑制回路
   が形成され、この振動抑制回路は前記ＭＯＳゲートスイ
   ッチ素子と一体的にモールドパッケージされて形成され
   ていることを特徴とする共振ドライブ用ＭＯＳゲートス
   イッチデバイス。