JPH0982967A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0982967A JPH0982967A JP23253795A JP23253795A JPH0982967A JP H0982967 A JPH0982967 A JP H0982967A JP 23253795 A JP23253795 A JP 23253795A JP 23253795 A JP23253795 A JP 23253795A JP H0982967 A JPH0982967 A JP H0982967A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- forming
- semiconductor
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 透明絶縁性基板の耐熱温度による、IV族半導
体膜成膜時のプロセス温度の上限制限を解消する。 【解決手段】 金属ホイール等の耐熱基板上に、ａ−Ｓ
ｉ膜や多結晶Ｓｉ膜等のIV族半導体膜や絶縁膜等の複数
の膜を形成し、この後、積層膜の上にガラス基板や樹脂
製透明基板等の透明絶縁性基板を貼り付け、上記積層膜
から耐熱基板を除去し、その除去面に各種加工を施して
半導体装置を製造する。即ち、本発明では、耐熱基板上
にて、IV族半導体膜や絶縁膜の形成で要求される比較的
高温による熱処理を完了させる。これにより透明絶縁性
基板の耐熱温度によるプロセス温度の上限制限が解消さ
れ、成膜方法の選択の自由度が拡大する。特に多結晶Ｓ
ｉ膜を成膜する場合において、従来レーザーアニール法
を採用しなければならなかった工程が単純な熱ＣＶＤ法
で済むようになる。
体膜成膜時のプロセス温度の上限制限を解消する。 【解決手段】 金属ホイール等の耐熱基板上に、ａ−Ｓ
ｉ膜や多結晶Ｓｉ膜等のIV族半導体膜や絶縁膜等の複数
の膜を形成し、この後、積層膜の上にガラス基板や樹脂
製透明基板等の透明絶縁性基板を貼り付け、上記積層膜
から耐熱基板を除去し、その除去面に各種加工を施して
半導体装置を製造する。即ち、本発明では、耐熱基板上
にて、IV族半導体膜や絶縁膜の形成で要求される比較的
高温による熱処理を完了させる。これにより透明絶縁性
基板の耐熱温度によるプロセス温度の上限制限が解消さ
れ、成膜方法の選択の自由度が拡大する。特に多結晶Ｓ
ｉ膜を成膜する場合において、従来レーザーアニール法
を採用しなければならなかった工程が単純な熱ＣＶＤ法
で済むようになる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば液晶表示装
置における画素部スイッチング素子や駆動回路部素子等
の、透明な絶縁性基板を用いてなる半導体装置の製造方
法に関する。
置における画素部スイッチング素子や駆動回路部素子等
の、透明な絶縁性基板を用いてなる半導体装置の製造方
法に関する。
【０００２】
【従来の技術】通常、液晶表示装置の画素部や駆動回路
部に組み込まれる半導体装置の基板にはガラスが用いら
れる。このため半導体装置は、製造上のプロセス温度の
上限ががガラスの耐熱温度により制限され、低温プロセ
スで製造することが要求される。また近年、液晶表示装
置の大画面化（ガラス基板の大面積化）により、低温プ
ロセスの要求はいっそう高まる傾向を呈している。
部に組み込まれる半導体装置の基板にはガラスが用いら
れる。このため半導体装置は、製造上のプロセス温度の
上限ががガラスの耐熱温度により制限され、低温プロセ
スで製造することが要求される。また近年、液晶表示装
置の大画面化（ガラス基板の大面積化）により、低温プ
ロセスの要求はいっそう高まる傾向を呈している。
【０００３】しかしながら、このようなプロセス温度の
制約は、液晶表示装置に搭載されるトランジスタの移動
度、信頼性の向上を阻む要素となるばかりか、ガラス基
板上に多結晶Ｓｉ膜を形成するにあたり、単純な熱ＣＶ
Ｄ法に代えてレーザアニール法を用いねばならないな
ど、プロセスの複雑化を招く。
制約は、液晶表示装置に搭載されるトランジスタの移動
度、信頼性の向上を阻む要素となるばかりか、ガラス基
板上に多結晶Ｓｉ膜を形成するにあたり、単純な熱ＣＶ
Ｄ法に代えてレーザアニール法を用いねばならないな
ど、プロセスの複雑化を招く。
【０００４】また、液晶表示装置の大型化に伴う重量的
な要求から、半導体装置の基板としてガラスよりもさら
に軽量な樹脂製基板を用いることが望まれている。しか
し、樹脂製基板はガラスよりも耐熱性が劣るため、プロ
セス温度はガラス基板以上に厳しく制限され、いっそう
複雑な製造プロセスが要求される。
な要求から、半導体装置の基板としてガラスよりもさら
に軽量な樹脂製基板を用いることが望まれている。しか
し、樹脂製基板はガラスよりも耐熱性が劣るため、プロ
セス温度はガラス基板以上に厳しく制限され、いっそう
複雑な製造プロセスが要求される。
【０００５】
【発明が解決しようとする課題】このように、半導体装
置の透明絶縁性基板としてガラス基板や樹脂製透明基板
を用いると、そのガラス基板や樹脂製透明基板の耐熱温
度によりプロセス温度が制限され、この結果、半導体装
置の高性能化、プロセスの複雑化を招くと言う問題があ
った。
置の透明絶縁性基板としてガラス基板や樹脂製透明基板
を用いると、そのガラス基板や樹脂製透明基板の耐熱温
度によりプロセス温度が制限され、この結果、半導体装
置の高性能化、プロセスの複雑化を招くと言う問題があ
った。
【０００６】本発明はこのような課題を解決するための
もので、半導体装置の絶縁性透明基板としてガラス基板
や樹脂製透明基板等の耐熱性に劣るものを用いても、IV
族半導体膜の成膜に際してプロセス温度の上限制限を受
けずに高性能な半導体装置を得ることのできる半導体装
置の製造方法の提供を目的としている。
もので、半導体装置の絶縁性透明基板としてガラス基板
や樹脂製透明基板等の耐熱性に劣るものを用いても、IV
族半導体膜の成膜に際してプロセス温度の上限制限を受
けずに高性能な半導体装置を得ることのできる半導体装
置の製造方法の提供を目的としている。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するために、耐熱基板上に、IV族半導体膜を含む複数の
膜を形成し、この後、積層膜の上に透明絶縁性基板を貼
り付けると共に積層膜から耐熱基板を除去し、その基板
除去面に機能素子を形成するための各種加工を施して半
導体装置を製造するというものである。
するために、耐熱基板上に、IV族半導体膜を含む複数の
膜を形成し、この後、積層膜の上に透明絶縁性基板を貼
り付けると共に積層膜から耐熱基板を除去し、その基板
除去面に機能素子を形成するための各種加工を施して半
導体装置を製造するというものである。
【０００８】即ち、本発明においては、耐熱基板上に
て、IV族半導体膜や絶縁膜の形成で要求される比較的高
温による熱処理を完了させるので、透明絶縁性基板の耐
熱温度による、IV族半導体膜を含む各種成膜時のプロセ
ス温度の上限制限が解消される。よって、成膜方法の選
択の自由度が拡大し、特にIV族半導体膜として多結晶Ｓ
ｉ膜を成膜する場合において、従来はレーザーアニール
法を採用しなければならなかった工程が単純な熱ＣＶＤ
法で済むようになる。
て、IV族半導体膜や絶縁膜の形成で要求される比較的高
温による熱処理を完了させるので、透明絶縁性基板の耐
熱温度による、IV族半導体膜を含む各種成膜時のプロセ
ス温度の上限制限が解消される。よって、成膜方法の選
択の自由度が拡大し、特にIV族半導体膜として多結晶Ｓ
ｉ膜を成膜する場合において、従来はレーザーアニール
法を採用しなければならなかった工程が単純な熱ＣＶＤ
法で済むようになる。
【０００９】また、透明絶縁性基板の耐熱温度による成
膜時のプロセス温度の上限制限が解消されたことで、半
導体装置の基板としてガラス基板よりもさらに耐熱温度
の低い樹脂製透明基板を用いることが可能になる。
膜時のプロセス温度の上限制限が解消されたことで、半
導体装置の基板としてガラス基板よりもさらに耐熱温度
の低い樹脂製透明基板を用いることが可能になる。
【００１０】また、Ａｌからなる耐熱基板を用いた場
合、該Ａｌ基板を部分的に除去（薄膜化して）すること
によって、残存するＡｌを配線層として利用することが
できる。 さらに、IV族半導体膜例えば多結晶Ｓｉ膜の
成膜前に、Ａｌ2 Ｏ3 、ＭｇＯ、ＣａＦ2 の中から選ば
れる少なくとも１つの材料からなる半導体下地膜を成膜
することで、多結晶Ｓｉ膜を比較的低温で得ることが可
能になる。
合、該Ａｌ基板を部分的に除去（薄膜化して）すること
によって、残存するＡｌを配線層として利用することが
できる。 さらに、IV族半導体膜例えば多結晶Ｓｉ膜の
成膜前に、Ａｌ2 Ｏ3 、ＭｇＯ、ＣａＦ2 の中から選ば
れる少なくとも１つの材料からなる半導体下地膜を成膜
することで、多結晶Ｓｉ膜を比較的低温で得ることが可
能になる。
【００１１】IV族半導体は、Ｓｉ、Ｇｅ、Ｃ等の半導
体、或いはＳｉＧｅ、ＳｉＣ等の化合物半導体等であっ
てもよい。
体、或いはＳｉＧｅ、ＳｉＣ等の化合物半導体等であっ
てもよい。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００１３】図１は本発明にかかる半導体装置の製造方
法の一部を説明するための工程順模式図である。
法の一部を説明するための工程順模式図である。
【００１４】同図において、１はロール状に巻き付けら
れた金属ホイールである。ロール部より引き出された金
属ホイール１は、該金属ホイール１の一主面に例えばＳ
ｉＯ2 、ａ（アモルファス）−Ｓｉ、Ａｌ等の各種成膜
を行う複数の蒸着工程、及びこれら蒸着工程によって形
成された積層膜上に例えばガラス基板、有機透明基板等
の絶縁性透明基板２を圧着する工程を経て、図示しない
後段の例えば金属ホイール除去工程及びトランジスタ形
成工程に移される。ここで採られる蒸着法は化学蒸着
（ＣＶＤ）、物理蒸着（ＰＶＤ）など、目的とその成膜
材質に応じて選択される。なお、図１では絶縁性透明基
板２として有機透明基板ホイールを用いた場合を示して
いる。
れた金属ホイールである。ロール部より引き出された金
属ホイール１は、該金属ホイール１の一主面に例えばＳ
ｉＯ2 、ａ（アモルファス）−Ｓｉ、Ａｌ等の各種成膜
を行う複数の蒸着工程、及びこれら蒸着工程によって形
成された積層膜上に例えばガラス基板、有機透明基板等
の絶縁性透明基板２を圧着する工程を経て、図示しない
後段の例えば金属ホイール除去工程及びトランジスタ形
成工程に移される。ここで採られる蒸着法は化学蒸着
（ＣＶＤ）、物理蒸着（ＰＶＤ）など、目的とその成膜
材質に応じて選択される。なお、図１では絶縁性透明基
板２として有機透明基板ホイールを用いた場合を示して
いる。
【００１５】次に図２及び図３を参照して、本発明に係
る第１の実施形態であるＭＯＳトランジスタの製造方法
について説明する。
る第１の実施形態であるＭＯＳトランジスタの製造方法
について説明する。
【００１６】本例では、金属ホイールとして厚さ25μｍ
のＡｌホイール１１を用いた。まず、図２（ａ）に示す
ように、Ａｌホイール１１上に、厚さ 100ｎｍのＳｉＯ
2 絶縁膜１２、厚さ 200ｎｍのＳｉＮ絶縁膜１３、厚さ
100ｎｍのＳｉＯ2 絶縁膜１４、厚さ50ｎｍのａ−Ｓｉ
膜１５、厚さ 200ｎｍのＳｉＯ2 絶縁膜１６、そして厚
さ 200ｎｍのＡｌ膜１７を順次蒸着した。蒸着法とし
て、Ａｌについてはスパッタ法を、それ以外はブラズマ
ＣＶＤ法を採用した。また、各蒸着工程におけるＡｌホ
イール１１の加熱は、該Ａｌホイール１１の裏面に対向
配置したヒータ（加熱ランプ）を用いてすべて 250℃で
行った。この 250℃の温度は、従来よりガラス基板上に
トランジスタを形成する際の温度とほぼ同じである。続
いて、Ａｌ膜１７の上にエポキシ系樹脂からなる接着剤
１８を用いて厚さ O.8ｍｍのアクリル基板１９を貼り付
けた。
のＡｌホイール１１を用いた。まず、図２（ａ）に示す
ように、Ａｌホイール１１上に、厚さ 100ｎｍのＳｉＯ
2 絶縁膜１２、厚さ 200ｎｍのＳｉＮ絶縁膜１３、厚さ
100ｎｍのＳｉＯ2 絶縁膜１４、厚さ50ｎｍのａ−Ｓｉ
膜１５、厚さ 200ｎｍのＳｉＯ2 絶縁膜１６、そして厚
さ 200ｎｍのＡｌ膜１７を順次蒸着した。蒸着法とし
て、Ａｌについてはスパッタ法を、それ以外はブラズマ
ＣＶＤ法を採用した。また、各蒸着工程におけるＡｌホ
イール１１の加熱は、該Ａｌホイール１１の裏面に対向
配置したヒータ（加熱ランプ）を用いてすべて 250℃で
行った。この 250℃の温度は、従来よりガラス基板上に
トランジスタを形成する際の温度とほぼ同じである。続
いて、Ａｌ膜１７の上にエポキシ系樹脂からなる接着剤
１８を用いて厚さ O.8ｍｍのアクリル基板１９を貼り付
けた。
【００１７】その後、酢酸を主成分とする溶液を用いて
Ａｌホイール１１を全面エッチング除去し、そのＡｌ除
去面に、再びＡｌを厚さ 800ｎｍでスパッタ蒸着して、
ＭＯＳトランジスタのゲート電極となるべきＡｌ膜２０
を形成した（図２（ｂ））。この際、Ａｌホイール１１
をそのまま薄膜化し、これを配線層として利用するよう
にしてもよい。
Ａｌホイール１１を全面エッチング除去し、そのＡｌ除
去面に、再びＡｌを厚さ 800ｎｍでスパッタ蒸着して、
ＭＯＳトランジスタのゲート電極となるべきＡｌ膜２０
を形成した（図２（ｂ））。この際、Ａｌホイール１１
をそのまま薄膜化し、これを配線層として利用するよう
にしてもよい。
【００１８】なお、図２（ｂ〜ｄ）及び図３において、
ＳｉＯ2 絶縁膜１２、ＳｉＮ絶縁膜１３及びＳｉＯ2 絶
縁膜１４は表記上一つの層として符号１２＋１３＋１４
で示し、また接着層１８及びアクリル基板１９も表記上
一つの層として符号１８＋１９で示している。
ＳｉＯ2 絶縁膜１２、ＳｉＮ絶縁膜１３及びＳｉＯ2 絶
縁膜１４は表記上一つの層として符号１２＋１３＋１４
で示し、また接着層１８及びアクリル基板１９も表記上
一つの層として符号１８＋１９で示している。
【００１９】次いで、図２（ｃ）に示すように、ＭＯＳ
トランジスタのソース、ドレイン、ゲートの各領域を残
すように、写真食刻法によって上からＡｌ膜２０、三層
絶縁膜１２＋１３＋１４、ａ−Ｓｉ膜１５、ＳｉＯ2 絶
縁膜１６、Ａｌ膜１７を順次エッチング加工した。この
後、図２（ｄ）に示すように、ゲート領域にレジストを
残してゲート領域以外のＡｌ膜２０を除去し、残ったＡ
ｌ膜２０、１７の表面に化学的酸化によりアルミナ２１
を形成した。
トランジスタのソース、ドレイン、ゲートの各領域を残
すように、写真食刻法によって上からＡｌ膜２０、三層
絶縁膜１２＋１３＋１４、ａ−Ｓｉ膜１５、ＳｉＯ2 絶
縁膜１６、Ａｌ膜１７を順次エッチング加工した。この
後、図２（ｄ）に示すように、ゲート領域にレジストを
残してゲート領域以外のＡｌ膜２０を除去し、残ったＡ
ｌ膜２０、１７の表面に化学的酸化によりアルミナ２１
を形成した。
【００２０】その後、残ったＡｌ膜２０をマスクとして
用いて三層絶縁膜１２＋１３＋１４をａ−Ｓｉ膜１５が
露出するようにＲＩＥ法でエッチングし（ＳｉＯ2 及び
ＳｉＮのエッチング条件ではＡｌ及びアルミナはほとん
どエッチングされない。）、エッチング後、全面に厚さ
200ｎｍのｎ型ａ−Ｓｉ膜２２を 120℃のプラズマ蒸着
法により形成した（図２（ｅ））。
用いて三層絶縁膜１２＋１３＋１４をａ−Ｓｉ膜１５が
露出するようにＲＩＥ法でエッチングし（ＳｉＯ2 及び
ＳｉＮのエッチング条件ではＡｌ及びアルミナはほとん
どエッチングされない。）、エッチング後、全面に厚さ
200ｎｍのｎ型ａ−Ｓｉ膜２２を 120℃のプラズマ蒸着
法により形成した（図２（ｅ））。
【００２１】次に、再び写真食刻法により、ソース・ド
レイン領域にｎ型ａ−Ｓｉ膜２２が残るようにｎ型ａ−
Ｓｉ膜２２をエッチングし、続いてスピンコート法でポ
リイミド系樹脂２３及びスピンコートＳｉＯ2 （ＳＯ
Ｇ）膜２４を順次厚さ 800ｎｍで全面塗布形成し、さら
にレジストを塗布した。該レジストを写真加工した後、
フッ酸溶液でＳＯＧ膜２４をエッチングする。このエッ
チングにおいてＲＩＥ法を用いても構わない。次にポリ
イミド樹脂２３をエッチング加工した。そしてＳＦ6 を
含むガスでゲート領域に露出したアルミナ２１を除去し
た後、ＳＯＧ膜２４上のレジストを除去した（図２
（ｆ））。この状態で、ＭＯＳトランジスタのゲート電
極となるＡｌ膜２０とｎ型ａ−Ｓｉ膜２２が、ポリイミ
ド樹脂２３及びＳＯＧ膜２４の開口部２５より露出して
いる。
レイン領域にｎ型ａ−Ｓｉ膜２２が残るようにｎ型ａ−
Ｓｉ膜２２をエッチングし、続いてスピンコート法でポ
リイミド系樹脂２３及びスピンコートＳｉＯ2 （ＳＯ
Ｇ）膜２４を順次厚さ 800ｎｍで全面塗布形成し、さら
にレジストを塗布した。該レジストを写真加工した後、
フッ酸溶液でＳＯＧ膜２４をエッチングする。このエッ
チングにおいてＲＩＥ法を用いても構わない。次にポリ
イミド樹脂２３をエッチング加工した。そしてＳＦ6 を
含むガスでゲート領域に露出したアルミナ２１を除去し
た後、ＳＯＧ膜２４上のレジストを除去した（図２
（ｆ））。この状態で、ＭＯＳトランジスタのゲート電
極となるＡｌ膜２０とｎ型ａ−Ｓｉ膜２２が、ポリイミ
ド樹脂２３及びＳＯＧ膜２４の開口部２５より露出して
いる。
【００２２】続いて、ＳＯＧ膜２４をフッ酸溶液で全て
除去した後、厚さ50ｎｍのＴｉＮ膜２６をスパッタ蒸着
し、最後に厚さ 800ｎｍのＡｌ膜２７を写真食刻法によ
り形成した（図２（ｇ））。以上により、絶縁性透明基
板としてアクリル基板１９を用いたＭＯＳトランジスタ
を完成させた。
除去した後、厚さ50ｎｍのＴｉＮ膜２６をスパッタ蒸着
し、最後に厚さ 800ｎｍのＡｌ膜２７を写真食刻法によ
り形成した（図２（ｇ））。以上により、絶縁性透明基
板としてアクリル基板１９を用いたＭＯＳトランジスタ
を完成させた。
【００２３】この半導体装置において、素子特性に影響
するａ−Ｓｉ膜１５とゲート絶緑膜１４との界面は、ガ
ラス基板上に形成される場合と同じ温度条件の下で作ら
れているので、ガラス基板上に形成されたトランジスタ
と同じ素子特性及び信頼性が確保されたものとなる。ま
た、この完成したガラス基板を液晶表示装置のアレイ基
板として採用することで、コスト低減、１ｍ角以上の大
面積液晶表示装置等を提供することができる。
するａ−Ｓｉ膜１５とゲート絶緑膜１４との界面は、ガ
ラス基板上に形成される場合と同じ温度条件の下で作ら
れているので、ガラス基板上に形成されたトランジスタ
と同じ素子特性及び信頼性が確保されたものとなる。ま
た、この完成したガラス基板を液晶表示装置のアレイ基
板として採用することで、コスト低減、１ｍ角以上の大
面積液晶表示装置等を提供することができる。
【００２４】次に、本発明に係る第２の実施形態である
ＭＯＳトランジスタの製造方法について図４及び図５を
用いて説明する。
ＭＯＳトランジスタの製造方法について図４及び図５を
用いて説明する。
【００２５】本例では、金属ホイールとして、両面に厚
さ50μｍのクロムメッキ２０が施された鉄ホイール３１
を用いた。この鉄ホイール３１の一面に厚さ 100ｎｍの
ＳｉＯ2 絶縁膜３２をＣＶＤ法で成膜し、その上に厚さ
250ｎｍのＣａＦ2 膜３３をΡＶＤ法で蒸着した。続い
て、厚さ 100ｎｍの多結晶Ｓｉ膜３４をＣＶＤ法で蒸着
した。この場合の温度は 450℃であり、ＣａＦ2 膜３３
を多結晶Ｓｉ膜３４の下地として形成することによっ
て、ＳｉＯ2 絶縁膜３２上に直接同じ性質の多結晶Ｓｉ
膜を得ようとした場合（ 580℃）よりも低い温度で所要
の多結晶Ｓｉ膜を得ることができる。もちろん、ＣａＦ
2 等の蒸着なしにより高温で多結晶Ｓｉを堆積しても本
発明の主旨を逸脱するものではない。また、ＣａＦ2 膜
の代わりにＡｌ2 Ｏ3 膜、ＭｇＯ膜を成膜しても同様の
効果が得られる。次に、多結晶Ｓｉ膜３４上に、厚さ 2
00ｎｍのＳｉＯ2 絶縁膜３５を蒸着し、さらにその上に
厚さ800ｎｍのＡｌ膜３６を蒸着した（図４（ａ））。
さ50μｍのクロムメッキ２０が施された鉄ホイール３１
を用いた。この鉄ホイール３１の一面に厚さ 100ｎｍの
ＳｉＯ2 絶縁膜３２をＣＶＤ法で成膜し、その上に厚さ
250ｎｍのＣａＦ2 膜３３をΡＶＤ法で蒸着した。続い
て、厚さ 100ｎｍの多結晶Ｓｉ膜３４をＣＶＤ法で蒸着
した。この場合の温度は 450℃であり、ＣａＦ2 膜３３
を多結晶Ｓｉ膜３４の下地として形成することによっ
て、ＳｉＯ2 絶縁膜３２上に直接同じ性質の多結晶Ｓｉ
膜を得ようとした場合（ 580℃）よりも低い温度で所要
の多結晶Ｓｉ膜を得ることができる。もちろん、ＣａＦ
2 等の蒸着なしにより高温で多結晶Ｓｉを堆積しても本
発明の主旨を逸脱するものではない。また、ＣａＦ2 膜
の代わりにＡｌ2 Ｏ3 膜、ＭｇＯ膜を成膜しても同様の
効果が得られる。次に、多結晶Ｓｉ膜３４上に、厚さ 2
00ｎｍのＳｉＯ2 絶縁膜３５を蒸着し、さらにその上に
厚さ800ｎｍのＡｌ膜３６を蒸着した（図４（ａ））。
【００２６】次いで、Ａｌ膜３６の上にポリイミド樹脂
からなる接着剤３７を用いてガラス基板３８を貼り付
け、その後、鉄ホイール３１、ＳｉＯ2 絶縁膜３２、Ｃ
ａＦ2膜３３を順に除去して多結晶Ｓｉ膜３４を露出し
た（図４（ｂ））。
からなる接着剤３７を用いてガラス基板３８を貼り付
け、その後、鉄ホイール３１、ＳｉＯ2 絶縁膜３２、Ｃ
ａＦ2膜３３を順に除去して多結晶Ｓｉ膜３４を露出し
た（図４（ｂ））。
【００２７】以後の製造工程において、本例では接着剤
３７としてポリイミド樹脂を用いたことから、プロセス
温度の上限は 280℃以下であることが望ましい。
３７としてポリイミド樹脂を用いたことから、プロセス
温度の上限は 280℃以下であることが望ましい。
【００２８】続いて、多結晶Ｓｉ膜３４を島状にエッチ
ング加工し、プラズマＣＶＤ法でＳｉＯ2 絶縁膜３９を
蒸着した（図４（ｃ））。次いで、スパッタ法にてタン
タルとモリブデンの合金膜４０を蒸着し、ＣＤΕ法にて
合金層４０をパターニングしてＭＯＳトランジスタのゲ
ート電極４０ａを形成した（図５（ｄ））。
ング加工し、プラズマＣＶＤ法でＳｉＯ2 絶縁膜３９を
蒸着した（図４（ｃ））。次いで、スパッタ法にてタン
タルとモリブデンの合金膜４０を蒸着し、ＣＤΕ法にて
合金層４０をパターニングしてＭＯＳトランジスタのゲ
ート電極４０ａを形成した（図５（ｄ））。
【００２９】次にイオン注入法により、多結晶Ｓｉ膜３
４に対して燐イオン４１を１平方センチメートル当たり
５×１０15個の割り合いでドープした。注入イオンの多
結晶Ｓｉの中での活性化は 260℃、 1.5時間の熱処理で
なされた。さらにプラズマＣＶＤ法で、厚さ 1μｍのＳ
ｉＯ2 絶縁膜４２を蒸着し、コンタクトホールを写真食
刻法で開孔した。そしてＴｉＮ膜４３をスパッタ蒸着
し、最後にＡｌ膜４４を写真食刻法により形成した（図
５（ｅ））。以上により、絶縁性透明基板としてガラス
基板３８を用いたＭＯＳトランジスタを完成させた。こ
のガラス基板を用いた液晶表示装置は、第１の実施形態
と同様の効果を及ぼすことは言うまでもない。
４に対して燐イオン４１を１平方センチメートル当たり
５×１０15個の割り合いでドープした。注入イオンの多
結晶Ｓｉの中での活性化は 260℃、 1.5時間の熱処理で
なされた。さらにプラズマＣＶＤ法で、厚さ 1μｍのＳ
ｉＯ2 絶縁膜４２を蒸着し、コンタクトホールを写真食
刻法で開孔した。そしてＴｉＮ膜４３をスパッタ蒸着
し、最後にＡｌ膜４４を写真食刻法により形成した（図
５（ｅ））。以上により、絶縁性透明基板としてガラス
基板３８を用いたＭＯＳトランジスタを完成させた。こ
のガラス基板を用いた液晶表示装置は、第１の実施形態
と同様の効果を及ぼすことは言うまでもない。
【００３０】以上、本発明に係る半導体装置の製造方法
によれば、金属ホイール上にて、多結晶Ｓｉ膜の膜形成
で要求される比較的高温による熱処理を完了させるの
で、ガラス基板の耐熱温度によるプロセス温度の上限制
限が解消される。よって、成膜方法の選択の自由度が拡
大し、多結晶Ｓｉ膜の成膜において従来レーザーアニー
ル法を採用しなければならなかった工程が単純な熱ＣＶ
Ｄ法で済むようになる。
によれば、金属ホイール上にて、多結晶Ｓｉ膜の膜形成
で要求される比較的高温による熱処理を完了させるの
で、ガラス基板の耐熱温度によるプロセス温度の上限制
限が解消される。よって、成膜方法の選択の自由度が拡
大し、多結晶Ｓｉ膜の成膜において従来レーザーアニー
ル法を採用しなければならなかった工程が単純な熱ＣＶ
Ｄ法で済むようになる。
【００３１】
【発明の効果】以上説明したように本発明によれば、耐
熱基板上にて、IV族半導体膜の形成で要求される比較的
高温による熱処理を完了させるので、透明絶縁性基板の
耐熱温度による、IV族半導体膜形成時のプロセス温度の
上限制限が解消される。よって、成膜方法の選択の自由
度が拡大し、特にIV族半導体膜として多結晶Ｓｉ膜を成
膜する場合において、従来はレーザーアニール法を採用
しなければならなかった工程が単純な熱ＣＶＤ法で済む
ようになり、また、絶縁性透明基板としてガラス基板よ
りもさらに耐熱性に劣る樹脂製透明基板を用いることが
可能になる。
熱基板上にて、IV族半導体膜の形成で要求される比較的
高温による熱処理を完了させるので、透明絶縁性基板の
耐熱温度による、IV族半導体膜形成時のプロセス温度の
上限制限が解消される。よって、成膜方法の選択の自由
度が拡大し、特にIV族半導体膜として多結晶Ｓｉ膜を成
膜する場合において、従来はレーザーアニール法を採用
しなければならなかった工程が単純な熱ＣＶＤ法で済む
ようになり、また、絶縁性透明基板としてガラス基板よ
りもさらに耐熱性に劣る樹脂製透明基板を用いることが
可能になる。
【図１】本発明に係る半導体装置の製造方法の一部を説
明するための工程順模式図
明するための工程順模式図
【図２】本発明に係るＭＯＳトランジスタの製造方法を
説明するための図
説明するための図
【図３】図２に続いてＭＯＳトランジスタの製造方法を
説明するための図
説明するための図
【図４】本発明に係る他のＭＯＳトランジスタの製造方
法を説明するための図
法を説明するための図
【図５】図４に続いてＭＯＳトランジスタの製造方法を
説明するための図
説明するための図
１１……Ａｌホイール １２、１４、１６……ＳｉＯ2 絶縁膜 １３……ＳｉＮ絶縁膜 １５……ａ−Ｓｉ膜 １７……Ａｌ膜 １９……アクリル基板 ３１……鉄ホイール ３２、３５……ＳｉＯ2 絶縁膜 ３３……ＣａＦ2 膜 ３４……多結晶Ｓｉ膜 ３６……Ａｌ膜 ３８……ガラス基板
Claims (4)
- 【請求項１】 耐熱基板上に少なくともIV族半導体膜を
含む複数の膜を成膜する成膜工程と、 前記成膜工程で得た前記IV族半導体膜を含む積層膜の上
に透明絶縁性基板を接着する工程と、 前記積層膜から前記耐熱基板を除去する工程と、を有す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 耐熱基板上に少なくともIV族半導体膜を
含む複数の膜を成膜する成膜工程であって、前記IV族半
導体膜の成膜前にＡｌ2 Ｏ3 、ＭｇＯ、ＣａＦ2 の中か
ら選ばれる少なくとも１つの材料からなる半導体下地膜
を成膜する工程を含む成膜工程と、 前記成膜工程で得た前記IV族半導体膜を含む積層膜の上
に透明絶縁性基板を貼り付ける工程と、 前記積層膜から前記耐熱基板及び前記半導体下地膜を各
々除去する工程と、を有することを特徴とする半導体装
置の製造方法。 - 【請求項３】 請求項２記載の半導体装置の製造方法に
おいて、 前記IV族半導体膜が多結晶Ｓｉ膜であることを特徴とす
る半導体装置の製造方法。 - 【請求項４】 請求項１乃至３記載のいずれかの半導体
装置の製造方法において、 前記透明絶縁性基板が樹脂製透明基板であることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23253795A JPH0982967A (ja) | 1995-09-11 | 1995-09-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23253795A JPH0982967A (ja) | 1995-09-11 | 1995-09-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982967A true JPH0982967A (ja) | 1997-03-28 |
Family
ID=16940889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23253795A Pending JPH0982967A (ja) | 1995-09-11 | 1995-09-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982967A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000089249A (ja) * | 1998-09-09 | 2000-03-31 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
| JP2000111943A (ja) * | 1998-09-30 | 2000-04-21 | Sony Corp | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 |
| WO2003049194A1 (fr) * | 2001-12-06 | 2003-06-12 | Sharp Kabushiki Kaisha | Ligne fonctionnelle et reseau de transistor utilisant celle-ci |
| CN101995493A (zh) * | 2009-08-18 | 2011-03-30 | 综合测试电子系统有限公司 | 用于夹持电子部件并在调准夹具的电子部件接收容积的下方延伸的弹性单元 |
-
1995
- 1995-09-11 JP JP23253795A patent/JPH0982967A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000089249A (ja) * | 1998-09-09 | 2000-03-31 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
| JP2000111943A (ja) * | 1998-09-30 | 2000-04-21 | Sony Corp | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 |
| WO2003049194A1 (fr) * | 2001-12-06 | 2003-06-12 | Sharp Kabushiki Kaisha | Ligne fonctionnelle et reseau de transistor utilisant celle-ci |
| US7339192B2 (en) | 2001-12-06 | 2008-03-04 | Sharp Kabushiki Kaisha | Function line and transistor array using the same |
| CN101995493A (zh) * | 2009-08-18 | 2011-03-30 | 综合测试电子系统有限公司 | 用于夹持电子部件并在调准夹具的电子部件接收容积的下方延伸的弹性单元 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4788157A (en) | Method of fabricating a thin film transistor | |
| JPH1041521A (ja) | 薄膜トランジスタの製造方法及びその方法によって製造される薄膜トランジスタの構造 | |
| TW415109B (en) | Structure and fabrication of thin-film transistor (TFT) array | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| CN100552976C (zh) | 半导体器件及其制造方法 | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH11102907A (ja) | 半導体装置の製造方法および絶縁膜形成装置 | |
| JPH0982967A (ja) | 半導体装置の製造方法 | |
| JP3371121B2 (ja) | 半導体製造方法 | |
| JPH08330593A (ja) | 薄膜トランジスタの製造方法 | |
| CN107768241B (zh) | 一种薄膜晶体管及其制作方法、显示面板 | |
| TW200917485A (en) | Method for manufacturing pixel structure | |
| JPH0332231B2 (ja) | ||
| KR100809750B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPS62172761A (ja) | 非晶質シリコン薄膜トランジスタおよびその製造方法 | |
| KR100761082B1 (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| US7629209B2 (en) | Methods for fabricating polysilicon film and thin film transistors | |
| JPH02189935A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0680684B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN100524656C (zh) | 薄膜晶体管的制造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001242489A (ja) | 薄膜トランジスタ液晶表示装置とその製造方法 | |
| JP2002094075A (ja) | 薄膜半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040420 |