JPH096418A - 設定表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 プログラマブルコントローラとデータ設定表
示器との改良を目的とする。 【構成】 設定表示のための画面制御用の第１のマイク
ロプロセッサ２とプログラマブルコントローラ用の第２
のマイクロプロセッサ１２と、各マイクロプロセッサ
２，１２が共有するデバイスメモリ１５とを一体化した
装置２２に対して、多数の入力ユニット２５又は出力ユ
ニット２６がバス接続され、装置２２内のアドレスデー
タメモリ２３により所定の入出力に対応した入出力ユニ
ットのアドレスが指定されている。 【効果】 プログラマブルコントローラと設定表示器と
の間のデータ交信時間を短縮すると共に、入出力個別連
番の高速バス通信による入出力ユニットを外付けして、
入出力点数の自由度を高め、局番設定を行なわなくても
自由に入出力の配列が行なえる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、多数の入力信号のＯ
Ｎ／ＯＦＦ状態に応じてプログラマブルな電子的手段に
よって多数の出力信号のＯＮ／ＯＦＦ制御を行うプログ
ラマブルコントローラにおいて、このプログラマブルコ
ントローラが扱う入出力ＯＮ／ＯＦＦ情報等のデバイス
メモリの内容を表示したり設定・変更を行ったりするた
めに用いられるデータの設定表示装置の改良に関するも
のである。

【０００２】

【従来の技術】図５は一般に広く実用されているプログ
ラマブルコントローラ（以下、ＰＬＣと称する）と、デ
ータ設定表示装置（以下、ＤＡＵと称する）の全体構成
を示すブロック図である。図において、１は一つの箱体
内に収納されたデータ設定表示装置（ＤＡＵ）、２はシ
ステムメモリ３内のプログラムで定められた手順で動作
する第１のマイクロプロセッサ、４は図示しないプログ
ラムツールによって画面表示の内容が書き込まれた画面
プログラムメモリ、５は画面内で表示すべき数値データ
や入出力ＯＮ／ＯＦＦ情報を格納したバッファメモリ、
６はキー入力インターフェース７を介して上記第１のマ
イクロプロセッサ２に接続された複数の操作キー、８は
画面コントローラ９を介して上記第１のマイクロプロセ
ッサ２から表示データが送られる表示器、１０は外部と
の通信用インターフェースである。そして、上記各メモ
リ、インターフェース、画面コントローラは第１のマイ
クロプロセッサ２に対してバス接続され、全体としてデ
ータ設定表示器１を構成する。

【０００３】１１は一つの箱体内に収納されたプログラ
マブルコントローラ（ＰＬＣ）、１２はシステムメモリ
１３内のプログラムで定められた手順で動作する第２の
マイクロプロセッサ、１４は図示しないプログラムツー
ルによってシーケンス制御の内容が書き込まれたシーケ
ンスプログラムメモリ、１５はＰＬＣ１１の入出力のＯ
Ｎ／ＯＦＦ情報が格納されると共にタイマ、カウンタ、
データレジスタ等を構成するデバイスメモリ、１６は入
力インターフェース１７を介して上記第２のマイクロプ
ロセッサ１２に接続された多数の入力信号スイッチ、１
８は出力インターフェース１９を介して上記第２のマイ
クロプロセッサ１２に接続された多数の出力負荷、２０
はケーブル２１を介して上記ＤＡＵ１の通信インターフ
ェース１０にシリアル接続された通信インターフェース
である。そして、上記各種メモリやインターフェースは
第２のマイクロプロセッサ１２に対してバス接続され、
全体としてプログラマブルコントローラ（ＰＬＣ）１１
を構成する。

【０００４】以上のように構成されたものにおいて、多
数の入力信号スイッチ１６のＯＮ／ＯＦＦ情報は、入力
インターフェース１７、第２のマイクロプロセッサ１２
を介してデバイスメモリ１５に格納される。多数の出力
負荷１８は、シーケンスプログラムメモリ１４の内容と
デバイスメモリ１５の内容によって制御され、出力イン
ターフェース１９を介してＯＮ／ＯＦＦ制御される。な
お、デバイスメモリ１５はタイマ、カウンタ、データレ
ジスタとしての役割を持ち、例えばある入力のＯＮ／Ｏ
ＦＦ回数を計数した数値を記憶したり、他の入力がＯＮ
してからの時間を測定するために内部のクロックパルス
を計数するタイマの現在値を記憶したりする目的で使用
される。

【０００５】一方、ＤＡＵ１の操作キー６によって読み
出し要求された画面内で必要とされる各種データは、デ
バイスメモリ１５の中の一部のデータであり、通信イン
ターフェース２０及び１０を介してバッファメモリ５と
の間で交信される。その交信形式は、一般に広く実用さ
れているＲＳ４２２あるいはＲＳ２３２Ｃ等のシリアル
通信方式となっている。このようにして、デバイスメモ
リ１５の内容の一部は、操作キー６の操作によって選択
的に表示器８に表示されてモニタが行われると共に、操
作キー６の操作によってデータ内容を設定変更してデバ
イスメモリ１５へ返送される。なお、ＰＬＣ１１は一般
に入出力点数の規模に応じて異なるサイズの箱体のもの
が準備されるが、ＤＡＵ１は最大の入出力点数に対応で
きるように統一化されており、各種入出力点数のＰＬＣ
１１に対して共用的に使用される。また、ＤＡＵ１はオ
ペレータが操作しやすいように制御盤のパネル面に取り
付けられるのに対し、ＰＬＣ１１は制御盤の内部に取り
付けられている。

【０００６】

【発明が解決しようとする課題】以上のように構成され
た従来のＤＡＵ１では、デバイスメモリ１５内の多数の
データを表示器８に表示する際に通信インターフェース
２０及び１０を介してシリアル通信方式で交信されるの
で、通信の応答性が問題になる。これは、タイマ、カウ
ンタ、データレジスタ等が一般に１６ビット又は３２ビ
ットのワードデバイスであり、多数のタイマ、カウン
タ、データレジスタのデータをシリアル通信することに
原因がある。この問題を解決するために、ＤＡＵ１とＰ
ＬＣ１１を一体化することが考えられるが、この場合入
出力点数の規模に対応する手段が問題となると共に、大
型の箱体は制御盤のパネル面に取り付け難いという問題
もある。

【０００７】この発明は上記問題点を解決するために、
ＰＬＣの構成要素のうち、小型軽量のマイクロプロセッ
サやメモリ部分のみをＤＡＵの箱体に収納し、入出力部
分を外部に設置しようとするものであるが、この場合、
入出力信号は例えば合計で最大２５６点としたら、わず
か３２バイトの情報ではあるが、設定表示等のマンマシ
ンインターフェースに比べてシーケンス制御を行う上で
リアルタイムに近い即応性が求められるという、より大
きな問題が発生する。更に、外部に設けられた多数の入
力ユニットや出力ユニットに対する局番設定等の複雑な
取り扱いが生じることも問題である。

【０００８】この発明は上記のような問題点を解消する
ためになされたもので、プログラマブルコントローラと
データ設定表示器の通信の応答性を向上すると共に、重
量等の問題から発生する入出力点数の制限に対しては入
出力ユニットを外部に設けることで解消し、更に、入出
力ユニットの局番設定が不必要な入出力自動連番割当手
段を提供するものである。

【０００９】

【課題を解決するための手段】請求項１の発明に係る設
定表示装置は、操作キーの操作内容に応じて表示器に所
定の画面表示を行う第１のマイクロプロセッサと、多数
の入力のＯＮ／ＯＦＦ状態に応じてプログラマブルな電
子的手段により多数の出力のＯＮ／ＯＦＦ制御を行うプ
ログラマブルコントローラ用の第２のマイクロプロセッ
サと、第１及び第２のマイクロプロセッサが共有し各種
デバイスのＯＮ／ＯＦＦ状態や数値データを格納したデ
バイスメモリと、第２のマイクロプロセッサが多数の入
力信号及び出力信号との交信を行うバスインターフェー
スとを一体的に結合し、この結合体とは離した位置に上
記バスインターフェースを介して複数の入力ユニット又
は出力ユニットを接続し、入出力ユニットの入出力信号
を第２のマイクロプロセッサの入出力とすると共に、第
２のマイクロプロセッサは各入出力ユニットの順番と各
入出力の配列を検出記憶するアドレスデータメモリによ
り、プログラマブルコントローラ用のシーケンスプログ
ラムで使用された一連の入力番号又は一連の出力番号に
対応して、入力ユニット又は出力ユニットに対して所定
のアドレスを送信し、入力ユニット又は出力ユニットは
アドレス減算回路により受信アドレスから一定値（例え
ば１）を減じた送信アドレスを発生して、これを次段の
入出力ユニットの受信アドレスとし、受信アドレスが所
定値（例えば０）となった入力ユニット又は出力ユニッ
トが第２のマイクロプロセッサとの間でＯＮ／ＯＦＦ情
報の交信を行なうものである。

【００１０】請求項２の発明は、設定表示装置に限定さ
れた点数の入出力インターフェースを設け、プログラマ
ブルコントローラの一部の入力又は出力が直接的に接続
できるようにする。

【００１１】

【作用】この発明における設定表示装置は、データ設定
表示装置用の第１のマイクロプロセッサとプログラマブ
ルコントローラ用の第２のマイクロプロセッサとがデバ
イスメモリを共有することで、プログラマブルコントロ
ーラとデータ設定表示装置間の通信の応答性を向上する
ことができる。そして、入出力ユニットに対してはバイ
トシリアルの通信を行なうことにより通信速度を高め、
実用上問題とならないレベルの応答性を確保すると共
に、シーケンスプログラム上で用いられる入出力番号に
対応した自動アドレス設定手段をプログラマブルコント
ローラに持たせることにより、入出力ユニットに対する
局番設定を不要とする。その結果、入出力ユニットは順
不同に順次配列でき、入力と出力は互いに独立した一連
の番号を用いることができる。

【００１２】

【実施例】

実施例１． ［実施例１の構成］図１はこの発明の実施例１に係るプ
ログラマブルコントローラ付データ設定表示装置の構成
を示すブロック図である。図において、２２は制御盤の
パネル面に取り付けられる一つの箱体内に収納されたプ
ログラマブルコントローラ付データ設定表示装置（以
下、設定表示装置と称する）であり、この設定表示装置
２２は、システムメモリ３ａ内のプログラムで定められ
た手順で動作する第１のマイクロプロセッサ２と、図示
しないプログラムツールによって画面表示の内容が書き
込まれた画面プログラムメモリ４と、キー入力インター
フェース７を介して上記第１のマイクロプロセッサ２に
接続された複数の操作キー６と、画面コントローラ９を
介して上記第１のマイクロプロセッサ２から表示データ
が送られる表示器８と、システムメモリ１３ａ内のプロ
グラムで定められた手順で動作する第２のマイクロプロ
セッサ１２と、図示しないプログラムツールによってシ
ーケンス制御の内容が書き込まれたシーケンスプログラ
ムメモリ１４と、ＰＬＣ機能の入出力のＯＮ／ＯＦＦ情
報やタイマ・カウンタ・データレジスタなどの現在値デ
ータ等が格納され上記第１のマイクロプロセッサ２と上
記第２のマイクロプロセッサ１２が共有するデバイスメ
モリ１５と、入力ユニット２５（後述）及び出力ユニッ
ト２６（後述）のアドレス情報が格納されるアドレスデ
ータメモリ２３と、上記第２のマイクロプロセッサ１２
と入力ユニット２５又は出力ユニット２６との間でバス
通信する際の中継用のバスインターフェース２４を備え
ている。

【００１３】また、上記設定表示装置２２と入力ユニッ
ト２５又は出力ユニット２６とはケーブル２７により接
続されている。更に、第１のマイクロプロセッサ２と、
システムメモリ３ａ，画面プログラムメモリ４，キーイ
ンターフェース７，画面コントローラ９とはバス結合さ
れており、第２のマイクロプロセッサ１２と、システム
メモリ１３ａ，シーケンスプログラムメモリ１４，アド
レスデータメモリ２３，バスインターフェース２４もバ
ス結合されている。そして、第１のマイクロプロセッサ
２と第２のマイクロプロセッサ１２は、双方向からアク
セス可能なデバイスメモリ１５を共有している。

【００１４】図１において、２５は例えば８点の入力信
号スイッチ１６が接続された複数の入力ユニット、２６
は例えば８点の出力負荷１８が接続された複数の出力ユ
ニットであり、設定表示装置２２とはそれぞれ別々の箱
体内に収納し、制御盤内に配置されてケーブル２７で直
列的にバス接続されている。

【００１５】図２は上記入力ユニット２５と出力ユニッ
ト２６の詳細な構成を示す図であり、上記バスインター
フェース２４を介しケーブル２７で送受信される例えば
１５個のバスデータ２８は、下記の８個の入出力データ
３２と、１個のステータス信号３３と、１個のステータ
ス信号要求３４と、５個のアドレスデータ３５により構
成される。入出力ユニットのバスインターフェース３０
は、設定表示装置２２のバスインターフェース２４を介
して、又は自ユニットの前段に接続された入出力ユニッ
ト２５又は２６を経由して、送受信される１５個のバス
データ２８を中継し、両者間をバス結合する。また、入
出力ユニットのバスインターフェース３１は、自ユニッ
トの次段に接続された入出力ユニット２５又は２６と送
受信される１５個のバスデータ２８を中継する。

【００１６】入出力データ３２は、上記バスデータ２８
のうちの例えば８個分のデータであり、入出力のＯＮ／
ＯＦＦ信号を双方向に送受信する。ステータス信号３３
は、上記バスデータ２８のうちの１個分のデータであ
り、入出力ステータス情報を、入力ユニット２５であれ
ば下記の入力ステータスゲート４３から、また出力ユニ
ット２６であれば下記出力ステータスゲート４７から貰
い受け、バスインターフェース３０を介し設定表示装置
２２へ送信される。ステータス信号要求３４は、上記ス
テータス信号３３を貰い受けるために、入力ステータス
ゲート４３又は出力ステータスゲート４７と、入力ゲー
ト４０又は出力ゲート４４を開くためのものである。

【００１７】アドレスデータ３５は、設定表示装置２２
と交信する入出力ユニット２５又は２６を指定するため
のデータであり、設定表示装置２２に接続する最大入出
力点数を例えば２５６点とし、１ユニット８点に１アド
レス割り付けた場合の最大アドレス３２をＢＩＮ値で表
現するに必要な５個のデータを持っている。アドレス減
算回路３６は、設定表示装置２２からバスインターフェ
ース２４及び３０を介して送信される上記アドレスデー
タ３５の現在値から１を減算して、次段に接続された入
出力ユニット２５又は２６に送信するものである。自己
アドレス検出回路３７は、設定表示装置２２からバスイ
ンターフェース２４及び３０を介して送信されるアドレ
スデータ３５を比較し、アドレスデータがＢＩＮ値で所
定値（例えば０）であれば自ユニットの指定になり、自
ユニットが入力ユニット２５のとき下記入力ゲート４０
を開け、自ユニットが出力ユニット２６のとき下記出力
ゲート４４を開ける指令をするものである。ゲート信号
３８は自己アドレス検出回路３７でアドレスデータが所
定値（例えば０）のとき入出力ゲート４０又は４４と、
ステータスゲート４３又は４７を開ける指令信号であ
り、ゲート信号３９は上記ステータス信号要求３４の反
転論理信号である。

【００１８】入力ゲート４０は、ゲート信号３８とゲー
ト信号３９の指令により、８点の入力信号スイッチ１６
を下記入力回路インターフェース４１を介して取り込
み、入出力データ３２のバスデータでバスインターフェ
ース３０から設定表示装置２２のバスインターフェース
２４へ送信するときのゲートの役割を果す。入力回路イ
ンターフェース４１は、８点の入力信号スイッチ１６の
ＯＮ／ＯＦＦ信号を光絶縁して取り込み、入力ゲート４
０を介し入出力データ３２で送信するための入力信号４
２を取り込む。ステータスゲート４３は、自己アドレス
検出回路３７からのゲート信号３８とステータス信号要
求３４が送られたとき、入力ユニットとしてのステータ
ス情報を送るためのゲートの役割を果す。

【００１９】出力ゲート４４は、ゲート信号３８とゲー
ト信号３９の指令により、設定表示装置２２からバスイ
ンターフェース２４，３０を介し送信される入出力デー
タ３２によって、下記出力ラッチメモリと出力インター
フェース４５を介し、８点の出力負荷１８を駆動する役
割を果す。出力ラッチメモリ・出力インターフェース４
５は、８点の出力負荷１８を駆動するための有接点のリ
レーや無接点のトランジスタ、トライアック出力を内蔵
している。ステータスゲート４７は、自己アドレス検出
回路３７からのゲート信号３８とステータス信号要求３
４が送られた時、出力ユニットとしてのステータス情報
を送るためのゲートの役割を果す。

【００２０】［実施例１の動作］以上のとおり構成され
たものにおいて、まず図１に示す構成の動作について説
明する。多数の入力信号スイッチ１６のＯＮ／ＯＦＦ情
報は、入力ユニット２５、バスインターフェース２４及
び第２のマイクロプロセッサ１２を介して後述のバイト
シリアル通信でデバイスメモリ１５に格納される。一
方、多数の出力負荷１８は、シーケンスプログラムメモ
リ１４の内容とデバイスメモリ１５の内容に基づいて第
２のマイクロプロセッサ１２により制御され、バスイン
ターフェース２４、ケーブル２７及び出力ユニット２６
を介してＯＮ／ＯＦＦ動作する。なお、このデバイスメ
モリ１５は、タイマ，カウンタ，データレジスタとして
の役割をもち、例えばある入力のＯＮ／ＯＦＦ回数を計
数した値を記憶したり、他の入力がＯＮしてからの時間
を測定するために内部のクロックパルスを計数するタイ
マの現在値を記憶したりする目的で使用される。操作キ
ー６は、キーインターフェース７を介してシステムメモ
リ３ａのプログラムに基づき、第１のマイクロプロセッ
サ２によって画面プログラムメモリ４の画面データを画
面コントローラ９を介して表示器８に表示する。このと
き、画面データと同じく操作キー６の操作によって表示
器８にモニタされるデータは、第２のマイクロプロセッ
サ１２と共用するデバイスメモリ１５に格納されたデー
タであり、第１のマイクロプロセッサ２とバス結合され
たデバイスメモリ１５より画面コントローラ９を介して
表示器８にモニタされる。また、操作キー６の操作によ
ってデータ変更された内容は、上記と同じくキーインタ
ーフェース７を介して第１のマイクロプロセッサ２より
デバイスメモリ１５へ格納される。このようにデバイス
メモリ１５を共有し、これを介して第１のマイクロプロ
セッサ２と第２のマイクロプロセッサ１２とを結合する
ことで第１のマイクロプロセッサ２と第２のマイクロプ
ロセッサ１２との間のデータ交換が直接行え、両者間の
応答性が格段に向上される。

【００２１】次に、入出力ユニットの構成を示す図２に
ついて説明する。バスインターフェース３０から入力さ
れたアドレスデータ３５は、アドレス減算回路３６によ
って論理的に１を減算して、直ちに後段のバスインター
フェース３１へ送られる。従って、多数の入力ユニット
２５又は出力ユニット２６は、設定表示装置２２から遠
ざかるにつれて一つずつ減算されたアドレスデータを受
取ることになる。一方、自己アドレス検出回路３７は受
信したアドレスデータ３５を全入出力ユニットに共通の
所定値（例えば０）と比較し、これが一致した入出力ユ
ニットのみがゲート信号３８を発生する。このとき、ス
テータス信号要求３４が論理１の時は、ステータスゲー
ト４３又は４７が開き、入力ユニット２５であれば論理
０、出力ユニット２６であれば論理１をステータス信号
３３として設定表示装置２２へ送信する。また、ステー
タス信号要求３４が論理０の時は、入力ゲート４０又は
出力ゲート４４が動作し、入出力データ３２に対して８
点の入力又は出力の信号の受け渡しが行なわれる。この
ためには設定表示装置２２は、各入出力ユニットの入出
力区分を知っておく必要があるが、その処理手順を図３
に基づいて説明する。

【００２２】図３において、まずステップ５０におい
て、設定表示装置２２、入力ユニット２５及び出力ユニ
ット２６に電源を投入する。ステップ５１では、電源投
入直後にアドレスデータ３５を０として送信すると共に
ステータス信号要求３４を論理１として送信する。ステ
ップ５２では、送信アドレスに対応した入出力ユニット
から送られたステータス信号３３を読み取り記憶する。
ステップ５３では、全アドレスの送信が完了したかどう
かを判定する。ステップ５４では、全アドレスの送信未
完了の時に送信アドレスに１を加算する。ステップ５５
では、全アドレスの送信完了時に入出力構成マップを作
成する。ステップ５６では、入出力構成マップを基にし
て入出力番号の割付けテーブルを作成する。ステップ５
７は、上記一連の動作終了を示す。

【００２３】次に、図３の具体的動作について説明す
る。まず、アドレスデータ３５として０が送信される
と、設定表示装置２２に最も近い入力ユニット２５又は
出力ユニット２６（図１の例では入力ユニット２５）が
対象となり、ステータス信号要求３４（論理１）に応じ
てステータス信号３３は論理０（入力ユニットの場合）
又は論理１（出力ユニットの場合）を発生し、第２のマ
イクロプロセッサ１２はこれを読み取り現対象ユニット
が入力ユニットか出力ユニットかをアドレスデータメモ
リ２３に記憶する。同様にして順次、送信アドレスに１
を加えて次段に配列されたユニットの入力又は出力の区
分を読み取り記憶する。このように、第２のマイクロプ
ロセッサ１２は入出力ユニットの多寡にかかわらず最大
システムに対応したアドレスまで順次送信することがで
きる。その結果として作成された入出力番号テーブル５
６の一例を図４に示す。

【００２４】図４において、設定表示装置２２から近い
接続順にアドレスは００、０１、０２、０３、０４とな
っており、ステータス信号３３による入出力区分によっ
て入力又は出力が確定する。一方、入力に対しては例え
ば符号Ｘを伴う８進番号、出力に対しては例えば符号Ｙ
を伴う８進番号を付ける場合、アドレス００は入力Ｘ０
〜Ｘ７、アドレス０３はこれに続く入力Ｘ１０〜Ｘ１７
となる。このようにして各ユニットには、入力又は出力
別の連番割付けが行われる。ところで、設定表示装置２
２内のシーケンスプログラムメモリ１４では、入力、出
力に対してはそれぞれＸ００〜、Ｙ００〜等の番号で扱
われており、例えばＸ１０〜Ｘ１７の入力信号が必要な
ときはアドレス０３を送信して４番目のユニットの入出
力データ３２を受信すれば良い。なお、図４の入力ユニ
ット２５、出力ユニット２６には入出力番号（Ｘ００〜
Ｘ０７，Ｙ００〜Ｙ０７等）を示す番号ラベル６１を添
付し、ユーザーが識別できるようにしている。

【００２５】実施例２．上記実施例では、すべての入出
力ユニットを設定表示装置２２とは別体の箱体に収めた
ものを示したが、設定表示装置２２と同一の箱体に最低
限度必要な入出力インターフェースを設けて、プログラ
マブルコントローラの一部の入力又は出力が直接的に接
続できるようにしても良い。

【００２６】実施例３．上記実施例では、入出力ユニッ
ト２５又は２６はそれぞれ８点のユニットとしたが、１
６点や３２点などの点数にしても良い。また上記実施例
では入出力ユニットをそれぞれ別体の構成としたが、入
力と出力を一体化したユニットを使用しても良い。

【００２７】

【発明の効果】以上のように、この発明によればプログ
ラマブルコントローラのマイクロプロセッサとデータ設
定表示装置のマイクロプロセッサとがデバイスメモリを
共有することで、プログラマブルコントローラとデータ
設定表示装置との通信の応答性を向上すると共に、重量
等の問題から発生する入出力点数の制限に対しては入出
力ユニットを外部に設けることで解消し、更に、入出力
ユニットをアドレス減算方式によるバス結合にすること
と、プログラマブルコントローラにアドレスデータメモ
リを設けることで応答性の良い入出力処理が行え、複雑
な組み合わせの入出力局番設定が不必要な入出力自動連
番割当を行える効果がある。

【図面の簡単な説明】

【図１】 この発明の実施例に係る設定表示装置の構成
を示すブロック図である。

【図２】 上記実施例の入出力ユニットの構成を示すブ
ロック図である。

【図３】 上記実施例の入出力ユニットの配列を検出す
るフローチャートである。

【図４】 上記実施例の入出力ユニットの配列を示すテ
ーブル図である。

【図５】 従来のデータ表示器とプログラマブルコント
ローラの構成を示すブロック図である。

【符号の説明】

２ 第１のマイクロプロセッサ、３ａ,１３ａ システ
ムメモリ、４ 画面プログラムメモリ、５ デバイスメ
モリ、６ 操作キー、８ 表示器、１２ 第２のマイク
ロプロセッサ、１４ シーケンスプログラムメモリ、１
６ 入力信号スイッチ、１８ 出力負荷、２３ アドレ
スデータメモリ、２４,３０,３１ バスインターフェー
ス、２５ 入力ユニット、２６ 出力ユニット、３６
アドレス減算回路、３７ 自己アドレス検出回路、４１
入力回路インターフェース、４５ 出力ラッチメモリ
・出力インターフェース、４３,４７ ステータスゲー
ト。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 操作キーの操作内容に応じて表示器に所
   定の画面表示を行う第１のマイクロプロセッサと、多数
   の入力のＯＮ／ＯＦＦ状態に応じてプログラマブルな電
   子的手段により多数の出力のＯＮ／ＯＦＦ制御を行うプ
   ログラマブルコントローラ用の第２のマイクロプロセッ
   サと、上記第１及び第２のマイクロプロセッサが共有し
   各種デバイスのＯＮ／ＯＦＦ状態や数値データを格納し
   たデバイスメモリと、上記第２のマイクロプロセッサが
   上記多数の入力信号及び出力信号との交信を行うバスイ
   ンターフェースとを一体的に結合し、この結合体とは離
   した位置に上記バスインターフェースを介して順次直列
   にバス接続された複数の入力ユニット又は出力ユニット
   を設置し、当該入出力ユニットの入出力信号を上記第２
   のマイクロプロセッサの入出力とすると共に、上記第２
   のマイクロプロセッサは上記各入出力ユニットの順番と
   各入出力の配列を検出記憶するアドレスデータメモリに
   より、上記プログラマブルコントローラ用のシーケンス
   プログラムで使用された一連の入力番号又は一連の出力
   番号に対応して、上記入力ユニット又は出力ユニットに
   対して所定のアドレスを送信し、上記入力ユニット又は
   出力ユニットはアドレス減算回路により受信アドレスか
   ら一定値を減じた送信アドレスを発生して、これを次段
   の入出力ユニットの受信アドレスとし、受信アドレスが
   所定値となった入力ユニット又は出力ユニットが上記第
   ２のマイクロプロセッサとの間でＯＮ／ＯＦＦ情報の交
   信を行なうことを特徴とする設定表示装置。
2. 【請求項２】 上記設定表示装置には限定された点数の
   入出力インターフェースが設けられ、プログラマブルコ
   ントローラの一部の入力又は出力が直接的に接続できる
   ことを特徴とする請求項１記載の設定表示装置。