[go: up one dir, main page]

JPH096450A - Constant current circuit - Google Patents

Constant current circuit

Info

Publication number
JPH096450A
JPH096450A JP14856995A JP14856995A JPH096450A JP H096450 A JPH096450 A JP H096450A JP 14856995 A JP14856995 A JP 14856995A JP 14856995 A JP14856995 A JP 14856995A JP H096450 A JPH096450 A JP H096450A
Authority
JP
Japan
Prior art keywords
transistor
current
constant current
mirror circuit
driven
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14856995A
Other languages
Japanese (ja)
Inventor
Fukiyou Ri
富強 李
Kosuke Akaha
浩介 赤羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP14856995A priority Critical patent/JPH096450A/en
Publication of JPH096450A publication Critical patent/JPH096450A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】 【目的】MOSトランジスタで構成される定電流回路の
定電流出力Ioの電源電圧Vdに対する依存性を減少させ、
さらには負荷1の電源電圧Vが高い場合にも定電流出力
Io用のトランジスタ12の破壊を防止する。 【構成】電流ミラー回路10と,その従動トランジスタ12
に直列に接続された制御トランジスタ20と,それに直列
に接続された抵抗30と,電流ミラー回路10の基準トラン
ジスタ11に直列に接続され抵抗の電圧降下によりゲート
が制御される設定トランジスタ40を用い、制御トランジ
スタ20のゲートを電流ミラー回路10の基準トランジスタ
11と設定トランジスタ40との接続点の電位により制御し
ながら電流ミラー回路10の従動電流Ifを定電流出力Ioと
して取り出す。さらには、電流ミラー回路10の少なくと
も従動トランジスタ12にDMOS構造を用いて負荷1の
電源電圧Vによる破壊を防止する。
(57) [Abstract] [Purpose] To reduce the dependence of the constant current output Io of the constant current circuit composed of MOS transistors on the power supply voltage Vd,
In addition, constant current output even when the power supply voltage V of the load 1 is high
Prevent the destruction of the Io transistor 12. [Structure] Current mirror circuit 10 and its driven transistor 12
, A control transistor 20 connected in series with the resistor 30, a resistor 30 connected in series therewith, and a setting transistor 40 whose gate is controlled by the voltage drop of the resistor connected in series with the reference transistor 11 of the current mirror circuit 10, The gate of the control transistor 20 is the reference transistor of the current mirror circuit 10.
The driven current If of the current mirror circuit 10 is taken out as a constant current output Io while being controlled by the potential at the connection point between 11 and the setting transistor 40. Further, a DMOS structure is used for at least the driven transistor 12 of the current mirror circuit 10 to prevent the load 1 from being destroyed by the power supply voltage V.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は集積回路装置に組み込ま
れて所定の電源電圧を受ける負荷に定電流を供給する場
合に適するいわゆる電流ミラー回路を利用した定電流回
路であって、MOSトランジスタから構成されるものに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant current circuit using a so-called current mirror circuit, which is suitable for supplying a constant current to a load which is incorporated in an integrated circuit device and receives a predetermined power supply voltage. Regarding what is composed.

【0002】[0002]

【従来の技術】上述のMOSトランジスタから構成され
る定電流回路では、電流ミラー回路を利用してその基準
トランジスタ側でその飽和電流である定電流を基準電流
として発生させ、その従動トランジスタ側のこの基準電
流に比例した従動電流を定電流出力として取り出すよう
にすれば、かかる定電流出力を種々な電源電圧を受ける
負荷に対し種々な電流値で容易に供給できる点で有利で
ある。図2はこのような定電流回路の基本的な回路構成
例を示すものである。
2. Description of the Related Art In a constant current circuit composed of the above-mentioned MOS transistors, a constant current, which is the saturation current, is generated as a reference current on the side of the reference transistor using a current mirror circuit, and the current on the side of the driven transistor. If the driven current proportional to the reference current is taken out as the constant current output, it is advantageous in that the constant current output can be easily supplied to the loads receiving various power source voltages at various current values. FIG. 2 shows a basic circuit configuration example of such a constant current circuit.

【0003】図2に示す電流ミラー回路10の基準トラン
ジスタ11は電流設定用の抵抗11aを介し集積回路用の例
えば5Vの電源電圧Vdを受け、そのゲートとドレインが
短絡された状態でゲート・ソース間にゲートの動作しき
い値よりは高い電圧を受けて飽和モードで動作するの
で、基準トランジスタ11には抵抗11aにより設定された
定電流である基準電流Irが流れる。これにゲートが共通
に接続された電流ミラー回路10の従動トランジスタ12に
周知のように上述の基準電流Irに正確に比例した電流If
が流れるので、この従動電流Ifが別の電源電圧Vを受け
る負荷1に対して定電流出力Ioとして供給される。電流
ミラー回路10のいわゆるミラー係数をMとするとこの定
電流出力はIo=If=MIrで表される。
The reference transistor 11 of the current mirror circuit 10 shown in FIG. 2 receives a power supply voltage Vd of, for example, 5V for an integrated circuit through a current setting resistor 11a, and its gate and drain are short-circuited to form a gate / source. In the meantime, since it operates in the saturation mode by receiving a voltage higher than the operation threshold value of the gate, the reference current Ir, which is a constant current set by the resistor 11a, flows through the reference transistor 11. As is well known to the driven transistor 12 of the current mirror circuit 10 whose gate is commonly connected to this, a current If which is exactly proportional to the above-mentioned reference current Ir.
Is driven, the driven current If is supplied as a constant current output Io to the load 1 receiving another power supply voltage V. When the so-called mirror coefficient of the current mirror circuit 10 is M, this constant current output is represented by Io = If = MIr.

【0004】[0004]

【発明が解決しようとする課題】図2のような従来の定
電流回路は負荷1が種々な電源電圧Vを受ける場合でも
それに供給する定電流出力Ioの値を任意にかつ正確に設
定できる利点があるが、なんらかの原因で電源電圧Vdが
変動した際に定電流出力Ioの電流値がその影響をかなり
鋭敏に受けて変化しやすい問題点があるほか、負荷1の
電源電圧Vが電流ミラー回路10の基準トランジスタ11側
の電源電圧Vdよりも高い場合に電源の投入直後や電源電
圧Vにノイズが混入したときにソース・ドレイン間耐圧
が耐え切れなくなって従動トランジスタ12が破壊するこ
とがある。
The conventional constant current circuit as shown in FIG. 2 has an advantage that the value of the constant current output Io supplied to the load 1 can be set arbitrarily and accurately even when the load 1 receives various power supply voltages V. However, when the power supply voltage Vd fluctuates for some reason, there is a problem that the current value of the constant current output Io is very sensitive to the change and tends to change, and the power supply voltage V of the load 1 is a current mirror circuit. When the voltage is higher than the power supply voltage Vd on the side of the reference transistor 11 of 10, the source-drain breakdown voltage cannot be withstood immediately after the power is turned on or when noise is mixed in the power supply voltage V, and the driven transistor 12 may be destroyed.

【0005】定電流出力Ioの電流値が電源電圧Vdの変動
の影響を受けやすいのは電流ミラー回路10の基準電流Ir
が電源電圧Vdと関数関係にあるためである。すなわち、
電流ミラー回路10の基準トランジスタ11はゲートがドレ
インと短絡された飽和状態で動作するので、その飽和電
流である基準電流Irは電源電圧Vdとは次式で示される関
係にある。
The current value of the constant current output Io is easily affected by the fluctuation of the power supply voltage Vd because the reference current Ir of the current mirror circuit 10 is
Is a functional relationship with the power supply voltage Vd. That is,
Since the reference transistor 11 of the current mirror circuit 10 operates in a saturated state in which the gate is short-circuited with the drain, the reference current Ir, which is the saturation current, has a relationship with the power supply voltage Vd represented by the following equation.

【0006】Ir=k(Vd−IrRr−Vt)2 ただし、kは基準トランジスタ11の構造に関連する固有
な定数, Rrは抵抗11aの抵抗値, Vtは基準トランジスタ
11のゲートの動作しきい値である。この式は基準電流Ir
に関する二次式なのでこれを解くと、
Ir = k (Vd-IrRr-Vt) 2 where k is a unique constant related to the structure of the reference transistor 11, Rr is the resistance value of the resistor 11a, and Vt is the reference transistor.
11 is the operating threshold of the gate. This formula is the reference current Ir
Solving this is a quadratic equation for

【0007】[0007]

【数1】 Ir= (2kRrDv+1−D1/2)/2kRr2 (1) となる。ただし, Dv=Vd−Vt, D=4kRrDv+1 であっ
て、いずれも電源電圧Vdの関数である。このように、基
準電流Irが電源電圧Vdに依存するのでそれと前述のIo=
MIrの関係にある定電流出力Ioも電圧依存性をもち、ミ
ラー係数Mを大きく設定した場合はその電流値変化がと
くに大きくなる。
The Equation 1] Ir = (2kRrDv + 1-D 1/2) / 2kRr 2 (1). However, Dv = Vd−Vt and D = 4kRrDv + 1, both of which are functions of the power supply voltage Vd. In this way, since the reference current Ir depends on the power supply voltage Vd, it and Io =
The constant current output Io, which is in the relationship of MIr, also has voltage dependency, and when the mirror coefficient M is set large, the change in the current value becomes particularly large.

【0008】このような問題点を解決するために、本発
明は定電流回路の電源電圧に対する依存性を減少させる
ことに主たる目的をおき、かつ電流ミラー回路の従動ト
ランジスタの破壊を防止することに従たる目的をおくも
のである。
In order to solve such a problem, the present invention has its main purpose to reduce the dependency of the constant current circuit on the power supply voltage, and to prevent the destruction of the driven transistor of the current mirror circuit. It has a subordinate purpose.

【0009】[0009]

【課題を解決するための手段】本発明の定電流回路で
は、基準トランジスタと従動トランジスタを備える電流
ミラー回路と,電流ミラー回路の従動トランジスタに対
し直列に接続された制御トランジスタと,制御トランジ
スタに対し直列に接続された抵抗と,電流ミラー回路の
基準トランジスタに対し直列に接続されて抵抗の電圧降
下によりゲートが制御される設定トランジスタとを用
い、制御トランジスタのゲートを設定トランジスタと電
流ミラー回路の基準トランジスタとの相互接続点の電位
により制御しながら電流ミラー回路の従動電流を定電流
出力として取り出すことにより前述の目的が達成され
る。かかる本発明回路では定電流出力の値が制御トラン
ジスタに直列に接続された抵抗の値に対する設定トラン
ジスタのゲートの動作しきい値の比により設定される
が、この定電流出力である電流ミラー回路の従動電流は
基準電流の所定の倍率に設定することができる。
In the constant current circuit of the present invention, a current mirror circuit including a reference transistor and a driven transistor, a control transistor connected in series with the driven transistor of the current mirror circuit, and a control transistor A resistor connected in series and a setting transistor connected in series to the reference transistor of the current mirror circuit and having its gate controlled by the voltage drop of the resistor are used, and the gate of the control transistor is set to the setting transistor and the reference of the current mirror circuit. The above object is achieved by extracting the driven current of the current mirror circuit as a constant current output while controlling it by the potential at the interconnection point with the transistor. In such a circuit of the present invention, the value of the constant current output is set by the ratio of the operating threshold value of the gate of the setting transistor to the value of the resistor connected in series to the control transistor. The driven current can be set to a predetermined multiple of the reference current.

【0010】なお、本発明では電流ミラー回路の基準ト
ランジスタと従動トランジスタとを異なる電源電圧で動
作させることができ、後者の電源電圧の方が高い場合は
電流ミラー回路の少なくとも従動トランジスタにその破
壊を防止するためにDMOSトランジスタを用いるのが
有利である。また、この電流ミラー回路をnチャネルト
ランジスタで構成して従動トランジスタによるシンク電
流を定電流出力として取り出し,あるいはpチャネルト
ランジスタで構成して従動トランジスタによるソース電
流を定電流出力として取り出すことができる。
In the present invention, the reference transistor and the driven transistor of the current mirror circuit can be operated with different power supply voltages, and when the latter power supply voltage is higher, at least the driven transistor of the current mirror circuit is destroyed. It is advantageous to use DMOS transistors for protection. Further, this current mirror circuit can be constructed by an n-channel transistor to take out a sink current by the driven transistor as a constant current output, or can be constructed by a p-channel transistor to take out a source current by the driven transistor as a constant current output.

【0011】[0011]

【作用】本発明は電流ミラー回路がもっている従動電流
の基準電流への比例性を利用しながら制御トランジスタ
の直列抵抗の抵抗値と設定トランジスタのゲートの動作
しきい値とによってほぼ電圧依存性をもたない定電流出
力を設定するとともに、制御トランジスタと設定トラン
ジスタを含むフィードバック制御系により定電流出力の
電流値をこの設定値どおりに常に一定に制御するように
したものであり、さらには電流ミラー回路の少なくとも
従動トランジスタにDMOS構造のトランジスタを用い
ることにより従動トランジスタが基準トランジスタ側よ
り高い電源電圧で動作させる場合にその破壊を防止する
ようにしたものである。
The present invention makes use of the proportionality of the driven current of the current mirror circuit to the reference current, and makes the voltage dependence almost dependent on the resistance value of the series resistance of the control transistor and the operating threshold value of the gate of the setting transistor. In addition to setting a constant current output that does not have a constant current output, a feedback control system that includes a control transistor and a setting transistor controls the current value of the constant current output to be always constant according to this setting value. By using a transistor having a DMOS structure as at least the driven transistor of the circuit, the driven transistor is prevented from being destroyed when operated at a power supply voltage higher than that of the reference transistor side.

【0012】[0012]

【実施例】図1を参照しながら本発明の実施例を説明す
る。同図(a) は定電流出力として電流ミラー回路の従動
トランジスタによるシンク電流を,同図(b) はそれによ
るソース電流をそれぞれ取り出すようにした本発明の定
電流回路の実施例を示し、いずれも図2との対応部分に
は同じ符号が付けられている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG. The figure (a) shows an embodiment of the constant current circuit of the present invention which extracts the sink current by the driven transistor of the current mirror circuit as the constant current output, and the figure (b) extracts the source current due to it. 2 are assigned the same reference numerals as those corresponding to FIG.

【0013】図1(a) の実施例では定電流回路はnチャ
ネル形のMOSトランジスタで構成されており、その上
部に示された電流ミラー回路10は図2の従来例と同様に
その基準トランジスタ11が電流設定抵抗11aを介して例
えば5Vの低圧の電源電圧Vdを受け、その従動トランジス
タ12は例えば数〜数十Vの異なる電源電圧Vを受ける負
荷1に対して定電流出力Ioとして従動電流Ifをシンク電
流の形で供給するが、本発明の定電流回路では従来と異
なりそれと接地電位点Eの間にその従動トランジスタ12
側に制御トランジスタ20および抵抗30が, 基準トランジ
スタ11側に設定トランジスタ40がそれぞれ図のように直
列に接続される。
In the embodiment shown in FIG. 1A, the constant current circuit is composed of an n-channel type MOS transistor, and the current mirror circuit 10 shown on the upper part of the constant current circuit has its reference transistor as in the conventional example shown in FIG. 11 receives a low-voltage power supply voltage Vd of, for example, 5V via the current setting resistor 11a, and its driven transistor 12 receives a different power supply voltage V of, for example, several to several tens of volts, and a driven current as a constant current output Io to the load 1. Although If is supplied in the form of a sink current, in the constant current circuit of the present invention, the driven transistor 12 is provided between it and the ground potential point E unlike the conventional one.
The control transistor 20 and the resistor 30 are connected in series on the side, and the setting transistor 40 is connected in series on the side of the reference transistor 11 as shown in the figure.

【0014】また、電流ミラー回路10の従動トランジス
タ12側の電源電圧Vが上述のように高いので、この実施
例では従動トランジスタ12に例えば100V程度の耐圧を有
するいわゆるDMOSトランジスタを用いて電源電圧V
の投入直後等における破壊を防止する。なお、電流ミラ
ー回路10の基準電流と従動電流の比例性をできるだけ正
確に保つためには基準トランジスタ11にも従動側と同じ
DMOS構造のトランジスタを用いるのがよく、この比
例定数であるいわゆるミラー係数は本発明でも必要に応
じて適宜に設定することができる。とくに定電流出力Io
の電圧依存性を後述のように減少させるには電流ミラー
回路10の基準トランジスタ11に流す基準電流Irを充分小
さく設定しておくのが望ましい。
Since the power supply voltage V on the driven transistor 12 side of the current mirror circuit 10 is high as described above, in this embodiment, the driven transistor 12 is a so-called DMOS transistor having a withstand voltage of about 100 V, for example.
Prevents damage immediately after charging. In order to keep the proportionality between the reference current and the driven current of the current mirror circuit 10 as accurate as possible, it is preferable to use a transistor having the same DMOS structure as that of the driven side for the reference transistor 11 as well. Also in the present invention, it can be appropriately set as required. Especially constant current output Io
In order to reduce the voltage dependence of the above-mentioned, as will be described later, it is desirable to set the reference current Ir flowing through the reference transistor 11 of the current mirror circuit 10 sufficiently small.

【0015】本発明回路では、従動トランジスタ12に直
列接続された制御トランジスタ20のゲートには図のよう
に基準トランジスタ11と設定トランジスタ40の相互接続
点の電位を賦与するとともに、設定トランジスタ40のゲ
ートを制御トランジスタ20に直列接続された抵抗30の従
動電流Ifによる電圧降下により制御するようにする。設
定トランジスタ40はチャネル幅Wとチャネル長Lとの比
W/Lが大きい構造とするのがよく、それに流す基準電
流Irを上述のように小さく設定するのがよい。これによ
り設定トランジスタ40のゲートに掛かる電位である抵抗
30の電圧降下はその動作しきい値Vtとほとんど等しくな
り、従って抵抗30の抵抗値をRとするとVt=RIfであ
り、従動電流Ifは定電流出力Ioであるから次式が成立す
る。
In the circuit of the present invention, the gate of the control transistor 20 connected in series to the driven transistor 12 is given the potential at the interconnection point of the reference transistor 11 and the setting transistor 40 as shown in the figure, and the gate of the setting transistor 40 is applied. Is controlled by the voltage drop due to the driven current If of the resistor 30 connected in series to the control transistor 20. The setting transistor 40 preferably has a structure in which the ratio W / L of the channel width W to the channel length L is large, and the reference current Ir flowing through the setting transistor 40 is preferably set small as described above. As a result, the resistance that is the potential applied to the gate of the setting transistor 40
The voltage drop of 30 becomes almost equal to the operation threshold value Vt. Therefore, when the resistance value of the resistor 30 is R, Vt = RIf and the driven current If is the constant current output Io, so the following equation holds.

【0016】[0016]

【数2】 Io=Vt/R (2) このように定電流出力Ioの電流値は抵抗30の抵抗値Rと
設定トランジスタ40のゲートしきい値Vtの比により設定
され、 (2)式を前の (1)式と比較するとわかるように本
発明回路では従来と異なり定電流出力Ioの電流値に対す
る電源電圧Vdの変動の影響を原理的に排除することがで
きる。さらに制御トランジスタ20はこのようにして設定
された定電流出力Ioを一定に保持する役目を果たす。す
なわち、定電流出力Ioが設定値より例えば僅かでも増加
すると、抵抗30による電圧降下が増加するので設定トラ
ンジスタ30のゲートの電位が僅かに増加して基準電流Ir
を増加させるが、これに応じて基準トランジスタ11と設
定トランジスタ40との相互接続点の電位が下がるので、
これをゲートに受ける制御トランジスタ20は定電流出力
Ioを減少させて設定値に保つように動作する。
## EQU2 ## Io = Vt / R (2) Thus, the current value of the constant current output Io is set by the ratio of the resistance value R of the resistor 30 and the gate threshold Vt of the setting transistor 40. As can be seen by comparing with the above equation (1), in the circuit of the present invention, unlike the conventional case, the influence of the fluctuation of the power supply voltage Vd on the current value of the constant current output Io can be eliminated in principle. Further, the control transistor 20 serves to keep the constant current output Io set in this way constant. That is, if the constant current output Io increases even slightly, for example, from the set value, the voltage drop due to the resistor 30 increases, so the potential of the gate of the setting transistor 30 slightly increases and the reference current Ir is increased.
However, since the potential at the interconnection point between the reference transistor 11 and the setting transistor 40 decreases accordingly,
The control transistor 20 receiving this at its gate outputs a constant current
It works by decreasing Io and keeping it at the set value.

【0017】図1(b) に示す実施例では定電流回路がp
チャネル形のMOSトランジスタで構成される。図の下
部に示す電流ミラー回路10の基準トランジスタ13は電流
設定抵抗13aを介して接地され、従動トランジスタ14は
接地側の負荷1に対し定電流出力Ioとして従動電流Ifを
ソース電流の形で与える。従動トランジスタ14は制御ト
ランジスタ21と抵抗30とを介し, 基準トランジスタ13は
設定トランジスタ41を介してそれぞれ低圧の電源電圧Vd
を受ける。抵抗30の電圧降下により設定トランジスタ41
のゲートを制御し、かつ基準トランジスタ13と設定トラ
ンジスタ41との相互接続点の電位を制御トランジスタ21
のゲートに賦与する点は前の図1(a) の実施例と同様で
ある。
In the embodiment shown in FIG. 1B, the constant current circuit is p
It is composed of a channel type MOS transistor. The reference transistor 13 of the current mirror circuit 10 shown in the lower part of the figure is grounded via a current setting resistor 13a, and the driven transistor 14 gives a driven current If to the grounded load 1 as a constant current output Io in the form of a source current. . The driven transistor 14 passes through the control transistor 21 and the resistor 30, and the reference transistor 13 passes through the setting transistor 41.
Receive. Setting transistor 41 due to voltage drop across resistor 30
Of the control transistor 21 and the potential of the interconnection point between the reference transistor 13 and the setting transistor 41.
The point of giving to the gate is the same as that of the previous embodiment of FIG. 1 (a).

【0018】この実施例は定電流出力Ioを電源電圧Vdと
は異なる電源電圧を受ける負荷1に供給する用途には適
しないが、定電流出力Ioの電流値を抵抗30の抵抗値に対
する設定トランジスタ41のゲートしきい値の比で設定
し, かつ制御トランジスタ21により定電流出力Ioの電流
値をこの設定値どおりに一定に制御する点は前実施例と
全く同じである。従って、この図1(b) の実施例でも定
電流出力Ioの設定値が電源電圧Vdの変動の影響をほとん
ど受けることがなく, さらにその電流値がかかる設定値
どおりに常に正確に一定制御される図1(a) の実施例と
同じ効果を挙げることができる。
Although this embodiment is not suitable for supplying the constant current output Io to the load 1 that receives a power supply voltage different from the power supply voltage Vd, the current value of the constant current output Io is a setting transistor for the resistance value of the resistor 30. The point is set by the ratio of the gate threshold value of 41, and the current value of the constant current output Io is controlled to be constant according to this set value by the control transistor 21, which is exactly the same as the previous embodiment. Therefore, even in the embodiment of FIG. 1 (b), the set value of the constant current output Io is hardly affected by the fluctuation of the power supply voltage Vd, and further, the current value is always accurately and exactly controlled according to the set value. The same effect as the embodiment of FIG. 1 (a) can be obtained.

【0019】[0019]

【発明の効果】以上のとおり本発明ではMOSトランジ
スタで構成される定電流回路として、電流ミラー回路
と, その従動トランジスタに直列に接続された制御トラ
ンジスタおよびその直列抵抗と, 電流ミラー回路の基準
トランジスタに直列に接続されて抵抗の電圧降下により
ゲートが制御される設定トランジスタを用い、制御トラ
ンジスタのゲートを設定トランジスタと電流ミラー回路
の従動トランジスタの相互接続点の電位により制御しな
がら電流ミラー回路の従動電流を定電流出力として取り
出すようにしたので、(a) 定電流出力の値を制御トラン
ジスタの直列抵抗の抵抗値に対する設定トランジスタの
ゲートしきい値の比で設定してその電流値が電源電圧の
変動の影響をほとんど受けないようにするとともに、
(b) 制御トランジスタと設定トランジスタを含むフィー
ドバック系により定電流出力の電流値を設定どおり正確
に一定に保持することができる。
As described above, according to the present invention, as a constant current circuit composed of MOS transistors, a current mirror circuit, a control transistor connected in series to its driven transistor and its series resistance, and a reference transistor of the current mirror circuit. A setting transistor connected in series with the control gate whose gate is controlled by the voltage drop of a resistor is used, and the gate of the control transistor is controlled by the potential at the interconnection point between the setting transistor and the driven transistor of the current mirror circuit, while the current mirror circuit is driven. Since the current is output as a constant current output, (a) the value of the constant current output is set by the ratio of the gate threshold value of the setting transistor to the resistance value of the series resistance of the control transistor, and the current value Make sure that it is hardly affected by fluctuations,
(b) With the feedback system including the control transistor and the setting transistor, the current value of the constant current output can be accurately kept constant as set.

【0020】なお、電流ミラー回路の基準トランジスタ
と従動トランジスタとを異なる電源電圧により動作させ
る実施態様は、本発明による定電流回路の適用範囲と用
途を拡大する上で有利であり、かつ電流ミラー回路の少
なくとも従動トランジスタにDMOSトランジスタを用
いる実施態様は負荷が高い電圧を受ける場合に破壊を防
止して定電流回路の動作信頼性を向上する効果を有す
る。
The embodiment in which the reference transistor and the driven transistor of the current mirror circuit are operated by different power supply voltages is advantageous in expanding the application range and application of the constant current circuit according to the present invention, and the current mirror circuit. The embodiment in which the DMOS transistor is used as at least the driven transistor has the effect of preventing breakdown when the load receives a high voltage and improving the operation reliability of the constant current circuit.

【0021】電流ミラー回路の従動トランジスタに流す
従動電流を基準トランジスタに流す基準電流の所定倍率
に設定する実施態様は定電流出力の設定可能範囲を拡大
する上で有利であり、かつ所定値の定電流出力に対して
電流ミラー回路の基準電流を小さめに設定して定電流出
力値を制御トランジスタの直列抵抗の抵抗値に対する設
定トランジスタのゲートしきい値の比で正確に設定でき
る効果がある。
The embodiment in which the driven current flowing in the driven transistor of the current mirror circuit is set to a predetermined multiple of the reference current flowing in the reference transistor is advantageous in expanding the settable range of the constant current output, and the constant value output is fixed. There is an effect that the reference current of the current mirror circuit is set to be smaller than the current output and the constant current output value can be accurately set by the ratio of the gate threshold value of the setting transistor to the resistance value of the series resistance of the control transistor.

【0022】また、電流ミラー回路をnチャネルMOS
トランジスタで構成して従動トランジスタによるシンク
電流を定電流出力として取り出す実施態様は、定電流出
力を電流ミラー回路の基準側の電源電圧とは異なる電源
電圧を受ける負荷に供給する用途に適する。電流ミラー
回路をpチャネルトランジスタで構成して従動トランジ
スタから定電流出力を取り出す実施態様はこの用途には
不向きであるが定電流出力をソース電流として大きく設
定できる効果を有する。
The current mirror circuit is an n-channel MOS.
The embodiment configured by a transistor and extracting the sink current by the driven transistor as a constant current output is suitable for use in supplying the constant current output to a load that receives a power supply voltage different from the power supply voltage on the reference side of the current mirror circuit. The embodiment in which the current mirror circuit is configured by the p-channel transistor and the constant current output is taken out from the driven transistor is not suitable for this application, but has an effect that the constant current output can be set large as the source current.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による定電流回路の実施例を示し、同図
(a) は電流ミラー回路の従動トランジスタによるシンク
電流を定電流出力として取り出す実施例を示す回路図、
同図(b) はその従動トランジスタによるソース電流を定
電流出力として取り出す実施例を示す回路図である。
FIG. 1 shows an embodiment of a constant current circuit according to the present invention.
(a) is a circuit diagram showing an embodiment of extracting a sink current by a driven transistor of a current mirror circuit as a constant current output,
FIG. 3B is a circuit diagram showing an embodiment in which the source current of the driven transistor is taken out as a constant current output.

【図2】従来の定電流回路の代表的な構成を示す回路図
である。
FIG. 2 is a circuit diagram showing a typical configuration of a conventional constant current circuit.

【符号の説明】[Explanation of symbols]

1 負荷 10 電流ミラー回路 11 電流ミラー回路のnチャネル形の基準トランジ
スタ 12 電流ミラー回路のnチャネル形の従動トランジ
スタ 13 電流ミラー回路のpチャネル形の基準トランジ
スタ 14 電流ミラー回路のpチャネル形の従動トランジ
スタ 20 nチャネル形の制御トランジスタ 21 pチャネル形の制御トランジスタ 30 制御トランジスタに直列接続される抵抗 40 nチャネル形の設定トランジスタ 41 pチャネル形の設定トランジスタ If 電流ミラー回路の従動電流 Io 定電流出力 Ir 電流ミラー回路の基準電流 Vd 電流ミラー回路の基準側の電源電圧 V 負荷用の電源電圧
1 load 10 current mirror circuit 11 n-channel reference transistor of current mirror circuit 12 n-channel driven transistor of current mirror circuit 13 p-channel reference transistor of current mirror circuit 14 p-channel driven transistor of current mirror circuit 20 n-channel type control transistor 21 p-channel type control transistor 30 Resistance connected in series with the control transistor 40 n-channel type setting transistor 41 p-channel type setting transistor If Current mirror circuit driven current Io Constant current output Ir current Reference current of mirror circuit Vd Current supply voltage of reference side of mirror circuit V Power supply voltage for load

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】MOSトランジスタから構成される定電流
回路であって、電流ミラー回路と、電流ミラー回路の従
動トランジスタに対し直列に接続された制御トランジス
タと、制御トランジスタに対し直列に接続された抵抗
と、電流ミラー回路の基準トランジスタに対し直列に接
続されて抵抗の電圧降下によりゲートが制御される設定
トランジスタとを備え、制御トランジスタのゲートを設
定トランジスタと電流ミラー回路の基準トランジスタと
の相互接続点の電位により制御しながら電流ミラー回路
の従動電流を定電流出力として取り出すようにしたこと
を特徴とする定電流回路。
1. A constant current circuit comprising a MOS transistor, comprising a current mirror circuit, a control transistor connected in series with a driven transistor of the current mirror circuit, and a resistor connected in series with the control transistor. And a setting transistor which is connected in series to the reference transistor of the current mirror circuit and whose gate is controlled by the voltage drop of the resistor. The gate of the control transistor is connected to the interconnection point of the setting transistor and the reference transistor of the current mirror circuit. The constant current circuit is characterized in that the driven current of the current mirror circuit is taken out as a constant current output while being controlled by the potential of.
【請求項2】請求項1に記載の回路において、電流ミラ
ー回路の基準トランジスタと従動トランジスタを異なる
電源電圧により動作させるようにしたことを特徴とする
定電流回路。
2. The constant current circuit according to claim 1, wherein the reference transistor and the driven transistor of the current mirror circuit are operated by different power supply voltages.
【請求項3】請求項1に記載の回路において、電流ミラ
ー回路の従動トランジスタとしてDMOS構造のトラン
ジスタを用いるようにしたことを特徴とする定電流回
路。
3. A constant current circuit according to claim 1, wherein a transistor having a DMOS structure is used as a driven transistor of the current mirror circuit.
【請求項4】請求項1に記載の回路において、定電流出
力の値を制御トランジスタに直列接続された抵抗の抵抗
値に対する設定トランジスタのゲートの動作しきい値の
比により設定するようにしたことを特徴とする定電流回
路。
4. The circuit according to claim 1, wherein the value of the constant current output is set by the ratio of the operating threshold value of the gate of the setting transistor to the resistance value of the resistor connected in series to the control transistor. Constant current circuit characterized by.
【請求項5】請求項1に記載の回路において、電流ミラ
ー回路の従動トランジスタに流す従動電流を基準トラン
ジスタに流す基準電流の所定倍率に設定して定電流出力
として取り出すようにしたことを特徴とする定電流回
路。
5. The circuit according to claim 1, wherein the driven current flowing through the driven transistor of the current mirror circuit is set to a predetermined multiple of the reference current flowing through the reference transistor and is taken out as a constant current output. Constant current circuit.
【請求項6】請求項1に記載の回路において、電流ミラ
ー回路をnチャネルトランジスタで構成して従動トラン
ジスタによるシンク電流を定電流出力として取り出すよ
うにしたことを特徴とする定電流回路。
6. The constant current circuit according to claim 1, wherein the current mirror circuit is composed of an n-channel transistor and the sink current of the driven transistor is taken out as a constant current output.
【請求項7】請求項1に記載の回路において、電流ミラ
ー回路をpチャネルトランジスタで構成して従動トラン
ジスタによるソース電流を定電流出力として取り出すよ
うにしたことを特徴とする定電流回路。
7. A constant current circuit according to claim 1, wherein the current mirror circuit is composed of a p-channel transistor and the source current of the driven transistor is taken out as a constant current output.
JP14856995A 1995-06-15 1995-06-15 Constant current circuit Pending JPH096450A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14856995A JPH096450A (en) 1995-06-15 1995-06-15 Constant current circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14856995A JPH096450A (en) 1995-06-15 1995-06-15 Constant current circuit

Publications (1)

Publication Number Publication Date
JPH096450A true JPH096450A (en) 1997-01-10

Family

ID=15455684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14856995A Pending JPH096450A (en) 1995-06-15 1995-06-15 Constant current circuit

Country Status (1)

Country Link
JP (1) JPH096450A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1667005A1 (en) * 2004-11-22 2006-06-07 AMI Semiconductor Belgium BVBA Regulated current mirror

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1667005A1 (en) * 2004-11-22 2006-06-07 AMI Semiconductor Belgium BVBA Regulated current mirror
US7463013B2 (en) 2004-11-22 2008-12-09 Ami Semiconductor Belgium Bvba Regulated current mirror

Similar Documents

Publication Publication Date Title
KR100472719B1 (en) Overcurrent protection circuit for voltage regulator
US4827207A (en) Linear load current measurement circuit
US6011413A (en) Structure of current measuring circuit
KR100266650B1 (en) Internal generating circuit for semiconductor memory device
US20040227539A1 (en) Current sensing for power MOSFET operable in linear and saturated regions
JP2570523B2 (en) Current detection circuit
JP2000293248A (en) Feedback controlled low voltage current sink / source
EP0814395A3 (en) Overcurrent sensing circuit for power mos field effect transistor
JP4443205B2 (en) Current drive circuit
US6586919B2 (en) Voltage-current converter
US7113019B2 (en) Method and apparatus to remotely sense the temperature of a power semiconductor
US6806762B2 (en) Circuit and method to facilitate threshold voltage extraction and facilitate operation of a capacitor multiplier
US11695406B2 (en) Overcurrent protection circuit and load driving device
JPH0581900A (en) Stress mode sensing device for semiconductor memory device
US11243235B2 (en) Load current sensing at low output voltage
JPH096450A (en) Constant current circuit
US6255887B1 (en) Variable transconductance current mirror circuit
US7738225B2 (en) Circuit and method for limiting power to a load
US20100148855A1 (en) Constant Reference Cell Current Generator For Non-Volatile Memories
JP4424095B2 (en) Level shift circuit
JP2871309B2 (en) Power supply voltage detection circuit
US5719524A (en) Circuit having an input terminal for controlling two functions
JP2003202925A (en) Constant current source circuit for high voltage application
JP3147042B2 (en) Semiconductor integrated circuit
US7205801B2 (en) Power down circuit capable of a wide rage control signal regardless of the power supply voltage fluction