JPH095112A - アブソリュートエンコーダ - Google Patents

Abstract

(57)【要約】 【目的】 工作機械の原点にアブソリュートエンコーダ
の原点を簡単に一致させることのできるアブソリュート
エンコーダを提供する。 【構成】 プッシュスイッチ１５でアブソリュートエン
コーダの仮想原点位置を工作機械の原点に合わせて設定
できるようにし、この設定値に応じてアブソリュートエ
ンコーダの絶対位置情報をＣＰＵ１６により補正する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、絶対位置を示す信号
を得るためのアブソリュートエンコーダに関する。

【０００２】

【従来の技術】アブソリュートエンコーダは、絶対位置
を検出する位置検出手段として数値制御装置（以下「Ｎ
Ｃ」という）等に用いられる。絶対位置情報を出力する
ために、従来のアブソリュートエンコーダは、絶対位置
を示す信号を得るためのパターンが形成された符号板
と、この符号板に対して相対的に移動して、符号板に形
成されたパターンを透過した光やパターンの移動に応じ
て変化する電気容量等を検出する検出部と、この検出部
の検出した検出信号を変換テーブルなどを用いて絶対位
置を示す信号に変換する信号処理部とを備えている。

【０００３】アブソリュートエンコーダは通常前記信号
処理部の変換テーブルなどを用いて絶対位置情報をバイ
ナリデータとして出力するが、従来のアブソリュートエ
ンコーダにおいては上記バイナリデータは特定の区間に
関するものだけであり、前記符号板上の原点位置は固定
されていた。

【０００４】

【発明が解決しようとする課題】従来のアブソリュート
エンコーダは前述のように構成されているので、アブソ
リュートエンコーダの符号板を工作機械に取り付ける場
合には、工作機械の原点とアブソリュートエンコーダの
原点との間のオフセット量に関する情報をＮＣに入力す
る必要があった。

【０００５】この情報入力作業を行うには、符号板を工
作機械に取り付ける作業者が原点設定のためだけに工作
機械及びＮＣのそれぞれに関する操作技術を修得してお
くことが必要であり、原点設定作業を困難にする一因と
なっていた。

【０００６】また、ＮＣへの入力作業そのものも複雑
で、例えば、工作機械の原点までアブソリュートエンコ
ーダの符号板を移動させた後、そのＮＣの電源を投入
し、原点設定のための画面をＮＣのディスプレイ上に表
示させた上で、複数の段階を踏んでパラメータを設定し
なければならなかった。このように複数のステップを踏
むようにしているのは、稼働中に誤って原点を移動させ
てしまう誤操作からの保護の意味があり、この意味では
有効であるが、原点設定の作業効率の面では極めて効率
の悪いものであった。

【０００７】更に、別の原点設定方法として、工作機械
の機械原点から符号板の現在位置までの距離を他の測定
手段を用いて測定し、その測定値をＮＣに入力する方法
がある。この方法も、上述の方法と同様に、複数の段階
を踏んで前記測定値を入力しており、原点設定の作業効
率は極めて悪いものであった。

【０００８】この発明はこのような事情に鑑みてなされ
たもので、その課題はアブソリュートエンコーダ側の操
作だけで工作機械の原点とアブソリュートエンコーダの
原点とを一致させることができ、アブソリュートエンコ
ーダの原点入力作業の煩雑さを解消することができるア
ブソリュートエンコーダを提供することである。

【０００９】

【課題を解決するための手段】前述の課題を解決するた
め請求項１の発明のアブソリュートエンコーダは、ｎ次
の２進循環乱数数列から作られるアブソリュートパター
ンを有する符号板と、前記符号板に対する相対移動を検
出する検出手段と、前記検出手段からの検出信号を絶対
位置を表すバイナリーデータに変換する信号処理手段と
を備えているアブソリュートエンコーダにおいて、前記
符号板の任意の位置を仮想原点として設定する原点設定
手段と、前記原点設定手段によって設定された前記仮想
原点の絶対位置情報に基づいて、前記原点設定手段によ
って原点が移動した分だけ前記バイナリーデータをシフ
トさせる補正演算手段とを備えている。

【００１０】請求項２の発明のアブソリュートエンコー
ダは、前記原点設定手段は、スイッチである。

【００１１】請求項３の発明のアブソリュートエンコー
ダは、前記原点設定手段は、ポテンショメータである。

【００１２】請求項４の発明のアブソリュートエンコー
ダは、前記補正演算手段は、バイナリデータを発生させ
るバイナリデータ発生手段と、前記バイナリデータ発生
手段により発生した前記バイナリデータを記憶する記憶
手段と、前記原点設定手段によって設定された前記仮想
原点の絶対位置情報に基づいて、前記バイナリデータ発
生手段により発生した前記バイナリデータを前記記憶手
段に記憶させるアドレスを変更するアドレス変更手段と
を備えている。

【００１３】

【作用】請求項１の発明のアブソリュートエンコーダで
は、原点設定手段により符号板上の任意の位置に仮想原
点を設定して、補正演算手段が、この仮想原点の絶対位
置情報に基づいて、前記原点設定手段によって原点が移
動した分だけ、絶対位置を表すバイナリーデータをシフ
トさせる。これにより符号板からの出力データとバイナ
リデータとの対応関係を任意に変化させることが可能と
なり、アブソリュートエンコーダ側だけの操作により、
符号板上の原点位置を工作機械の原点位置に合致させる
ことができる。

【００１４】請求項２の発明のアブソリュートエンコー
ダは、スイッチにより簡便に原点を設定できる。

【００１５】請求項３の発明のアブソリュートエンコー
ダは、ポテンシオメータにより簡便に原点を設定でき
る。

【００１６】請求項４の発明のアブソリュートエンコー
ダは、アドレス変更手段により、原点設定手段を用いて
設定した仮想原点位置情報に基づいて、バイナリデータ
発生手段により発生されたバイナリデータを記憶手段に
記憶させるアドレスを変更する。これにより簡単な構成
で符号板からの出力データとバイナリデータとの対応関
係を任意に変化させることができる。

【００１７】

【実施例】以下、この発明の実施例を図面に基づいて説
明する。

【００１８】図１はこの発明の第１実施例のアブソリュ
ートエンコーダを示すブロック図である。図１におい
て、絶対位置を示す信号を得るためのインクリメンタル
パターンとＭ系列のアブソリュートパターンとが形成さ
れた符号板１０にはヘッド（検出手段）１１が対向配置
され、ヘッド１１は、符号板１０と相対的に移動が可能
であって、符号板１０との相対移動量を検出する。ヘッ
ド１１はそれぞれのパターンを検出し、インクリメンタ
ル信号Ｓ１とアブソリュート信号Ｓ２とを出力する。イ
ンクリメンタル信号Ｓ１として９０°位相差を有する２
相疑似正弦波信号を出力するヘッド１１の出力端子はＡ
／Ｄ変換器１２の入力端子に接続されている。アブソリ
ュート信号としてＭ系列信号Ｓ２をシリアルに出力する
ヘッド１１の出力端子は、シリアルパラレル変換を行う
ためのシフトレジスタ１３の入力端子に接続されてい
る。シフトレジスタ１３の出力端子は、ＥＥＰＲＯＭ等
で構成されたバイナリーコードに変換するための変換テ
ーブル（信号処理手段）１４の入力端子に接続されてい
る。Ａ／Ｄ変換器１２の出力端子及び変換テーブル１４
の出力端子は、それぞれ補正演算を行うためＣＰＵ（補
正演算手段）１６の入力ポートに接続されている。

【００１９】また、前記符号板１０の任意の位置を仮想
原点として設定するプッシュスイッチ（原点設定手段）
１５の出力端子が、ＣＰＵ１６の入力ポートに接続され
ている。

【００２０】ＣＰＵ１６の出力ポートには、設定した仮
想原点データやこの実施例のシステムプログラム等を記
憶させておくための書き換え可能なＥＥＰＲＯＭ等の不
揮発性メモリ１７と、数値制御装置（ＮＣ）等とのイン
ターフェイス回路１８とがそれぞれ接続されている。ま
た、ＣＰＵ１６の出力ポートは、ヘッド１１に制御信号
を出力するためにヘッド１１の制御端子と接続されてい
る。

【００２１】次に、図２のフローチャートに基づいてこ
の実施例のアブソリュートエンコーダの動作を説明す
る。

【００２２】まず、この実施例のアブソリュートエンコ
ーダに電源が投入され、ＣＰＵ１６やその周辺回路が初
期化され、システムプログラム及びこの実施例のアブソ
リュートエンコーダの出力パルス数Ｐ、前回の操作で設
定された任意原点位置を表すデータＸ等のデータが不揮
発性メモリ１７からＣＰＵ１６に読み込まれる（ステッ
プＳ５０１）。

【００２３】次に、ＣＰＵ１６は、ヘッド１１に対して
符号板１０の現在位置の読み込み指令を発し、符号板１
０のインクリメンタルパターンから読み取られたインク
リメンタル信号Ｓ１はＡ／Ｄ変換器１２によりデジタル
信号に変換されてＣＰＵ１６に入力される。

【００２４】また、符号板１０のアブソリュートパター
ンから読み取られたＭ系列信号Ｓ２は、シフトレジスタ
１３でパラレルな信号に変換され、更に変換テーブル１
４でバイナリデータに変換された後、ＣＰＵ１６に入力
される。ＣＰＵ１６は、入力されたインクリメンタル信
号Ｓ１とＭ系列信号Ｓ２とを合成して、アブソリュート
エンコーダの絶対位置を示す絶対位置データＸを求める
（ステップＳ５０２）。

【００２５】ＣＰＵ１６は、引き続き、設定されている
仮想原点位置のデータＸｚによりアブソリュートエンコ
ーダの符号板１０の現在位置データＸを、次式に示すよ
うに補正して、アブソリュートエンコーダと工作機械間
の原点位置のずれをなくす（ステップＳ５０３）。

【００２６】 リニアエンコーダの場合： Ｙ＝Ｘ−Ｘｚ ロータリーエンコーダの場合： Ｘ≧ＸｚならばＹ＝Ｘ
−Ｘｚ Ｘ＜ＸｚならばＹ＝Ｐ＋Ｘ−Ｘｚ ここで、Ｘはアブソリュートエンコーダの符号板１０の
現在位置を示す絶対位置データ、Ｙは補正後の現在位置
を示す絶対位置データ、Ｘｚは前回設定の仮想原点位置
データで、仮想原点が設定されていなければＸｚ＝０、
Ｐはロータリーンコーダの出力パルス数である。

【００２７】ステップＳ５０３で補正された絶対位置デ
ータＹは、インターフェイス回路１８に出力され（ステ
ップＳ５０４）、インターフェイス回路１０８を介して
ＮＣ側に出力される（ステップＳ５０５）。

【００２８】図３は、新たに仮想原点を設定する場合の
割り込み動作（Ｉｎｔｅｒｒｕｐｔ）を示すフローチャ
ートである。この実施例において仮想原点を設定するに
は、仮想原点としたい位置に符号板１０があるときに、
プッシュスイッチ１５を操作する。すると、プッシュス
イッチ１５から割り込み信号がＣＰＵ１６に入力され、
図３の割り込みシーケンスが開始される。

【００２９】まず、ＣＰＵ１６はステップＳ５０２と同
様にして符号板１０の現在位置を読み取り、この読み取
った絶対位置データを新たな原点を示す絶対位置データ
ＸｚとしてＸｚの値を更新し（ステップＳ５０６）、こ
の更新した値を次回の電源投入後にも有効とするため不
揮発性メモリ１７に記憶する（ステップＳ５０７）。

【００３０】次に、この仮想原点の補正動作を図４及び
図５に基づいて説明する。図４（ａ）は、リニアエンコ
ーダについてのもので、ヘッド１１で検出された信号が
ＣＰＵ１６で合成され、絶対位置を示すバイナリーデー
タに変換された信号と符号板１０との位置関係を示す図
であり、例えば、１００から５００までの絶対位置信号
が符号板１０に対応づけられているものとする。

【００３１】この状態で、上述した割り込み動作が行わ
れ、符号板１０の３００の位置でプッシュスイッチ１５
が操作され、仮想原点位置として指定されたものとす
る。

【００３２】ＣＰＵ１６は上述の式に従った演算を行
い、前記１００〜５００のデータは、仮想原点位置の値
の３００だけそれぞれシフトされ、図４（ｂ）に示すよ
うに、−２００〜２００のデータに変換される。

【００３３】このようにして、仮想原点位置に応じて、
ある区間のバイナリーデータが別の区間のバイナリデー
タに変換されたこととなる。

【００３４】アブソリュートエンコーダがロータリーエ
ンコーダである場合には、図５に示すように、例えば出
力パルス数Ｐが４０１で、バイナリデータの２００の位
置が仮想原点位置として指定された場合には、ＣＰＵ１
６により上述の式に従った演算がなされ、符号板１０の
各位置に対応付けられたバイナリデータは図５（ａ）か
ら図５（ｂ）のように変更され、設定された仮想原点位
置まで符号板１０の原点位置が移動したこととなる。

【００３５】第１実施例のアブソリュートエンコーダに
よれば、符号板１０からの出力データと絶対位置を示す
バイナリーデータとの対応関係を任意に変化させること
が可能となり、アブソリュートエンコーダ側の簡単な操
作により、符号板１０上の原点位置を工作機械の原点位
置に合致させることができるので、原点設定作業の負担
を大幅に軽減することができる。

【００３６】次に、この発明の第２実施例について説明
する。

【００３７】図６はこの発明の第２実施例のアブソリュ
ートエンコーダを示すブロック図である。この実施例
は、仮想原点の設定時にＭ系列信号Ｓ２をバイナリデー
タに変換する変換テーブル自体を書き換えることによ
り、ＣＰＵ１６での前述の式の演算を不要にしたもので
ある。図６において、図１の実施例と共通する構成要素
には同一の符号を付し、その説明を省略する。

【００３８】シフトレジスタ１３の出力端子は、入力信
号の切替を行うマルチプレクサ２２の入力端子に接続さ
れているとともに、Ｍ系列信号を発生するＭ系列発生回
路１９の入力端子に接続されている。Ｍ系列発生回路１
９の出力端子はマルチプレクサ２２の入力端子に接続さ
れている。マルチプレクサ２２の出力端子は変換テーブ
ル１４のアドレス入力端子に接続され、一方バイナリデ
ータを発生するバイナリ発生回路（バイナリ信号発生手
段）２０（バイナリカウンタにより構成される）の出力
端子は変換テーブル（記憶手段）１４のデータ入力端子
に接続されている。変換テーブル１４、Ｍ系列発生回路
１９、バイナリ発生回路２０及びマルチプレクサ２２の
動作を制御する制御信号を発生するコントローラ（アド
レス変更手段）２１の出力端子が、上記各回路の制御端
子にそれぞれ接続されている。

【００３９】図７は、Ｍ系列発生回路１９の具体的構成
を示す回路図である。図７において、コントローラ２１
の各出力信号ｈｏｌｄ，ｌｏａｄ，ｓｈｉｆｔ、並びに
シフトレジスタ１３から出力される４ビッドのビッドパ
ラレルのＭ系列信号Ｄ０，Ｄ１，Ｄ２，Ｄ３は、それぞ
れ並列に設けられたＡＮＤ回路Ｎ１〜Ｎ１２に入力され
る。ＡＮＤ回路Ｎ１〜Ｎ１２の出力端子は、３入力ＯＲ
回路Ｏ１〜Ｏ４の各入力端子にそれぞれ接続されてい
る。ＯＲ回路Ｏ１〜Ｏ４の出力端子は、それぞれＤフリ
ップフロップ回路Ｄ１〜Ｄ４の入力端子Ｄに接続されて
いる。Ｄフリップフロップ回路Ｄ１〜Ｄ４の出力端子Ｑ
からはマルチプレクサ２２を介して変換テーブル１４の
アドレス入力端子に入力されるアドレス信号Ａ３〜Ａ０
がそれぞれ出力される。また、Ｄフリップフロップ回路
Ｄ１の出力端子Ｑは、ＡＮＤ回路Ｎ１の一方の入力端子
と排他的ＯＲ回路Ｅの一方の入力端子とにそれぞれ接続
されている。Ｄフリップフロップ回路Ｄ２の出力端子Ｑ
は、ＡＮＤ回路Ｎ３，Ｎ４の一方の入力端子と、排他的
ＯＲ回路Ｅの他方の入力端子にそれぞれ接続されてい
る。排他的ＯＲ回路Ｅの出力端子はＡＮＤ回路Ｎ１２の
一方の入力端子に接続されている。

【００４０】次に動作について説明する。図８は第２実
施例のアブソリュートエンコーダの動作を示すフローチ
ャートである。図８のフローチャートにおいて、図２の
フローチャートと同一の動作には同一のステップ番号を
付し、その説明を省略する。第２実施例の動作で第１実
施例の動作と異なるのは、ステップＳ５０８の変換テー
ブル１４の書き換え動作だけであるから、以下このステ
ップＳ５０８につき説明する。

【００４１】まず、Ｍ系列発生回路１９の動作につき説
明する。図９は図７に示したＭ系列発生回路１９の動作
の一例を示すタイミングチャートである。図９に示すよ
うにＭ系列発生回路１９の出力信号Ａ３〜Ａ０は、Ｍ系
列信号Ｄ３〜Ｄ０に応じてコントローラ２１からの出力
信号ｈｏｌｄ，ｌｏａｄ，ｓｈｉｆｔにより制御でき、
ｓｈｉｆｔ信号の長さにより、０００１から始まり、０
０１０，０１００，１００１，…，１０１０まで順次発
生させることができる。

【００４２】図１０の表１はＭ系列信号が４ビットであ
る場合の書き換え前の変換値を表し、図１０の表２は書
き換え後の変換値を表す。操作者が仮想原点を設定する
ためにプッシュスイッチ１５を操作したときの符号板１
０の位置のＭ系列信号が０００１であったとする。この
場合には、書き換え前の変換テーブル１４の出力は１０
１１となるが、書き換え後はこの符号板１０の位置が仮
想原点となるので表２に従って００００のバイナリーコ
ード（バイナリデータ）が変換テーブル１４から出力さ
れる。この変換テーブル１４の書き換えは次のように行
われる。

【００４３】プッシュスイッチ１５が押されると、ＣＰ
Ｕ１６及びコントローラ２１に割り込み信号がプッシュ
スイッチ１５から入力される。そして、割り込み信号を
入力したコントローラ２１は、制御信号をマルチプレク
サ２２，Ｍ系列発生回路１９，変換テーブル１４，バイ
ナリ発生回路２０に出力する。マルチプレクサ２２は、
コントローラ２１からの制御信号により切り換えが行わ
れ、Ｍ系列発生回路１９が接続される。その結果、シフ
トレジスタ１３からのＭ系列信号Ｓ２は、Ｍ系列発生回
路１９に出力され、Ｍ系列発生回路１９は、シフトレジ
スタ１３からのＭ系列信号Ｓ２に基づいて出力信号Ａ３
〜Ａ０を発生するようになり、この出力信号Ａ３〜Ａ０
を、マルチプレクサ２２を経て、変換テーブル１４に出
力される。また、変換テーブル１４はコントローラ２１
からの制御信号によりライトモード（書き込みモード）
に切り換わる。

【００４４】さらに、ＣＰＵ１６はプッシュスイッチ１
５からの割り込み信号を入力すると、ヘッド１１に対し
現在位置の読み込み指令を発し、ヘッド１１は、符号板
１０のＭ系列信号をシフトレジスタ１３に出力する。シ
フトレジスタ１３からのＭ系列信号Ｓ２はＭ系列発生回
路１９に読み込まれる（図７、図９でｈｏｌｄ＝Ｌ、ｌ
ｏａｄ＝Ｈ、ｓｈｉｆｔ＝Ｌ）。Ｍ系列発生回路１９
は、読み込まれたＭ系列信号に基づいて、順次、Ｍ系列
信号を発生する（図７、図９でｈｏｌｄ＝Ｌ、ｌｏａｄ
＝Ｌ、ｓｈｉｆｔ＝Ｈ）。Ｍ系列発生回路１９でＭ系列
信号を順次発生させると同時に、バイナリ発生回路２０
でも００００，０００１，００１０，００１１・・・と
バイナリデータを発生させる。Ｍ系列発生回路１９がＭ
系列信号を発生させるタイミングと、バイナリ発生回路
２０がバイナリデータを発生させるタイミングとは、コ
ントローラ２１から出力される制御信号によって制御さ
れる。このようにして４ビットの場合図１０の表１から
表２へと変換テーブル１４の中身が書き換えられる。

【００４５】変換テーブル１４が書き換えられた後、コ
ントローラ２１からの制御信号により、変換テーブル１
４はリードモード（読み込みモード）に切り換わり、マ
ルチプレクサ２２はシフトレジスタ１３からのＭ系列信
号Ｓ２を直接変換テーブル１４に入力するように切り換
わる。

【００４６】プッシュスイッチ１５が押されないとき
（通常時）には、シフトレジスタ１３からのＭ系列信号
は、マルチプレクサ２２、変換テーブル１４に出力され
る。

【００４７】第２実施例のアブソリュートエンコーダに
よれば、仮想原点の設定時に変換テーブル１４自体を書
き換えることによりＣＰＵ１６での前述の式の演算を不
要にし、簡単な構成で符号板１０からの出力データとバ
イナリデータとの対応関係を任意に変化させることがで
きる。

【００４８】なお、前述の実施例においてハードウエア
を構成する各要素は同様の機能を発揮する他の構成要素
に置き換えてもよく、例えば原点設定手段としてプッシ
ュスイッチ１５に代えてポテンショメータを用いてもよ
い。

【００４９】

【発明の効果】以上説明したように請求項１の発明のア
ブソリュートエンコーダによれば、符号板からの出力デ
ータとバイナリーデータとの対応関係を任意に変化させ
ることが可能になり、アブソリュートエンコーダ側だけ
の簡単な操作により、符号板上の原点位置を工作機械の
原点位置に合致させることができるので、原点設定作業
の負担を大幅に軽減することができる。

【００５０】請求項２の発明のアブソリュートエンコー
ダによれば、スイッチにより簡便に原点を設定できる。

【００５１】請求項３の発明のアブソリュートエンコー
ダによれば、ポテンシオメータにより簡便に原点を設定
できる。

【００５２】請求項４の発明のアブソリュートエンコー
ダによれば、アドレス変更手段により、原点設定手段を
用いて設定した仮想原点位置情報に基づいて、バイナリ
データ発生手段により発生されたバイナリデータを記憶
手段に記憶させるアドレスを変更するように構成したの
で、簡単な構成で符号板からの出力データとバイナリデ
ータとの対応関係を任意に変化させることができる。

【図面の簡単な説明】

【図１】図１はこの発明の第１実施例のアブソリュート
エンコーダを示すブロック図である。

【図２】図２は第１実施例の動作を示すフローチャート
である。

【図３】図３は第１実施例の割り込み動作を示すフロー
チャートである。

【図４】図４は第１実施例のリニアエンコーダの仮想原
点の補正動作の結果の１例を示す説明図である。

【図５】図５は第１実施例のロータリーエンコーダの仮
想原点の補正動作の結果の１例を示す説明図である。

【図６】図６はこの発明の第２実施例のアブソリュート
エンコーダを示すブロック図である。

【図７】図７は第２実施例のＭ系列発生回路を示す回路
図である。

【図８】図８は第２実施例の動作を示すフローチャート
である。

【図９】図９はＭ系列発生回路の動作を示すタイミング
チャートである。

【図１０】図１０はＭ系列信号が４ビットである場合の
書き換え前の変換値の表と書き換え後の変換値の表を示
す図である。

【符号の説明】

１０ 符号板 １１ ヘッド １４ 変換テーブル １５ プッシュスイッチ １６ ＣＰＵ １９ Ｍ系列発生回路 ２０ バイナリ発生回路 ２１ コントローラ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ｎ次の２進循環乱数数列から作られるア
   ブソリュートパターンを有する符号板と、 前記符号板に対する相対移動を検出する検出手段と、 前記検出手段からの検出信号を絶対位置を表すバイナリ
   ーデータに変換する信号処理手段とを備えているアブソ
   リュートエンコーダにおいて、 前記符号板の任意の位置を仮想原点として設定する原点
   設定手段と、 前記原点設定手段によって設定された前記仮想原点の絶
   対位置情報に基づいて、前記原点設定手段によって原点
   が移動した分だけ前記バイナリーデータをシフトさせる
   補正演算手段とを備えていることを特徴とするアブソリ
   ュートエンコーダ。
2. 【請求項２】 前記原点設定手段は、スイッチであるこ
   とを特徴とする請求項１記載のアブソリュートエンコー
   ダ。
3. 【請求項３】 前記原点設定手段は、ポテンショメータ
   であることを特徴とする請求項１記載のアブソリュート
   エンコーダ。
4. 【請求項４】 前記補正演算手段は、バイナリデータを
   発生させるバイナリデータ発生手段と、前記バイナリデ
   ータ発生手段により発生した前記バイナリデータを記憶
   する記憶手段と、前記原点設定手段によって設定された
   前記仮想原点の絶対位置情報に基づいて、前記バイナリ
   データ発生手段により発生した前記バイナリデータを前
   記記憶手段に記憶させるアドレスを変更するアドレス変
   更手段とを備えたことを特徴とする請求項１記載のアブ
   ソリュートエンコーダ。