JPH09246929A - Actuator driving circuit provided with overcurrent protection function - Google Patents
Actuator driving circuit provided with overcurrent protection functionInfo
- Publication number
- JPH09246929A JPH09246929A JP5586396A JP5586396A JPH09246929A JP H09246929 A JPH09246929 A JP H09246929A JP 5586396 A JP5586396 A JP 5586396A JP 5586396 A JP5586396 A JP 5586396A JP H09246929 A JPH09246929 A JP H09246929A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- timer
- time
- overcurrent
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007599 discharging Methods 0.000 claims abstract description 12
- 230000010354 integration Effects 0.000 claims abstract description 11
- 239000000446 fuel Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 11
- 230000007704 transition Effects 0.000 description 10
- 239000008186 active pharmaceutical agent Substances 0.000 description 9
- 239000000428 dust Substances 0.000 description 8
- 238000002485 combustion reaction Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、制御装置からの
駆動指令に基づき各種アクチュエータを駆動するアクチ
ュエータ駆動回路に関し、特に負荷の短絡等に起因する
過電流から同回路を保護する機能を併せ具える過電流保
護機能を有するアクチュエータ駆動回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an actuator drive circuit for driving various actuators based on a drive command from a control device, and particularly has a function of protecting the circuit from an overcurrent caused by a load short circuit or the like. The present invention relates to an actuator drive circuit having an overcurrent protection function.
【0002】[0002]
【従来の技術】従来、過電流保護機能を有するこの種の
アクチュエータ駆動回路としては、例えば特開平2−3
01802号公報に記載の回路が知られている。2. Description of the Related Art Conventionally, an actuator drive circuit of this type having an overcurrent protection function is disclosed in, for example, Japanese Patent Laid-Open No. 2-3.
The circuit described in Japanese Patent No. 01802 is known.
【0003】因みに同公報に記載の回路では、負荷の短
絡に起因してその駆動素子(半導体スイッチ)に過電流
が流れるような場合、負荷電圧が大きく変動することに
基づいて同駆動素子に加えられる駆動指令を遮断するよ
うにしている。こうして駆動指令が遮断されることによ
り駆動素子はオフとなり、ひいてはこれが破壊に至るよ
うなことも防止されるようになる。By the way, in the circuit described in the above publication, when an overcurrent flows through the drive element (semiconductor switch) due to a short circuit of the load, the load voltage is largely changed, and therefore, in addition to the drive element. The drive command that is issued is cut off. By cutting off the drive command in this way, the drive element is turned off, and it is prevented that the drive element is destroyed.
【0004】ただし、上記負荷は通常、その駆動に際し
て突入電流が流れるものが多く、同駆動素子のオン直後
も、僅かな時間ながら、この突入電流による過電流が流
れるようになる。そして、このような過電流が流れると
きには上記負荷電圧も一時的に大きく変動するため、単
にこの負荷電圧の変動をトリガとして上記駆動指令の遮
断を行ったのでは、誤った保護が実行され、ひいては負
荷が起動できなくなる懸念がある。However, in most of the above loads, an inrush current flows when the load is driven, and an overcurrent due to the inrush current flows for a short time immediately after the drive element is turned on. Then, when such an overcurrent flows, the load voltage also temporarily fluctuates greatly.Therefore, if the drive command is cut off simply by using the change in the load voltage as a trigger, erroneous protection is executed, and eventually There is a concern that the load will not start.
【0005】そこで同公報に記載の回路では、上記突入
電流が流れる一定の時間だけ上記駆動指令の遮断を遅延
するタイマ回路(遅延回路)を併せ具え、駆動指令が能
動となって一定期間は、上記負荷電圧の変動があっても
同駆動指令の遮断を禁止するようにしている。Therefore, the circuit disclosed in the above publication also includes a timer circuit (delay circuit) for delaying the interruption of the drive command for a fixed time during which the inrush current flows, and the drive command becomes active for a fixed period. Even if the load voltage changes, the cutoff of the drive command is prohibited.
【0006】このようにタイマ回路を設け、駆動指令が
能動となって一定期間は同駆動指令の遮断を禁止するこ
とで、上記突入電流に起因する誤った保護動作は好適に
回避されるようになる。By thus providing the timer circuit and prohibiting the drive command from being cut off for a certain period when the drive command becomes active, the erroneous protection operation due to the inrush current is preferably avoided. Become.
【0007】[0007]
【発明が解決しようとする課題】ところで、負荷の短絡
とはいっても、実際その内容は様々であり、例えば車載
用内燃機関に用いられる燃料ポンプなどにあっては、配
線のショートによる短絡の他にも、ごみ等による燃料搬
送路の閉塞に起因して過電流状態に陥るいわゆるハーフ
ロックと称される擬似的な短絡もある。そして、このハ
ーフロックの場合には通常、確かに過電流状態とはなる
が、上記配線のショートによる短絡の場合ほど大きな電
流が流れるわけではない。By the way, although the load is short-circuited, the contents thereof are actually various. For example, in a fuel pump used in an internal combustion engine mounted on a vehicle, in addition to a short circuit due to a short circuit of wiring, In addition, there is also a pseudo short circuit called a so-called half lock in which an overcurrent state occurs due to the blockage of the fuel transfer path due to dust or the like. Then, in the case of this half-lock, normally, an overcurrent state is certainly brought about, but a current larger than that in the case of the short circuit due to the short circuit of the wiring does not flow.
【0008】一方、上記配線のショートによる短絡の場
合には、極力早い時期に駆動素子をオフせしめることが
その破壊等を避ける上で望ましいが、上記ハーフロック
等の場合には、駆動素子が破壊しない程度に極力その駆
動状態を維持せしめることが上記ごみ等を流し、ひいて
は該ハーフロック状態から早期回復せしめる上で望まし
いなど、短絡の内容に応じて、その要求される保護内容
も一様ではない。特に上記燃料ポンプなどの車載用アク
チュエータにあっては、このような過電流保護内容が車
両の走行に直接影響を及ぼすこととなるため、それら要
求される保護内容にどのように応えるかは重要な問題と
なっている。On the other hand, in the case of a short circuit due to a short circuit of the wiring, it is desirable to turn off the drive element as early as possible in order to avoid the destruction, but in the case of the half lock, the drive element is destroyed. Depending on the content of the short circuit, the required protection content is not uniform, for example, it is desirable to maintain the drive state as much as possible so that the dust and the like can be flushed out and that the half lock state can be recovered early. . In particular, in the case of the in-vehicle actuator such as the fuel pump described above, such overcurrent protection content directly affects the running of the vehicle, so it is important to respond to the required protection content. It's a problem.
【0009】ところが、上記従来の駆動回路(負荷故障
検出回路)にあっては、タイマ回路を具えるとはいえ、
そのタイマ時間(遅延時間)は一定である。しかも同従
来の駆動回路では、駆動指令が能動となってからこのタ
イマ時間に対応した一定期間が経過した後、すなわち突
入電流に起因する過電流が流れて後は、同タイマ回路が
作用しない構成ともなっている。このため、その後負荷
に短絡が発生した場合には、その内容に拘わらず即座に
駆動指令を遮断する保護動作が実行されることとなり、
上記過電流の状態に応じて一様ではない保護要求には到
底応えることができなかった。However, although the above-mentioned conventional drive circuit (load failure detection circuit) includes a timer circuit,
The timer time (delay time) is constant. Moreover, in the conventional drive circuit, the timer circuit does not operate after a certain period of time corresponding to the timer time has passed since the drive command was activated, that is, after the overcurrent caused by the inrush current flows. It is also accompanied. Therefore, if a short circuit occurs in the load after that, a protection operation that immediately interrupts the drive command is executed regardless of the content,
However, it has been impossible to meet the demand for protection that is not uniform according to the state of the overcurrent.
【0010】なお従来、こうした過電流保護機能を有す
るアクチュエータ駆動回路としては他に、例えば特開昭
64−64523号公報に記載の回路、或いは特開平3
−106114号公報に記載の回路などもある。しか
し、これらの回路は何れも、上記タイマ回路(遅延回
路)すら有しないものであり、上記過電流の状態に応じ
て一様ではない保護要求に応えることのできない実情
は、これら回路の場合も同じである。Conventionally, as an actuator drive circuit having such an overcurrent protection function, for example, a circuit described in Japanese Patent Laid-Open No. 64-64523 or Japanese Patent Laid-Open No. 3-4324.
There is also a circuit described in Japanese Patent Laid-Open No. 106114. However, none of these circuits has even the timer circuit (delay circuit), and the fact that it is not possible to meet the uneven protection demand depending on the state of the overcurrent is the same in the case of these circuits. Is the same.
【0011】この発明は、こうした実情に鑑みてなされ
たものであり、上記過電流の状態に応じて一様ではない
保護要求に柔軟に応えることのできる過電流保護機能を
有するアクチュエータ駆動回路を提供することを目的と
する。The present invention has been made in view of the above circumstances, and provides an actuator drive circuit having an overcurrent protection function capable of flexibly responding to a protection request that is not uniform according to the state of the overcurrent. The purpose is to do.
【0012】[0012]
【課題を解決するための手段】こうした目的を達成する
ため、この発明では、請求項1記載の構成によるよう
に、 (a)負荷電流が所定値を超えることを条件にそれら電
流値に応じた可変のタイマ時間が設定される可変タイマ
手段。 (b)この可変タイマ手段がタイマ時間に達することを
条件に駆動素子に加えられる駆動指令を遮断するゲート
手段。 を基本的に具えることで、上記過電流の状態に応じて一
様ではない保護要求に柔軟に応えるようにしている。In order to achieve such an object, according to the present invention, according to the constitution of claim 1, (a) the load current exceeds a predetermined value, and the current value is adjusted according to the current value. A variable timer means in which a variable timer time is set. (B) Gate means for cutting off the drive command applied to the drive element on condition that the variable timer means reaches the timer time. Is basically provided to flexibly respond to the non-uniform protection request depending on the state of the overcurrent.
【0013】こうした構成によれば、上記可変タイマ手
段に設定されるタイマ時間に応じて上記駆動指令の遮断
される時期が変更されるようになる。そして、この可変
タイマ手段に設定されるタイマ時間は、負荷電流が所定
値を超えるとき、すなわち過電流が流れるときの同過電
流の電流値に応じて可変設定される。According to this structure, the timing at which the drive command is cut off is changed according to the timer time set in the variable timer means. The timer time set in the variable timer means is variably set according to the current value of the overcurrent when the load current exceeds a predetermined value, that is, when the overcurrent flows.
【0014】このため例えば、前述した車載用内燃機関
の燃料ポンプなどにあっても、 ・配線のショートによる短絡等、負荷電流として極めて
大きな過電流が流れる場合には、上記可変タイマ手段
に、同電流値に応じた例えば短いタイマ時間が設定され
る。 ・他方、前記ハーフロック等、負荷電流としてこれより
も小さい過電流が流れる場合には、同可変タイマ手段
に、同電流値に応じた例えば長いタイマ時間が設定され
る。といった態様で、上記可変タイマ手段へのタイマ時
間設定が行われるようにすれば、それぞれ ・配線のショートによる短絡等、負荷電流として極めて
大きな過電流が流れる場合には、早い時期に駆動素子が
オフされることとなり、その破壊等は好適に防止される
ようになる。 ・ハーフロック等、負荷電流としてこれよりも小さい過
電流が流れる場合には、駆動素子が破壊しない程度にそ
の駆動状態が維持される。したがって、ごみ等が流れや
すくなるなど、ハーフロック等の状態から早期に回復さ
れる可能性も高くなる。そして何よりも、車載用内燃機
関の燃料ポンプなどにあっては、その駆動状態が最大限
維持されるようになるため、車両の走行が不要に停止さ
れることもなくなる。等々、過電流の状態に応じて一様
ではない保護要求に柔軟に応えることができるようにな
る。Therefore, for example, even in the above-described fuel pump for an on-vehicle internal combustion engine, when an extremely large overcurrent flows as a load current, such as a short circuit due to a short circuit of wiring, the same variable timer means is used. For example, a short timer time is set according to the current value. On the other hand, when an overcurrent smaller than this, such as the half lock, flows as the load current, a long timer time corresponding to the same current value is set in the variable timer means. If the timer time is set in the variable timer means in such a manner, respectively, As a result, the destruction and the like can be prevented appropriately. -When an overcurrent smaller than this, such as half lock, flows as the load current, the drive state is maintained to the extent that the drive element is not destroyed. Therefore, the possibility of early recovery from a half-locked state, such as easy flow of dust, increases. Above all, in a fuel pump of an internal combustion engine for a vehicle, the driving state of the fuel pump is maintained to the maximum extent, so that the traveling of the vehicle is not stopped unnecessarily. And so on, it becomes possible to flexibly meet the non-uniform protection demand depending on the state of the overcurrent.
【0015】また、請求項2記載の発明によるように、 (a1)前記可変タイマ手段は、前記抽出される負荷電
流が所定値を超えるとき同電流値に対応した電荷が充電
される積分回路、及びこの積分回路の出力と所定の閾値
とを比較し積分回路の出力が該閾値を超えるときタイマ
アップ信号を出力するコンパレータを具えて構成され
る。 (b1)前記ゲート手段は、前記コンパレータから出力
されるタイマアップ信号に基づいて前記駆動素子に加え
られる駆動指令を遮断する。といった構成によれば、可
変タイマ手段の上記例示した態様でのタイマ時間設定が
容易且つ適正に実現されるようになる。According to the second aspect of the invention, (a1) the variable timer means is an integrating circuit in which when the extracted load current exceeds a predetermined value, an electric charge corresponding to the current value is charged. And a comparator which compares the output of the integrating circuit with a predetermined threshold value and outputs a timer-up signal when the output of the integrating circuit exceeds the threshold value. (B1) The gate means cuts off a drive command applied to the drive element based on a timer-up signal output from the comparator. With such a configuration, the timer time setting in the above-exemplified mode of the variable timer means can be easily and properly realized.
【0016】すなわちこの場合、上記積分回路の出力
は、上述の過電流が大きければ大きいほど早い時期に上
記閾値に達するようになるため、結果として、この可変
タイマ手段には、上記過電流の大きさに反比例した長さ
のタイマ時間が可変設定されるようになる。このよう
に、過電流の大きさに反比例した長さのタイマ時間が可
変設定されることで、同過電流の状態(大きさ)に応じ
て一様ではない保護要求にも柔軟に応えることができる
ようになることは上述した通りである。That is, in this case, the output of the integrator circuit reaches the threshold value earlier as the above-mentioned overcurrent becomes larger. As a result, the variable timer means has the above-mentioned magnitude of the overcurrent. The timer time having a length inversely proportional to this is set variably. In this way, by variably setting the timer time of a length that is inversely proportional to the magnitude of the overcurrent, it is possible to flexibly respond to the protection request that is not uniform according to the state (magnitude) of the overcurrent. What can be done is as described above.
【0017】一方、請求項3記載の発明によるように、 (a2)前記可変タイマ手段は、前記抽出される負荷電
流が所定値を超えるとき同電流値に対応した電荷が充電
され、同抽出される負荷電流が所定値以下となるときこ
の充電された電荷が放電される積分回路、及びこの積分
回路の出力と所定の第1及び第2の閾値とを比較し、積
分回路の出力が第2の閾値よりも大きい第1の閾値を超
えるときタイマアップ信号を出力し、同積分回路の出力
が第2の閾値以下に下がるときタイマリセット信号を出
力するヒステリシスコンパレータを具えて構成される。 (b2)前記ゲート手段は、前記ヒステリシスコンパレ
ータから出力される前記タイマアップ信号に基づいて前
記駆動素子に加えられる駆動指令を遮断し、前記タイマ
リセット信号に基づいて該駆動指令の遮断を解除する。
といった構成によれば、可変タイマ手段の上記例示した
態様でのタイマ時間設定の実現に加え、上記積分回路の
放電に伴って、その出力が上記第2の閾値以下に下がる
都度、前記駆動素子が再駆動されるようになる。On the other hand, according to the third aspect of the present invention, (a2) the variable timer means is charged with an electric charge corresponding to the current value when the extracted load current exceeds a predetermined value, and is extracted. When the load current is less than or equal to a predetermined value, the integrator circuit that discharges the charged electric charge and the output of the integrator circuit and the predetermined first and second threshold values are compared, and the output of the integrator circuit is the second A hysteresis comparator that outputs a timer-up signal when a first threshold value that is larger than the threshold value is output, and outputs a timer reset signal when the output of the integration circuit drops below the second threshold value. (B2) The gate means interrupts the drive command applied to the drive element based on the timer up signal output from the hysteresis comparator, and releases the drive command interrupted based on the timer reset signal.
According to such a configuration, in addition to the realization of the timer time setting in the above-exemplified mode of the variable timer means, the driving element is driven every time its output falls below the second threshold value due to the discharge of the integrating circuit. It will be driven again.
【0018】すなわち、たとえ上述した配線のショート
による短絡やハーフロック等が発生した場合でも、こう
して再駆動が繰り返されることにより、正常復帰される
機会がそれら負荷に与えられるようになる。特に上記燃
料ポンプなど、車両の走行に直接影響を与えるアクチュ
エータにとっては、こうした配慮が極めて大きな意味を
持つようになる。That is, even if a short circuit or a half lock occurs due to the above-mentioned short circuit of the wiring, the re-driving is repeated in this manner, so that the load is given an opportunity to be returned to the normal condition. In particular, for an actuator that directly affects the traveling of the vehicle such as the fuel pump, such consideration becomes extremely significant.
【0019】なおこのとき、上記積分回路にあっては、
少なくとも上記放電が行われている期間、上記過電流に
よる充電は停止されるため(同期間は負荷の駆動自体が
停止されている)、その出力が一旦上記第1の閾値に達
してしまえば、上記過電流の大きさには拘わらない一定
の時定数にて上記第2の閾値まで下がるようになる。こ
のため、大きな過電流によって早期に上記第1の閾値に
達したからといって、前記駆動素子が再駆動されるまで
の時間、すなわちオフタイマ時間が不要に短縮されるこ
とはない。At this time, in the above integrating circuit,
At least during the discharging, charging due to the overcurrent is stopped (the driving of the load itself is stopped during the synchronization), so that the output once reaches the first threshold value, It falls to the second threshold value with a constant time constant regardless of the magnitude of the overcurrent. Therefore, even if the first threshold value is reached early due to a large overcurrent, the time until the driving element is re-driven, that is, the off-timer time is not unnecessarily shortened.
【0020】そして、この請求項3記載の発明の構成に
あっては更に、請求項4記載の発明によるように、上記
積分回路の充放電にかかる時定数が 充電時定数 < 放電時定数 といった関係に設定されることで、こうしたオフタイマ
時間も好適に引き延ばされ、上記駆動素子のより安定し
た再駆動が実現されるようになる。Further, in the structure of the invention described in claim 3, as in the invention described in claim 4, the time constant for charging / discharging the integrating circuit is such that charge time constant <discharge time constant. By setting to (4), such an off-timer time is preferably extended, and more stable re-driving of the driving element is realized.
【0021】[0021]
【発明の実施の形態】図1に、この発明にかかる過電流
保護機能を有するアクチュエータ駆動回路についてその
一実施形態を示す。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an embodiment of an actuator drive circuit having an overcurrent protection function according to the present invention.
【0022】この実施形態の回路は、例えば前述した車
載用内燃機関の燃料ポンプ駆動回路にあって、その負荷
に、前記配線のショートによる短絡やハーフロック等に
起因する過電流が流れたとき、パワートランジスタなど
からなる駆動素子を保護する回路として構成されてい
る。The circuit of this embodiment is, for example, in the fuel pump drive circuit for an on-vehicle internal combustion engine described above, and when an overcurrent resulting from a short circuit due to a short circuit of the wiring or a half lock flows in the load, It is configured as a circuit that protects a drive element such as a power transistor.
【0023】はじめに、図1を参照して、この実施形態
にかかる回路の構成についてまず詳述する。こうした駆
動回路では通常、エンジン制御装置等の制御装置10か
ら駆動指令としてゲート信号GSが入力されることによ
ってパワートランジスタなどの駆動素子2がオンとな
り、負荷であるポンプモータ1が駆動される。First, the configuration of the circuit according to this embodiment will be described in detail with reference to FIG. In such a drive circuit, a drive signal 2 such as a power transistor is normally turned on by inputting a gate signal GS as a drive command from a control device 10 such as an engine control device, and a pump motor 1 that is a load is driven.
【0024】しかし、上記燃料ポンプなどにあっては前
述のように、配線のショートによる短絡やハーフロック
と称されるごみ等による燃料搬送路の閉塞に起因して過
電流状態に陥る擬似的な短絡が発生することがある。そ
して、このような状態が持続される場合には上記駆動素
子2が破壊されることにもなりかねない。However, in the above fuel pump and the like, as described above, a pseudo current in which an overcurrent state is caused due to a short circuit due to a short circuit of wiring or a blockage of a fuel transfer path due to dust called half lock. A short circuit may occur. If such a state is maintained, the drive element 2 may be destroyed.
【0025】また一方、これら同じような過電流状態と
はいえ、上記配線のショートによる短絡の場合には、極
力早い時期に駆動素子2をオフせしめることがその破壊
等を避ける上で望ましいが、上記ハーフロックの場合に
は、駆動素子2が破壊しない程度に極力その駆動状態を
維持せしめることが上記ごみ等を流し、ひいてはハーフ
ロック状態から早期回復せしめる上で望ましいなど、短
絡の内容に応じてその要求される保護内容が一様でない
ことも前述した。特に、上記燃料ポンプなどの車載用ア
クチュエータにあっては、このような過電流に対する保
護内容が車両の走行に直接影響を及ぼすこととなるた
め、それら要求される保護内容にどのように対処するか
は重要な問題となっている。On the other hand, even in the same overcurrent state, in the case of a short circuit due to the short circuit of the wiring, it is desirable to turn off the driving element 2 as early as possible in order to avoid the destruction thereof. In the case of the half lock, it is desirable to maintain the drive state as much as possible so that the drive element 2 is not destroyed, in order to flush the dust and the like and to recover the half lock state early. As mentioned above, the required protection contents are not uniform. In particular, in the case of the above-described fuel pump and other vehicle-mounted actuators, the protection content against such overcurrent will directly affect the running of the vehicle. Therefore, how to deal with the required protection content. Has become an important issue.
【0026】そこでこの実施形態の回路では、同図1に
示されるように、上記駆動素子2の出力端子と接地との
間にシャント抵抗3を設け、そこに発生する電圧VLを
通じて負荷電流を監視するとともに、コンパレータ4、
充放電切替え回路5、積分回路6、及びヒステリシスコ
ンパレータ7によって可変タイマ回路を構成し、負荷に
流れる過電流の大きさに応じて異なるタイマ時間がこの
タイマ回路に可変設定されるようにしている。そして、
同タイマ回路に可変設定されるタイマ時間に達したと
き、アンドゲート8を通じて上記駆動指令(ゲート信
号)GSを遮断し、上記駆動素子2に駆動信号DSが加
わらないようにする。Therefore, in the circuit of this embodiment, as shown in FIG. 1, a shunt resistor 3 is provided between the output terminal of the driving element 2 and the ground, and the load current is monitored through the voltage VL generated there. And the comparator 4,
The charge / discharge switching circuit 5, the integrating circuit 6, and the hysteresis comparator 7 constitute a variable timer circuit so that different timer times can be variably set in the timer circuit according to the magnitude of the overcurrent flowing through the load. And
When the timer time variably set in the timer circuit is reached, the drive command (gate signal) GS is cut off through the AND gate 8 so that the drive signal DS is not applied to the drive element 2.
【0027】以下、可変タイマ回路を構成するこれら各
回路について、その具体構成並びに機能を順次説明す
る。まず、コンパレータ4は、上記負荷電流が過電流状
態にあるか否かを監視する回路である。この回路4は、
上記負荷電流に対応した電圧VLが非反転入力に、また
過電流状態を判定するための判定電圧Vrefが反転入
力に加えられる比較器41を有して構成されている。こ
の判定結果は充放電切替え回路5に加えられる。The specific configuration and function of each of these circuits that make up the variable timer circuit will be sequentially described below. First, the comparator 4 is a circuit that monitors whether the load current is in an overcurrent state. This circuit 4
It is configured to have a comparator 41 to which a voltage VL corresponding to the load current is applied to a non-inverting input and a determination voltage Vref for determining an overcurrent state is applied to an inverting input. This judgment result is added to the charge / discharge switching circuit 5.
【0028】充放電切替え回路5は、このコンパレータ
4による過電流状態か否かの判定結果に応じて、その後
段にある積分回路6の充放電動作を切り替える回路であ
る。この回路5は、上記コンパレータ4によって過電流
状態である旨判定されている期間、すなわち VL > Vref である期間だけオンとなるトランジスタ51と、同コン
パレータ4によって過電流状態ではない旨判定されてい
る期間、すなわち VL ≦ Vref である期間だけオンとなるトランジスタ52とを有して
構成されている。なお、同充放電切替え回路5によれ
ば、上記トランジスタ51がオンとなるとき、その過電
流の大きさに直接対応している上記電圧VLがそのまま
積分回路6に取り込まれ、コンデンサ61に電荷が蓄積
されるようになる。The charging / discharging switching circuit 5 is a circuit for switching the charging / discharging operation of the integrating circuit 6 in the subsequent stage according to the result of the judgment by the comparator 4 as to whether or not it is in the overcurrent state. The circuit 5 is judged by the comparator 4 to be in the overcurrent state, that is, the transistor 51 which is turned on only during the period in which VL> Vref, and the comparator 4 to judge that the circuit 5 is not in the overcurrent state. The transistor 52 is turned on for a period, that is, a period of VL ≤ Vref. According to the charge / discharge switching circuit 5, when the transistor 51 is turned on, the voltage VL directly corresponding to the magnitude of the overcurrent is taken into the integrating circuit 6 as it is, and the capacitor 61 is charged. It will be accumulated.
【0029】積分回路6は、基本的にはコンデンサ61
と抵抗62とからなるCR積分回路によって構成されて
いる。したがって、その充電時定数も基本的にはそれら
素子定数に対応したCR1なる時定数を持つこととなる
が、上記トランジスタ51がオンとなっているときの出
力電圧の立上り方は、上記取り込まれる電圧VLに応じ
て異なったものとなる。すなわち、上記電圧VLが高い
ほど(過電流が大きいほど)積分回路6の出力電圧は速
く立ち上がり、同電圧VLが低いほど(過電流が小さい
ほど)積分回路6の出力電圧は緩やかに立ち上がる。The integrating circuit 6 basically comprises a capacitor 61.
And a resistor 62, which is a CR integrator circuit. Therefore, the charging time constant basically also has a time constant CR1 corresponding to those element constants. However, the rise of the output voltage when the transistor 51 is on depends on the taken-in voltage. It will be different depending on the VL. That is, the higher the voltage VL (the larger the overcurrent), the faster the output voltage of the integrating circuit 6 rises, and the lower the voltage VL (the smaller the overcurrent), the more gently the output voltage of the integrating circuit 6 rises.
【0030】他方、この積分回路6において、上記トラ
ンジスタ52がオンとなる放電時には、上記コンデンサ
61に充電されている電荷は抵抗62及び抵抗63を介
して放電されるようになる。すなわちこのとき、同コン
デンサ61に充電されている電荷は、C(R1+R2)
なる時定数にて、上記過電流の大きさには拘わりなく一
定の速さで放電されるようになる。On the other hand, in the integrating circuit 6, at the time of discharging when the transistor 52 is turned on, the electric charge charged in the capacitor 61 is discharged through the resistor 62 and the resistor 63. That is, at this time, the charge stored in the capacitor 61 is C (R1 + R2).
With such a time constant, discharge is performed at a constant speed regardless of the magnitude of the overcurrent.
【0031】そしてこの可変タイマ回路において、ヒス
テリシスコンパレータ7は、第1の閾値電圧Vth1
と、該第1の閾値電圧Vth1よりも小さい第2の閾値
電圧Vth2との2つの閾値を有し、上記積分回路6の
出力電圧とこれら第1及び第2の閾値電圧Vth1及び
Vth2との比較のもとにタイマアップ信号及びタイマ
リセット信号を形成する回路である。In this variable timer circuit, the hysteresis comparator 7 has the first threshold voltage Vth1.
And a second threshold voltage Vth2 that is smaller than the first threshold voltage Vth1, and compares the output voltage of the integration circuit 6 with the first and second threshold voltages Vth1 and Vth2. It is a circuit that forms a timer-up signal and a timer-reset signal based on the above.
【0032】すなわち同回路7は、上記第1或いは第2
の閾値電圧Vth1及びVth2が非反転入力に、また
上記積分回路6の出力電圧が反転入力に加えられる比較
器71をはじめ、同比較器71の出力CSに基づくトラ
ンジスタ74のオン/オフ態様に応じて上記第1及び第
2の閾値電圧Vth1及びVth2が切替え設定される
分圧回路(抵抗72、73及び75)を有して構成され
ており、上記積分回路6の充放電動作に伴って、・積分
回路6の出力電圧が上記第1の閾値電圧Vth1に達し
たときには、その出力CSが論理ハイレベルから論理ロ
ーレベルに反転されるタイマアップ信号を出力する。ま
たこのとき、同出力CSが論理ローレベルとなることに
伴ってトランジスタ74がオンとなり、比較器71の閾
値電圧が第2の閾値電圧Vth2に切り替わる。・他
方、積分回路6の出力電圧が上記第2の閾値電圧Vth
2未満に低下したときには、同出力CSが論理ローレベ
ルから論理ハイレベルに反転されるタイマリセット信号
を出力する。またこのとき、同出力CSが論理ハイレベ
ルとなることに伴ってトランジスタ74がオフとなり、
比較器71の閾値電圧が第1の閾値電圧Vth1に切り
替わる。といった動作を繰り返し実行する。That is, the same circuit 7 is provided in the first or second circuit.
Threshold voltage Vth1 and Vth2 are applied to the non-inverting input, and the output voltage of the integrating circuit 6 is applied to the inverting input. And a voltage divider circuit (resistors 72, 73 and 75) in which the first and second threshold voltages Vth1 and Vth2 are switched and set. With the charging / discharging operation of the integrating circuit 6, When the output voltage of the integrating circuit 6 reaches the first threshold voltage Vth1, the output CS outputs a timer-up signal that is inverted from a logic high level to a logic low level. At this time, the transistor 74 is turned on as the output CS becomes a logic low level, and the threshold voltage of the comparator 71 is switched to the second threshold voltage Vth2. On the other hand, the output voltage of the integrating circuit 6 is the second threshold voltage Vth.
When it falls below 2, the output CS outputs a timer reset signal which is inverted from a logic low level to a logic high level. At this time, the transistor 74 is turned off as the output CS becomes a logic high level,
The threshold voltage of the comparator 71 switches to the first threshold voltage Vth1. Such an operation is repeatedly executed.
【0033】ヒステリシスコンパレータ7においてこう
した動作が実行されることにより、結局この可変タイマ
回路にあっては、充放電切替え回路5のトランジスタ5
1がオンとなって積分回路6の充電動作が開始されてか
ら上記タイマアップ信号が出力されるまでがオンタイマ
時間となり、また充放電切替え回路5のトランジスタ5
2がオンとなって積分回路6の放電動作が開始されてか
ら上記タイマリセット信号が出力されるまでがオフタイ
マ時間となる。そしてこのうち、オンタイマ時間のみ
が、上記監視される過電流の大きさに応じて可変設定さ
れるようになる。この可変設定されるタイマ時間、すな
わちオンタイマ時間に達したとき、アンドゲート8を通
じてゲート信号GSが遮断されるようになることは上述
した通りである。Since such an operation is executed in the hysteresis comparator 7, in the variable timer circuit, the transistor 5 of the charge / discharge switching circuit 5 is eventually obtained.
1 is turned on and the charging operation of the integration circuit 6 is started until the timer up signal is output is the on timer time, and the transistor 5 of the charge / discharge switching circuit 5 is
The off-timer time is from the time when 2 is turned on and the discharge operation of the integrating circuit 6 is started until the timer reset signal is output. Of these, only the on-timer time is variably set according to the magnitude of the monitored overcurrent. As described above, the gate signal GS is cut off through the AND gate 8 when the variably set timer time, that is, the ON timer time is reached.
【0034】ここで、この可変タイマ回路において上記
オンタイマ時間がどのように、またどの程度可変設定さ
れるかについて具体的に考察してみる。まず、上記積分
回路6を構成するコンデンサ61に電荷の蓄電がないと
きにはどのように上記オンタイマ時間が可変設定される
かについて考察する。Now, let us consider specifically how and to what extent the on-timer time is variably set in this variable timer circuit. First, let us consider how the on-timer time is variably set when no charge is stored in the capacitor 61 forming the integration circuit 6.
【0035】上記時定数CR1からなる積分回路6にお
いて、その入力電圧をVinとすると、該入力電圧Vi
nが加えられたときに同回路中に流れる電流は、これを
iとすると、 i=(Vin×e^(-t/CR1) )/R1 …(1) となる。ここで、「^( )」はべき乗を表す。In the integrating circuit 6 having the time constant CR1, when the input voltage is Vin, the input voltage Vi
The current flowing through the circuit when n is added is i = (Vin × e ^ (-t / CR1)) / R1 (1), where i is the current. Here, “^ ()” represents exponentiation.
【0036】よって、同積分回路6の出力電圧は、これ
をVoutとすると、 Vout=Vin(1−e^(-t/CR1) ) …(2) となり、該出力電圧Voutの時間に対する変化すなわ
ち傾きは、上記入力電圧Vinの大きさによって左右さ
れることがわかる。Therefore, when the output voltage of the integrator circuit 6 is Vout, Vout = Vin (1-e ^ (-t / CR1)) (2), and the change of the output voltage Vout with time, that is, It can be seen that the slope depends on the magnitude of the input voltage Vin.
【0037】そしてこのとき、同出力電圧Voutがヒ
ステリシスコンパレータ7の第1の閾値電圧Vth1に
到達する時間、すなわち上記オンタイマ時間は、これを
Tとすると、 T=−CR1×log(1−Vth1/Vin) …(3) となる。なおこのとき、上記入力電圧Vinは電圧VL
(負荷の過電流量に対応した電圧)にほぼ等しいと考え
られるため、同(3)式は、 T=−CR1×log(1−Vth1/VL) …(3)’ として表すこともできる。At this time, when the output voltage Vout reaches the first threshold voltage Vth1 of the hysteresis comparator 7, that is, the on-timer time is T, then T = -CR1 × log (1-Vth1 / Vin) (3) At this time, the input voltage Vin is equal to the voltage VL.
Since it is considered to be almost equal to (voltage corresponding to the amount of overcurrent of the load), the equation (3) can also be expressed as T = −CR1 × log (1-Vth1 / VL) (3) ′.
【0038】一方、同積分回路6において時定数C(R
1+R2)のもとに放電が行われ、上記オフタイマ時間
を経た直後、すなわちコンデンサ61にヒステリシスコ
ンパレータ7の第2の閾値電圧Vth2に対応した電荷
CVth2が蓄電されている状態から再度充電が行われ
たとすると、その入力電圧Vinが加えられたときに同
回路中に流れる電流iは、 i=(Vin−Vth2)×e^(-t/CR1) )/R1 …(4) となる。On the other hand, the time constant C (R
1 + R2), discharge is performed, and immediately after the off-timer time has passed, that is, charge is performed again from the state where the charge CVth2 corresponding to the second threshold voltage Vth2 of the hysteresis comparator 7 is stored in the capacitor 61. Then, when the input voltage Vin is applied, the current i flowing in the circuit is i = (Vin-Vth2) * e ^ (-t / CR1)) / R1 (4).
【0039】よってこの場合、同積分回路6の出力電圧
Voutは、 Vout=Vin(1−e^(-t/CR1) )+Vth2×e^(-t/CR1) …(5) となり、該出力電圧Voutの時間に対する変化すなわ
ち傾きも、上記入力電圧Vinの大きさによって左右さ
れることがわかる。Therefore, in this case, the output voltage Vout of the integrating circuit 6 is Vout = Vin (1-e ^ (-t / CR1)) + Vth2 × e ^ (-t / CR1) (5) It can be seen that the change, that is, the slope, of the voltage Vout with time also depends on the magnitude of the input voltage Vin.
【0040】そしてこのとき、同出力電圧Voutがヒ
ステリシスコンパレータ7の第1の閾値電圧Vth1に
到達する時間、すなわちオンタイマ時間は、これをTと
すると、 T=−CR1×log{(Vin−Vth1)/(Vin−Vth2) …(6) となる。ここでも、上記入力電圧Vinは電圧VLにほ
ぼ等しいと考えられるため、同(6)式は、 T=−CR1×log{(VL−Vth1)/(VL−Vth2) …(6)’ として表されるようになる。At this time, the time taken for the output voltage Vout to reach the first threshold voltage Vth1 of the hysteresis comparator 7, that is, the on-timer time, is T = -CR1 * log {(Vin-Vth1). / (Vin-Vth2) (6) Again, since the input voltage Vin is considered to be substantially equal to the voltage VL, the equation (6) is expressed as T = −CR1 × log {(VL-Vth1) / (VL-Vth2) ... (6) ′. Will be done.
【0041】可変タイマ回路にあってはこのように、上
記積分回路6を構成するコンデンサ61への電荷蓄電の
有無に拘わらず、上記電圧VL、すなわち過電流の大き
さに応じてオンタイマ時間が可変設定されるようにな
る。In the variable timer circuit, as described above, the on-timer time is variable according to the voltage VL, that is, the magnitude of the overcurrent, regardless of whether or not the charge is stored in the capacitor 61 forming the integrating circuit 6. Will be set.
【0042】次に、同可変タイマ回路においてこのオン
タイマ時間がどの程度可変設定されるかについて考察す
る。上記コンデンサ61に電荷の蓄電がないとき、オン
タイマ時間Tが(3)式、若しくは(3)’式のように
設定されることは上述した。Next, how much the on-timer time is variably set in the variable timer circuit will be considered. It has been described above that the on-timer time T is set according to the equation (3) or the equation (3) ′ when there is no charge stored in the capacitor 61.
【0043】ここで、上記第1の閾値電圧Vth1が例
えば Vth1=2.00[V] であるとするときに、前記配線のショートによる短絡
時、その流れる過電流に対応した電圧VLが、例えば VL=12.00[V] であり、また前記ハーフロックによる疑似短絡時、その
流れる過電流に対応した電圧VLが、例えば VL=5.00[V] または =4.00[V] または =3.00[V] または =2.01[V] であるとすると、前記配線のショートによる短絡時のオ
ンタイマ時間Tと、前記ハーフロックによる疑似短絡時
のオンタイマ時間Tとの比は、上記(3)’式により、 ハーフロック時の電圧VLが5.00[V]のとき→ 2.8倍 4.00[V]のとき→ 3.8倍 3.00[V]のとき→ 6.0倍 2.01[V]のとき→29.1倍 となる。When the first threshold voltage Vth1 is, for example, Vth1 = 2.00 [V], the voltage VL corresponding to the overcurrent flowing when the short circuit occurs due to the short circuit of the wiring is, for example, VL = 12.00 [V], and in the pseudo short circuit due to the half lock, the voltage VL corresponding to the overcurrent flowing therethrough is, for example, VL = 5.00 [V] or = 4.00 [V] or = Assuming 3.00 [V] or = 2.01 [V], the ratio of the on-timer time T at the time of a short circuit due to the short circuit of the wiring and the on-timer time T at the time of a pseudo short circuit due to the half lock is the above ( By the formula 3) ′, when the voltage VL at the time of half lock is 5.00 [V] → 2.8 times 4.00 [V] → 3.8 times 3.00 [V] → 6. 0 times 2.01 [V] Can → 29.1 times become.
【0044】同可変タイマ回路にあってはこのように、
電圧VL(過電流の大きさ)に応じてオンタイマ時間が
大幅に変化するようになる。なお、ハーフロック時この
電圧VLが上記閾値電圧Vth1よりも僅かだけ上回っ
ているような場合、すなわち同電圧VLが、 2.00 < VL < 2.01 といった範囲にある場合には、上記オンタイム時間Tが
前記配線のショートによる短絡時の30倍以上となる
が、このような僅かな過電流状態が持続される分には上
記駆動素子2が破壊されることはない。In the variable timer circuit,
The on-timer time greatly changes according to the voltage VL (the magnitude of the overcurrent). When the voltage VL is slightly higher than the threshold voltage Vth1 during the half lock, that is, when the voltage VL is in the range of 2.00 <VL <2.01, the on-time is set. The time T is 30 times or more than that at the time of a short circuit due to the short circuit of the wiring, but the driving element 2 is not destroyed by such a small overcurrent state.
【0045】一方、上記コンデンサ61にヒステリシス
コンパレータ7の第2の閾値電圧Vth2に対応した電
荷CVth2が蓄電されている状態から再度充電が行わ
れる場合、すなわち連続した充電動作が行われる場合、
該オンタイマ時間Tは上述のように(6)式、若しくは
(6)’式のように設定されるようになる。On the other hand, when the capacitor 61 is charged again from the state where the electric charge CVth2 corresponding to the second threshold voltage Vth2 of the hysteresis comparator 7 is stored, that is, when the continuous charging operation is performed,
The on-timer time T is set according to the equation (6) or the equation (6) ′ as described above.
【0046】ここで、上記第1及び第2の閾値電圧Vt
h1及びVth2が例えば Vth1=2.00[V] Vth2=0.50[V] であるとするときに、前記配線のショートによる短絡
時、その流れる過電流に対応した電圧VLが、ここでも
例えば VL=12.00[V] であり、また前記ハーフロックによる疑似短絡時、その
流れる過電流に対応した電圧VLが、やはり VL=5.00[V] または =4.00[V] または =3.00[V] または =2.01[V] であるとすると、前記配線のショートによる短絡時のオ
ンタイマ時間Tと、前記ハーフロックによる疑似短絡時
のオンタイマ時間Tとの比は、上記(6)’式により、 ハーフロック時の電圧VLが5.00[V]のとき→ 2.9倍 4.00[V]のとき→ 4.0倍 3.00[V]のとき→ 6.6倍 2.01[V]のとき→35.9倍 となる。Here, the first and second threshold voltages Vt
When h1 and Vth2 are, for example, Vth1 = 2.00 [V] Vth2 = 0.50 [V], the voltage VL corresponding to the overcurrent flowing therethrough is short-circuited when the wiring is short-circuited. VL = 12.00 [V], and at the time of the pseudo short circuit due to the half lock, the voltage VL corresponding to the flowing overcurrent is VL = 5.00 [V] or = 4.00 [V] or = Assuming 3.00 [V] or = 2.01 [V], the ratio of the on-timer time T at the time of a short circuit due to the short circuit of the wiring and the on-timer time T at the time of a pseudo short circuit due to the half lock is the above ( 6) ′ expression, when the voltage VL at half lock is 5.00 [V] → 2.9 times 4.00 [V] → 4.0 times 3.00 [V] → 6. 6 times 2.01 [V] When → 35.9 times become.
【0047】因みに、先のコンデンサ61に電荷の蓄電
がないときのオンタイマ時間Tと、この第2の閾値電圧
Vth2に対応した電荷CVth2が蓄電されていると
きのオンタイマ時間Tとの比は、上記 Vth2=0.50[V] の条件において1.3倍となっている。この比を小さく
したい場合には、該第2の閾値電圧Vth2をより低い
電圧に設定すればよく、同第2の閾値電圧Vth2を Vth2=0[V] に設定することで、この比が1、すなわち同じオンタイ
マ時間となる。Incidentally, the ratio of the on-timer time T when the electric charge is not stored in the previous capacitor 61 and the on-timer time T when the electric charge CVth2 corresponding to the second threshold voltage Vth2 is stored is the above. It is 1.3 times that under the condition of Vth2 = 0.50 [V]. When it is desired to reduce this ratio, the second threshold voltage Vth2 may be set to a lower voltage. By setting the second threshold voltage Vth2 to Vth2 = 0 [V], the ratio becomes 1 That is, they have the same on-timer time.
【0048】何れにせよ、この可変タイマ回路によれ
ば、上記電圧VL(過電流の大きさ)に応じてオンタイ
マ時間が大きく変化するようになることがわかる。図2
及び図3はそれぞれ、こうした可変タイマ回路を具える
同実施形態の駆動回路の動作例を示したものであり、次
に、これら図2及び図3を併せ参照して、同実施形態の
回路の過電流保護動作を更に詳述する。In any case, according to this variable timer circuit, it is understood that the on-timer time greatly changes according to the voltage VL (the magnitude of the overcurrent). FIG.
3 and FIG. 3 respectively show an operation example of the drive circuit of the same embodiment including such a variable timer circuit. Next, referring to FIGS. 2 and 3 together, the circuit of the same embodiment will be described. The overcurrent protection operation will be described in more detail.
【0049】まず、図2を参照して、前記配線のショー
トによる短絡時と前記ハーフロック等による疑似短絡時
とで、それぞれどのような保護動作がこの実施形態の回
路によって行われるかについて説明する。First, with reference to FIG. 2, what kind of protection operation is performed by the circuit of this embodiment at the time of short circuit due to the short circuit of the wiring and at the time of pseudo short circuit due to the half lock or the like will be described. .
【0050】なお同図2において、図2(a)は、前記
制御装置10から加えられるゲート信号(駆動指令)G
Sの推移を示し、図2(b)は、前記アンドゲート8の
出力である駆動信号DSの推移を示している。また、図
2(c)は、前記負荷電流に対応した電圧VLの推移を
示し、図2(d)、(e)はそれぞれ、前記積分回路6
の入力電圧(Vin)並びに出力電圧(Vout)の推
移を示している。そして図2(f)は、前記タイマアッ
プ信号、或いはタイマリセット信号となる前記ヒステリ
シスコンパレータ7の出力CSについて、その論理レベ
ル推移を示している。In FIG. 2, FIG. 2A shows a gate signal (drive command) G applied from the controller 10.
2B shows the transition of S, and FIG. 2B shows the transition of the drive signal DS which is the output of the AND gate 8. Further, FIG. 2C shows a transition of the voltage VL corresponding to the load current, and FIGS. 2D and 2E respectively show the integrating circuit 6
3 shows the transition of the input voltage (Vin) and the output voltage (Vout) of the. Then, FIG. 2F shows the transition of the logic level of the output CS of the hysteresis comparator 7 which becomes the timer up signal or the timer reset signal.
【0051】さていま、ヒステリシスコンパレータ7の
出力CSが論理ハイレベルにあるとするときに、図2
(a)に示される態様で、時刻t11に制御装置10から
ゲート信号GSの印加が開始されたとすると、同時刻t
11にアンドゲート8でのアンド条件が成立し、図2
(b)に示される態様で、駆動信号DSが前記駆動素子
2に加えられる。駆動素子2は、こうして駆動信号DS
が加えられることによりオンとなり、同時刻t11をもっ
て、負荷であるモータ1の駆動を開始する。Now, assuming that the output CS of the hysteresis comparator 7 is at a logic high level, as shown in FIG.
If the application of the gate signal GS from the control device 10 is started at the time t11 in the mode shown in FIG.
The AND condition at AND gate 8 is established in 11 and FIG.
In the mode shown in (b), the drive signal DS is applied to the drive element 2. The drive element 2 is thus driven by the drive signal DS
Is turned on by the addition of, and at the same time t11, driving of the motor 1, which is a load, is started.
【0052】ここで、モータ1には通常、その駆動の開
始に際して突入電流が流れるため、負荷電圧VLにもこ
のとき、図2(c)に示される態様で、この突入電流に
起因する電圧変動が生じるようになる。そして、該変動
した電圧VLが前記判定電圧Vrefを超えれば、前記
コンパレータ4によって過電流状態である旨判定され、
この電圧VLが判定電圧Vrefを超えている期間だけ
前記充放電切替え回路5のトランジスタ51がオンとな
る。このため、積分回路6においても、図2(d)に示
される態様で入力電圧が生じるようになるが、その後す
ぐに放電動作に切り替えられるようになるため、その出
力電圧は、図2(e)に示される態様で、即座に減衰す
る。すなわち同実施形態の回路にあって、こうした突入
電流に起因して生じる過電流は好適に無視される。Since a rush current normally flows through the motor 1 at the start of its drive, the voltage fluctuation caused by the rush current is also applied to the load voltage VL in the manner shown in FIG. 2 (c). Will occur. If the changed voltage VL exceeds the determination voltage Vref, the comparator 4 determines that the overcurrent state is present,
Only when the voltage VL exceeds the determination voltage Vref, the transistor 51 of the charge / discharge switching circuit 5 is turned on. Therefore, also in the integrator circuit 6, the input voltage is generated in the manner shown in FIG. 2D, but the discharge operation is immediately switched to, so that the output voltage is changed to that in FIG. ), It decays immediately. That is, in the circuit of the same embodiment, the overcurrent generated due to such an inrush current is preferably ignored.
【0053】ところがその後、時刻t12に、何らかの原
因により、前記配線のショートによる短絡が発生したと
すると、その大きな過電流によって、上記電圧VLは、
図2(c)に示される態様で急激に増大する。However, after that, at time t12, if a short circuit due to the short circuit of the wiring occurs for some reason, the voltage VL becomes large due to the large overcurrent.
It rapidly increases in the manner shown in FIG.
【0054】そして、このような過電流が生じた場合、
同実施形態の回路にあっては上述のように、 ・コンパレータ4によって、過電流が生じている旨、す
なわち同電圧VLが前記判定電圧Vrefを超えている
旨判定される。 ・その結果、充放電切替え回路5のトランジスタ51が
オンとなる。といった過程を経て、図2(d)に示され
る態様で、上記電圧VLが積分回路6に入力され、且つ
該積分回路6からは、図2(e)に示される態様で、そ
の充電電圧が出力されるようになる。When such an overcurrent occurs,
In the circuit of the embodiment, as described above, the comparator 4 determines that an overcurrent has occurred, that is, that the voltage VL exceeds the determination voltage Vref. -As a result, the transistor 51 of the charge / discharge switching circuit 5 is turned on. 2D, the voltage VL is input to the integrator circuit 6, and the charging voltage of the integrator circuit 6 is changed from the integrator circuit 6 in the manner shown in FIG. 2E. It will be output.
【0055】なおこのとき、同積分回路6の出力電圧
が、先の(2)式によるように、その入力電圧である上
記電圧VLのレベル(過電流の大きさ)に応じて推移
し、且つ先の(3)式或いは(3)’式に基づき求まる
時間にてヒステリシスコンパレータ7の第1の閾値電圧
Vth1に到達するようになることも上述した。ここで
の例では、上記時刻t12に過電流が検出されてのち、時
刻t13に、同積分回路6の出力電圧が上記第1の閾値電
圧Vth1に到達するとしている。すなわちこの場合、
上記オンタイマ時間は、図2(e)にも併せ示されるよ
うに、(時刻t13−時刻t12)に対応した短い時間とな
る。At this time, the output voltage of the integrator circuit 6 changes according to the level (the magnitude of the overcurrent) of the voltage VL, which is the input voltage, as expressed by the equation (2), and It has also been described above that the first threshold voltage Vth1 of the hysteresis comparator 7 is reached in a time period calculated based on the equation (3) or the equation (3) ′. In this example, after the overcurrent is detected at the time t12, the output voltage of the integrating circuit 6 reaches the first threshold voltage Vth1 at the time t13. That is, in this case,
The on-timer time is a short time corresponding to (time t13-time t12), as also shown in FIG. 2 (e).
【0056】こうして時刻t13に上記第1の閾値電圧V
th1に到達すると、同実施形態の回路にあっては、図
2(f)に示される態様で、ヒステリシスコンパレータ
7からタイマアップ信号が出力される。すなわち、同ヒ
ステリシスコンパレータ7の出力CSが論理ハイレベル
から論理ローレベルに反転する。Thus, at time t13, the first threshold voltage V
When th1 is reached, in the circuit of the embodiment, the timer up signal is output from the hysteresis comparator 7 in the mode shown in FIG. 2 (f). That is, the output CS of the hysteresis comparator 7 is inverted from the logic high level to the logic low level.
【0057】これにより、アンドゲート8にあってはそ
のアンド条件が否成立となり、前記ゲート信号GSが保
持されているにも拘わらず、図2(b)に示される態様
で、駆動素子2に加えられる駆動信号DSが遮断される
ようになる。すなわち、図2(c)に示される態様で駆
動素子2への通電が停止されて、その保護が図られるよ
うになる。As a result, the AND condition is not satisfied in the AND gate 8 and the drive element 2 is driven in the mode shown in FIG. 2B even though the gate signal GS is held. The applied drive signal DS is cut off. That is, the energization to the drive element 2 is stopped in the mode shown in FIG. 2C, and the protection is achieved.
【0058】一方、こうしてタイマアップ信号が出力さ
れることにより、ヒステリシスコンパレータ7にあって
は、トランジスタ74がオンとなり、その閾値が、上記
第1の閾値電圧Vth1からこれよりも電圧の低い第2
の閾値電圧Vth2に変更される。同実施形態の回路に
おいて、これら第1及び第2の閾値電圧Vth1及びV
th2の関係は、図2(e)に示される通りであるとす
る。そして、・コンパレータ4によって、上記電圧VL
が判定電圧Vref以下である旨判定される(この時点
では駆動素子2への通電が停止されている)。・その結
果、充放電切替え回路5のトランジスタ52がオンとな
る。といった過程を経て、同図2(e)に示される態様
で、積分回路6の放電動作が開始され、その出力電圧
が、該変更された第2の閾値電圧Vth2以下となった
とき、図2(f)に示される態様で、同ヒステリシスコ
ンパレータ7からタイマリセット信号が出力される。す
なわち、ヒステリシスコンパレータ7の出力CSが論理
ローレベルから再び論理ハイレベルに反転する。ここで
の例では、上記時刻t13に積分回路6の放電動作が開始
されてのち、時刻t14に、その出力電圧が第2の閾値電
圧Vth2以下となり、こうした論理レベル反転が行わ
れるとしている。On the other hand, by outputting the timer-up signal in this way, in the hysteresis comparator 7, the transistor 74 is turned on, and the threshold value of the second threshold voltage Vth1 is lower than the second threshold voltage Vth1.
Is changed to the threshold voltage Vth2. In the circuit of the embodiment, the first and second threshold voltages Vth1 and Vth
It is assumed that the relationship of th2 is as shown in FIG. And, by the comparator 4, the voltage VL
Is determined to be equal to or lower than the determination voltage Vref (at this point, the energization of the drive element 2 is stopped). -As a result, the transistor 52 of the charge / discharge switching circuit 5 is turned on. 2 (e), the discharging operation of the integrating circuit 6 is started, and the output voltage thereof becomes equal to or lower than the changed second threshold voltage Vth2, as shown in FIG. In the mode shown in (f), the timer reset signal is output from the hysteresis comparator 7. That is, the output CS of the hysteresis comparator 7 is inverted from the logic low level to the logic high level again. In this example, after the discharging operation of the integrating circuit 6 is started at the time t13, the output voltage becomes equal to or lower than the second threshold voltage Vth2 at the time t14, and such logic level inversion is performed.
【0059】こうしてヒステリシスコンパレータ7の出
力CSが論理ハイレベルとなれば、その閾値としても再
び上記第1の閾値電圧Vth1が選ばれるようになり、
またアンドゲート8にあっても、上記保持されているゲ
ート信号GSとのアンド条件が再び成立し、図2(b)
に示される態様で、駆動信号DSの遮断が解除されるよ
うになる。When the output CS of the hysteresis comparator 7 becomes a logic high level in this way, the first threshold voltage Vth1 is again selected as the threshold value,
Also in the AND gate 8, the AND condition with the held gate signal GS is satisfied again, and FIG.
In the mode shown in, the cutoff of the drive signal DS is released.
【0060】そして、もしも、(時刻t14−時刻t13)
といった時間に相当するオフタイマ時間が経過する間
に、上述した配線のショート等による短絡状態から正常
状態に復帰されていれば、図2(c)に示される態様
で、駆動素子2によるモータ1の駆動が再開される。Then, if (time t14-time t13)
If the normal state is restored from the short-circuited state due to the wiring short-circuiting or the like while the off-timer time corresponding to such time elapses, the motor 1 driven by the drive element 2 in the mode shown in FIG. The drive is restarted.
【0061】他方、その後の時刻t15に、前述したごみ
等による燃料搬送路の閉塞等に起因してハーフロックが
発生したとすると、過電流とはいえ先の配線ショート時
よりは小さい電流によって、上記電圧VLは、図2
(c)に示される態様でやや増大する。On the other hand, if a half lock occurs at time t15 after that due to the blockage of the fuel transfer path due to the above-mentioned dust and the like, even though it is an overcurrent, a current smaller than that at the time of the previous wiring short circuit causes The voltage VL is as shown in FIG.
It slightly increases in the mode shown in (c).
【0062】そして、このような過電流が生じた場合
も、同実施形態の回路にあっては、 ・コンパレータ4によって、過電流が生じている旨、す
なわち同電圧VLが前記判定電圧Vrefを超えている
旨判定される。 ・その結果、充放電切替え回路5のトランジスタ51が
オンとなる。といった過程を経て、図2(d)に示され
る態様で上記電圧VLが積分回路6に入力され、且つ該
積分回路6からは、図2(e)に示される態様でその充
電電圧が出力されるようになる。Even when such an overcurrent occurs, in the circuit of the embodiment, the fact that the overcurrent is generated by the comparator 4, that is, the same voltage VL exceeds the judgment voltage Vref. It is determined that -As a result, the transistor 51 of the charge / discharge switching circuit 5 is turned on. 2D, the voltage VL is input to the integrator circuit 6, and the charge voltage is output from the integrator circuit 6 in the manner shown in FIG. 2E. Become so.
【0063】そしてこのときも、同積分回路6の出力電
圧は、先の(2)式によるように、その入力電圧である
上記電圧VLのレベル(過電流の大きさ)に応じて推移
し、且つ先の(3)式或いは(3)’式に基づき求まる
時間にてヒステリシスコンパレータ7の第1の閾値電圧
Vth1に到達するようになる。Also at this time, the output voltage of the integrator circuit 6 changes according to the level (the magnitude of the overcurrent) of the voltage VL, which is the input voltage, according to the equation (2). In addition, the first threshold voltage Vth1 of the hysteresis comparator 7 is reached in the time obtained based on the above equation (3) or equation (3) '.
【0064】すなわち、比較的過電流の小さいハーフロ
ック状態にあっては、積分回路6の出力電圧は、同図2
(e)に示されるように、比較的緩やかに立ち上がるよ
うになり、より長いオンタイマ時間を経て上記第1の閾
値電圧Vth1に到達する。ここでの例では、上記時刻
t15に過電流が検出されてのち、時刻t16に、同積分回
路6の出力電圧が上記第1の閾値電圧Vth1に到達す
るとしている。すなわちこの場合、上記オンタイマ時間
は、(時刻t16−時刻t15)に対応した比較的長い時間
となる。That is, in the half-lock state where the overcurrent is relatively small, the output voltage of the integrating circuit 6 is the same as that shown in FIG.
As shown in (e), it rises relatively slowly, and reaches the first threshold voltage Vth1 after a longer ON timer time. In this example, after the overcurrent is detected at the time t15, the output voltage of the integration circuit 6 reaches the first threshold voltage Vth1 at the time t16. That is, in this case, the on-timer time is a relatively long time corresponding to (time t16-time t15).
【0065】そして、こうして積分回路6の出力電圧が
第1の閾値電圧Vth1に到達したのちは、上記同様、 ・図2(f)に示される態様で、ヒステリシスコンパレ
ータ7からタイマアップ信号が出力される。すなわち、
同ヒステリシスコンパレータ7の出力CSが論理ハイレ
ベルから論理ローレベルに反転する。 ・これにより、アンドゲート8にあってはそのアンド条
件が否成立となり、前記ゲート信号GSが保持されてい
るにも拘わらず、図2(b)に示される態様で、駆動素
子2に加えられる駆動信号DSが遮断される。 ・一方、こうしてタイマアップ信号が出力されることに
より、ヒステリシスコンパレータ7にあっては、トラン
ジスタ74がオンとなり、その閾値が、上記第1の閾値
電圧Vth1から上記第2の閾値電圧Vth2に変更さ
れる。 ・充放電切替え回路5のトランジスタ52がオンとなる
ことに基づき積分回路6の放電動作が開始され、その出
力電圧が上記第2の閾値電圧Vth2以下となったと
き、図2(f)に示される態様で、ヒステリシスコンパ
レータ7からタイマリセット信号が出力される。すなわ
ち、ヒステリシスコンパレータ7の出力CSが論理ハイ
レベルに復帰する。といった一連の動作が実行されるよ
うになる。ここでの例では、上記時刻t16に積分回路6
の放電動作が開始されてのち、時刻t17にその出力電圧
が第2の閾値電圧Vth2以下となり、こうした論理レ
ベル反転が行われるとしている。After the output voltage of the integrator circuit 6 reaches the first threshold voltage Vth1 in this way, the same as the above is given: -The timer up signal is output from the hysteresis comparator 7 in the mode shown in FIG. 2 (f). It That is,
The output CS of the hysteresis comparator 7 is inverted from the logic high level to the logic low level. By this, the AND condition is not satisfied in the AND gate 8 and the AND signal is applied to the drive element 2 in the mode shown in FIG. 2B even though the gate signal GS is held. The drive signal DS is cut off. On the other hand, by outputting the timer-up signal in this way, in the hysteresis comparator 7, the transistor 74 is turned on, and the threshold value is changed from the first threshold voltage Vth1 to the second threshold voltage Vth2. It When the discharge operation of the integration circuit 6 is started based on the transistor 52 of the charge / discharge switching circuit 5 being turned on, and the output voltage thereof becomes the second threshold voltage Vth2 or less, as shown in FIG. 2 (f). In this manner, the hysteresis reset signal is output from the hysteresis comparator 7. That is, the output CS of the hysteresis comparator 7 returns to the logical high level. A series of operations such as will be executed. In the example here, the integration circuit 6 is operated at the time t16.
After the discharge operation is started, the output voltage becomes equal to or lower than the second threshold voltage Vth2 at time t17, and such logic level inversion is performed.
【0066】そして、こうしてヒステリシスコンパレー
タ7の出力CSが論理ハイレベルとなれば、やはり同様
に、その閾値としても再度上記第1の閾値電圧Vth1
が選ばれ、またアンドゲート8にあっても、上記保持さ
れているゲート信号GSとのアンド条件が再度成立し
て、駆動信号DSの遮断が解除されるようになる。When the output CS of the hysteresis comparator 7 becomes a logical high level in this way, the threshold value of the first threshold voltage Vth1 is again set in the same manner.
Is selected, and also in the AND gate 8, the AND condition with the held gate signal GS is satisfied again, and the cutoff of the drive signal DS is released.
【0067】このように、同実施形態の回路にあって
は、過電流の大きさに応じて異なる長さのオンタイマ時
間が可変設定されるようになる。このため、前述した ・配線のショートによる短絡等のように、大きな過電流
が流れる場合には、駆動素子2の破壊等を避けるため、
極力早い時期にこれをオフさせたい。 ・ハーフロックによる擬似的な短絡など、過電流が比較
的小さい場合には、ごみ等が流れ、ひいては該ハーフロ
ック状態から早期に回復されるよう、駆動素子2が破壊
しない程度に極力その駆動状態を維持したい。等々、短
絡の内容に応じて一様でない保護要求にも好適に対処す
ることができるようになる。As described above, in the circuit of the present embodiment, the ON timer times of different lengths are variably set according to the magnitude of the overcurrent. Therefore, in order to avoid damage to the driving element 2 when a large overcurrent flows, such as a short circuit due to a short circuit in the wiring,
I want to turn this off as early as possible. When the overcurrent is relatively small, such as a pseudo short circuit due to half-lock, dust or the like flows, and as a result, the drive element 2 is driven as much as possible so that the drive element 2 is not destroyed so that the half-lock state can be recovered early. Want to keep And so on, it becomes possible to suitably deal with the protection requirement which is not uniform depending on the contents of the short circuit.
【0068】次に、図3を参照して、モータ1の高負荷
動作中に上記ハーフロック等が発生し、しかもその後、
正常復帰されずに配線のショートや該ハーフロック等が
繰り返されるような場合、同実施形態の回路の主に上記
可変タイマ回路がどのような挙動を示すかについて参考
までに説明する。Next, referring to FIG. 3, the half lock or the like occurs during the high load operation of the motor 1, and thereafter,
When the short circuit of the wiring, the half lock, etc. are repeated without being restored to the normal state, mainly the behavior of the variable timer circuit of the circuit of the embodiment will be described for reference.
【0069】なお同図3においても、図3(a)は、制
御装置10から加えられるゲート信号(駆動指令)GS
の推移を示し、図3(b)は、アンドゲート8の出力で
ある駆動信号DSの推移を示している。また、図3
(c)は、前記負荷電流に対応した電圧VLの推移を示
し、図3(d)及び(e)はそれぞれ、前記積分回路6
の入力電圧(Vin)並びに出力電圧(Vout)の推
移を示している。そして、図3(f)も同じく、前記タ
イマアップ信号、或いはタイマリセット信号となる前記
ヒステリシスコンパレータ7の出力CSについて、その
論理レベル推移を示している。In FIG. 3A as well, FIG. 3A shows a gate signal (drive command) GS applied from the controller 10.
3B, and FIG. 3B shows the transition of the drive signal DS which is the output of the AND gate 8. FIG.
3C shows the transition of the voltage VL corresponding to the load current, and FIGS. 3D and 3E respectively show the integrating circuit 6
3 shows the transition of the input voltage (Vin) and the output voltage (Vout) of the. Similarly, FIG. 3 (f) also shows the transition of the logic level of the output CS of the hysteresis comparator 7 which becomes the timer up signal or the timer reset signal.
【0070】さてここでは、同図3に示されるように、
時刻t21に、負荷であるモータ1の駆動が開始された
後、同モータ1の高負荷状態での駆動が維持され、時刻
t22にハーフロック状態に陥ることをまず想定してい
る。Now, as shown in FIG.
It is initially assumed that after the driving of the motor 1, which is a load, is started at time t21, the driving of the motor 1 in the high load state is maintained, and that the motor 1 falls into the half lock state at time t22.
【0071】例えばノイズ等による誤動作を防止するた
めに積分回路を具える通常のタイマ回路によっても、一
見、上記実施形態の回路と同等の動作が実現されるかの
ように思われる。しかし、該通常のタイマ回路にあって
は、このような高負荷状態が維持されることでその充電
(積分)レベルがある程度のレベルに達してしまい、そ
の後上記ハーフロック等に陥ったような場合には、該状
態から回復するための十分なオンタイマ時間を確保する
ことができないことがある。At first glance, it seems that an operation equivalent to that of the circuit of the above-described embodiment can be realized even by a normal timer circuit having an integrating circuit for preventing malfunction due to noise or the like. However, in such a normal timer circuit, when such a high load state is maintained, the charge (integral) level reaches a certain level, and then the above half lock or the like occurs. In some cases, it may not be possible to secure a sufficient on-timer time to recover from this state.
【0072】この点、同実施形態の回路にあっては上述
のように、コンパレータ4において前記判定電圧Vre
fを超える負荷電圧VLが検出されることを条件に積分
回路6の充電動作が開始されることから、たとえこのよ
うな高負荷状態が維持される場合であれ、電圧VLがこ
の判定電圧Vrefを超えない以上、該積分回路6にお
いて充電動作が行われることはない。In this respect, in the circuit of the embodiment, as described above, the judgment voltage Vre is calculated in the comparator 4.
Since the charging operation of the integrating circuit 6 is started on the condition that the load voltage VL exceeding f is detected, the voltage VL determines the judgment voltage Vref even if such a high load state is maintained. As long as it does not exceed the limit, the charging operation is not performed in the integrating circuit 6.
【0073】このため、こうした高負荷状態が維持され
るなかで、時刻t22にハーフロック状態に陥ったとして
も、図3(e)に示されるように、そのときの過電流の
大きさに応じた、十分なオンタイマ時間(時刻t23−時
刻t22)が確保されるようになる。For this reason, even if a half-lock state is entered at time t22 while maintaining such a high load state, as shown in FIG. 3 (e), it depends on the magnitude of the overcurrent at that time. In addition, a sufficient on-timer time (time t23-time t22) is secured.
【0074】一方、同図3に時刻t23以降の信号推移と
して示されるように、こうした保護動作にも拘わらず、
その後も配線のショートやハーフロック等の検出が繰り
返されるような場合であれ、同実施形態の回路によれ
ば、前記一定のオフタイマ時間(時刻t24−時刻t23、
或いは時刻t26−時刻t25)を経ない限り、次の給電が
開始されることはない。そして、そのときどきに可変設
定されるオンタイマ時間(時刻t25−時刻t24、或いは
時刻t27−時刻t26)も、常にそのときの過電流の大き
さに応じた、すなわち上記一様ではない保護要求に応え
うる適切な時間となる。On the other hand, as shown by the signal transition after time t23 in FIG. 3, despite such protection operation,
Even if the detection of the wiring short circuit or the half lock is repeated thereafter, according to the circuit of the embodiment, the constant off timer time (time t24-time t23,
Alternatively, the next power supply is not started until the time t26-time t25) has passed. The on-timer time (time t25-time t24, or time t27-time t26) that is variably set at that time is always in accordance with the magnitude of the overcurrent at that time, that is, in response to the uneven protection request. It will be an appropriate time.
【0075】以上説明したように、同実施形態にかかる
過電流保護機能を有するアクチュエータ駆動回路によれ
ば、 (イ)過電流の大きさに応じて異なる長さのオンタイマ
時間が可変設定される。このため例えば、 ・配線のショートによる短絡等のように、大きな過電流
が流れる場合には、駆動素子2の破壊等を避けるため、
極力早い時期にこれをオフさせたい。 ・ハーフロックによる擬似的な短絡など、過電流が比較
的小さい場合には、ごみ等が流れ、ひいては該ハーフロ
ック状態から早期に回復されるよう、駆動素子2が破壊
しない程度に極力その駆動状態を維持したい。等々、短
絡の内容に応じて一様でない保護要求にも好適に対処す
ることができるようになる。 (ロ)また、オフタイマ時間については、それらオンタ
イマ時間によらない一定の時間に設定されるようにした
ことで、駆動素子2が再駆動されるまでの時間が不要に
短縮されることもなくなる。 (ハ)さらには、積分回路6の充放電にかかる時定数を 充電時定数CR1 < 放電時定数C(R1+R2) といった関係に設定したことで、こうしたオフタイマ時
間も好適に引き延ばされ、上記駆動素子2のより安定し
た再駆動が実現されるようにもなる。等々、多くの優れ
た効果が奏せられるようになる。As described above, according to the actuator drive circuit having the overcurrent protection function according to the embodiment, (a) the on-timer time of different length is variably set according to the magnitude of the overcurrent. Therefore, for example, when a large overcurrent flows, such as a short circuit due to a short circuit of wiring, in order to avoid destruction of the driving element 2,
I want to turn this off as early as possible. When the overcurrent is relatively small, such as a pseudo short circuit due to half-lock, dust or the like flows, and as a result, the drive element 2 is driven as much as possible so that the drive element 2 is not destroyed so that the half-lock state can be recovered early. Want to keep And so on, it becomes possible to suitably deal with the protection requirement which is not uniform depending on the contents of the short circuit. (B) Further, the off-timer time is set to a constant time independent of the on-timer time, so that the time until the driving element 2 is re-driven is not unnecessarily shortened. (C) Furthermore, by setting the time constant for charging / discharging the integrating circuit 6 to the relationship of charging time constant CR1 <discharging time constant C (R1 + R2), such an off-timer time is also appropriately extended and the above-mentioned driving is performed. It is also possible to realize more stable re-driving of the device 2. Many excellent effects can be achieved.
【0076】なお、上記実施形態の駆動回路では、車載
用内燃機関の燃料ポンプを駆動する回路にこの発明にか
かる回路を適用した場合について示したが、複数種の異
なる過電流状態が予想されるアクチュエータでさえあれ
ば、各種ソレノイド駆動回路等、車載用か否かを問わ
ず、他のアクチュエータを駆動する回路についても同様
にこの発明の回路を適用することができる。In the drive circuit of the above embodiment, the case where the circuit according to the present invention is applied to the circuit for driving the fuel pump of the on-vehicle internal combustion engine is shown, but a plurality of different overcurrent states are expected. As long as it has an actuator, the circuit of the present invention can be similarly applied to circuits for driving other actuators regardless of whether it is mounted on a vehicle, such as various solenoid drive circuits.
【0077】また、同実施形態の回路では、上記車載用
アクチュエータの駆動回路を想定したことから、オフタ
イマ時間の経過後はタイマ回路が一旦リセットされ、そ
れらアクチュエータが再起動される構成とした。しか
し、再起動を要しないアクチュエータにこの発明の駆動
回路が適用される場合には、少なくとも同タイマ回路が
自動的にリセットされることのない構成、すなわち前述
のように可変設定されるオンタイマ時間の経過をもっ
て、駆動素子へのそれ以降の通電を停止する構成とする
こともできる。Further, in the circuit of the embodiment, since the drive circuit for the on-vehicle actuator is assumed, the timer circuit is once reset after the off-timer time has elapsed, and the actuators are restarted. However, when the drive circuit of the present invention is applied to an actuator that does not require restarting, at least the timer circuit is not automatically reset, that is, the on-timer time that is variably set as described above. It is also possible to adopt a configuration in which the subsequent energization to the drive element is stopped with the passage of time.
【図1】この発明にかかる過電流保護機能を有するアク
チュエータ駆動回路の一実施形態を示す回路図。FIG. 1 is a circuit diagram showing an embodiment of an actuator drive circuit having an overcurrent protection function according to the present invention.
【図2】同実施形態の回路の過電流保護動作例を示すタ
イムチャート。FIG. 2 is a time chart showing an example of overcurrent protection operation of the circuit of the same embodiment.
【図3】同実施形態の回路の過電流保護動作例を示すタ
イムチャート。FIG. 3 is a time chart showing an example of overcurrent protection operation of the circuit of the same embodiment.
1…アクチュエータ(モータ)、2…駆動素子、3…シ
ャント抵抗、4…コンパレータ、5…充放電切替え回
路、6…積分回路、7…ヒステリシスコンパレータ、8
…アンドゲート、10…制御装置、41、71…比較
器、51、52、74…トランジスタ、61…コンデン
サ、62、63、72、73、75…抵抗。DESCRIPTION OF SYMBOLS 1 ... Actuator (motor), 2 ... Drive element, 3 ... Shunt resistance, 4 ... Comparator, 5 ... Charge / discharge switching circuit, 6 ... Integration circuit, 7 ... Hysteresis comparator, 8
... AND gate, 10 ... Control device, 41, 71 ... Comparator, 51, 52, 74 ... Transistor, 61 ... Capacitor, 62, 63, 72, 73, 75 ... Resistor.
Claims (4)
る駆動素子と、 負荷に流れる電流を抽出する負荷電流抽出手段と、 この抽出される電流が所定値を超えることを条件にそれ
ら電流値に応じた可変のタイマ時間が設定される可変タ
イマ手段と、 この可変タイマ手段がタイマ時間に達することを条件に
前記駆動素子に加えられる駆動指令を遮断するゲート手
段と、 を具える過電流保護機能を有するアクチュエータ駆動回
路。1. A drive element for driving an actuator based on a drive command, a load current extracting means for extracting a current flowing in a load, and a current value corresponding to these current values provided that the extracted current exceeds a predetermined value. An overcurrent protection function comprising: variable timer means for setting a variable timer time; and gate means for interrupting a drive command applied to the drive element on condition that the variable timer means reaches the timer time. Actuator drive circuit.
えるとき同電流値に対応した電荷が充電される積分回路
と、 この積分回路の出力と所定の閾値とを比較し、積分回路
の出力が該閾値を超えるときタイマアップ信号を出力す
るコンパレータと、 を具えて構成され、 前記ゲート手段は、前記コンパレータから出力されるタ
イマアップ信号に基づいて前記駆動素子に加えられる駆
動指令を遮断する請求項1記載の過電流保護機能を有す
るアクチュエータ駆動回路。2. The variable timer means, when the current extracted by the load current extracting means exceeds a predetermined value, an integrating circuit charged with electric charges corresponding to the current value, and an output of the integrating circuit and a predetermined value. And a comparator that outputs a timer-up signal when the output of the integrating circuit exceeds the threshold, the gate means is configured to output the timer-up signal based on the timer-up signal output from the comparator. The actuator drive circuit having an overcurrent protection function according to claim 1, which interrupts a drive command applied to the drive element.
えるとき同電流値に対応した電荷が充電され、同抽出さ
れる電流が所定値以下となるときこの充電された電荷が
放電される積分回路と、 この積分回路の出力と所定の第1及び第2の閾値とを比
較し、積分回路の出力が第2の閾値よりも大きい第1の
閾値を超えるときタイマアップ信号を出力し、同積分回
路の出力が第2の閾値以下に下がるときタイマリセット
信号を出力するヒステリシスコンパレータと、 を具えて構成され、 前記ゲート手段は、前記ヒステリシスコンパレータから
出力される前記タイマアップ信号に基づいて前記駆動素
子に加えられる駆動指令を遮断し、前記タイマリセット
信号に基づいて該駆動指令の遮断を解除する請求項1記
載の過電流保護機能を有するアクチュエータ駆動回路。3. The variable timer means is charged with a charge corresponding to the current value when the current extracted by the load current extracting means exceeds a predetermined value, and the extracted current becomes a predetermined value or less. At this time, an integrator circuit that discharges the charged electric charge is compared with an output of the integrator circuit and predetermined first and second threshold values, and a first threshold value in which the output of the integrator circuit is larger than the second threshold value. And a hysteresis comparator that outputs a timer-up signal when the output of the integrator circuit falls below a second threshold value, and the gate means outputs from the hysteresis comparator. The cutoff of the drive command applied to the drive element based on the timer up signal is canceled, and the cutoff of the drive command is released based on the timer reset signal. An actuator drive circuit having the described overcurrent protection function.
数が 充電時定数 < 放電時定数 といった関係に設定される請求項3記載の過電流保護機
能を有するアクチュエータ駆動回路。4. An actuator drive circuit having an overcurrent protection function according to claim 3, wherein the integration circuit is set such that the time constant for charging and discharging is such that charge time constant <discharge time constant.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05586396A JP3612847B2 (en) | 1996-03-13 | 1996-03-13 | Actuator drive circuit with overcurrent protection function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05586396A JP3612847B2 (en) | 1996-03-13 | 1996-03-13 | Actuator drive circuit with overcurrent protection function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246929A true JPH09246929A (en) | 1997-09-19 |
| JP3612847B2 JP3612847B2 (en) | 2005-01-19 |
Family
ID=13010912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05586396A Expired - Fee Related JP3612847B2 (en) | 1996-03-13 | 1996-03-13 | Actuator drive circuit with overcurrent protection function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3612847B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008416A (en) * | 2001-06-20 | 2003-01-10 | Sanken Electric Co Ltd | Power element protection circuit |
| JP2018050157A (en) * | 2016-09-21 | 2018-03-29 | 株式会社日立製作所 | Semiconductor drive device and power conversion device using the same |
| CN114825264A (en) * | 2022-03-29 | 2022-07-29 | 惠州汇能精电科技有限公司 | Load short-circuit protection circuit and electronic equipment |
| CN118199584A (en) * | 2024-04-19 | 2024-06-14 | 北京宁海芯科集成电路设计有限公司 | Switch protection circuit and electronic equipment |
-
1996
- 1996-03-13 JP JP05586396A patent/JP3612847B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008416A (en) * | 2001-06-20 | 2003-01-10 | Sanken Electric Co Ltd | Power element protection circuit |
| JP2018050157A (en) * | 2016-09-21 | 2018-03-29 | 株式会社日立製作所 | Semiconductor drive device and power conversion device using the same |
| CN114825264A (en) * | 2022-03-29 | 2022-07-29 | 惠州汇能精电科技有限公司 | Load short-circuit protection circuit and electronic equipment |
| CN118199584A (en) * | 2024-04-19 | 2024-06-14 | 北京宁海芯科集成电路设计有限公司 | Switch protection circuit and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3612847B2 (en) | 2005-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1194456C (en) | Battery state monitoring circuit and battery device | |
| JP4773822B2 (en) | Power supply control device | |
| WO2007097300A1 (en) | Power supply control device | |
| US10884445B2 (en) | Power supply control device for maintaining power supply to a load | |
| US6100678A (en) | Single package pin providing soft-start and short-circuit timer functions in a voltage regulator controller | |
| WO2017169395A1 (en) | Power supply system | |
| DE112013006904T5 (en) | Semiconductor device | |
| JPH10224997A (en) | Charge / discharge control circuit | |
| JP5054928B2 (en) | Power supply control device | |
| JP2019134233A (en) | Driver circuit with overcurrent protection function | |
| JP4191090B2 (en) | Switching regulator | |
| DE102005036178A1 (en) | Electronic Circuit Fuse with I2t or other function | |
| JP2002303185A (en) | Controller for electromagnetic load | |
| JP3612847B2 (en) | Actuator drive circuit with overcurrent protection function | |
| US5986442A (en) | Load drive device having short-circuit protection function | |
| JP2004040470A (en) | Electrical load driving device and electrical load driving circuit | |
| JP2000504551A (en) | Wiring of voltage controller in automotive electronic system | |
| US20150249382A1 (en) | Method and Apparatus for Controlling a Start-Up Sequence of a DC/DC Buck Converter | |
| JP5594266B2 (en) | Injector drive device | |
| US7274179B2 (en) | Inrush current preventing circuit | |
| JPH08223017A (en) | Power-on and power-off reset device | |
| JP2005137060A (en) | Rush current preventing device and image forming apparatus using the same | |
| US4477758A (en) | Stepping motor overcurrent detection and protection device | |
| JPH117858A (en) | Interlock switch circuit | |
| JP7447582B2 (en) | On-vehicle discharge control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040114 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040217 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041005 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20101105 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20111105 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |