JPH09232162A - 多層基板 - Google Patents
多層基板Info
- Publication number
- JPH09232162A JPH09232162A JP8243104A JP24310496A JPH09232162A JP H09232162 A JPH09232162 A JP H09232162A JP 8243104 A JP8243104 A JP 8243104A JP 24310496 A JP24310496 A JP 24310496A JP H09232162 A JPH09232162 A JP H09232162A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- coil
- circuit
- multilayer substrate
- enclosing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 83
- 238000010030 laminating Methods 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 abstract description 24
- 229920000647 polyepoxide Polymers 0.000 abstract description 24
- 239000011800 void material Substances 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000012530 fluid Substances 0.000 abstract description 2
- 239000011521 glass Substances 0.000 description 7
- 238000010292 electrical insulation Methods 0.000 description 6
- 239000004744 fabric Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
パタ−ンが形成された基板とプリプレグとを交互に積層
し、積層方向に加圧するとともに加熱する。この際、溶
けたプリプレグのエポキシ樹脂が基板の間から流出して
コイルパタ−ン間に空隙が生じ、コイルパタ−ン間の電
気的絶縁が不良となるのを防止する。 【解決手段】 コイルパタ−ンの周りに、コイルパタ
−ンを取り囲む囲みパタ−ンを設ける。囲みパタ−ンに
より、溶けたエポキシ樹脂が基板の間から流出するのが
防止される。この結果、コイルパタ−ンの間には、エポ
キシ樹脂が確実に充填される。
Description
ものである。
制御回路用の回路パタ−ンや電力回路用の回路パタ−ン
が形成され、これらの回路パタ−ン間には大きな電位差
が生じる場合がある。回路パタ−ン間に大きな電位差が
生じる場合として、スイッチング電源に用いられる多層
基板を例示する。以下、スイッチング電源に用いられる
多層基板を例示として説明する。
ンスが使用される。スイッチング周波数が数百キロヘル
ツ程度と高い場合には、スイッチングトランスとしてコ
イルパタ−ンを積層して作った薄く小型のトランスが使
用される。そして、スイッチング周波数が更に高い場合
には、トランスのインダクタンスが小さくて良いため、
トランスを多層基板の中に形成することも行われる。
構成され、一次コイルはスイッチング電源の入力側回路
パタ−ンに接続され、二次コイルは出力側回路パタ−ン
に接続される。一般に、スイッチング電源のトランスに
は電源電圧の2〜3倍の電圧がかかるため、トランスの
一次コイルと二次コイルを構成するコイルパタ−ンの間
での電位差は極めて大きなものとなる。
多層基板は、図6に示すように、例えば基板1、2、
3、4と、回路パタ−ン8乃至15と、基板間を埋める
プリプレグ5、6、7のガラス布基材5a、6a、7a
とエポキシ樹脂16、17、18とから構成される。
パタ−ンや配線パターンを含む回路パタ−ン8乃至15
が形成される。また、基板1、2、3、4は、基板間に
はガラス布基材5a、6a、7aと、ガラス布基材5
a、6a、7aを内包して硬化したエポキシ樹脂16、
17、18とからなる絶縁層を介して積層される。
μmのガラスエポキシ積層板等が使用される。また、回
路パタ−ン8乃至15は、基板1、2、3、4の表裏面
に積層された、例えば厚さ35〜70μm位の銅箔をエ
ッチングすることにより形成される。基板1、2、3、
4の表裏面に形成された回路パタ−ンは、必要に応じて
スル−ホ−ルを用いて接続される。コイルパタ−ンはコ
イルのタ−ン数を多くするため、積層された他層のコイ
ルパタ−ンと通常スル−ホ−ルを介して直列接続され
る。なお、コイルのタ−ン数は、トランスの特性に応じ
て定められる。
説明する。回路パターン8乃至15が表裏面に形成され
た基板1、2、3、4と、プリプレグ5、6、7は、交
互に積み重ねられる。プリプレグ5、6、7は、ガラス
布基材5a、5b、5cにエポキシ樹脂を含浸させ半硬
化状態にした薄いシ−トである。
プレグ5、6、7は、積層方向に加圧されるとともに全
体が加熱される。この結果、エポキシ樹脂は一旦溶融し
た後に硬化し、図6のように、基板1、2、3、4は相
互に接着されて多層基板が形成される。また、エポキシ
樹脂は、内層部の回路パタ−ン9乃至14を包み、かつ
基板1、2、3、4の間を満たして硬化するので、基板
1、2、3、4の間の電気的絶縁が保たれる。
は、真空積層成形プレスと呼ばれる装置が使用される。
この装置は、プレス部分全体を密封して減圧でき、且つ
減圧下で加圧、加熱を行うことができる。
リプレグを治具で固定し、プレス部分全体を密封して減
圧し、基板とプリプレグをおよそ170〜180゜Cに
加熱しつつ積層方向に30〜40kg/cm2 の加圧を行な
う。減圧時の真空度は 13,332Pa 以下にし、加熱
はおよそ70〜90分、加圧はおよそ15〜20分行な
われる。
熱過程の130゜C前後で溶融粘度が最も低くなり、こ
の温度を過ぎると硬化が始まるという特徴を有するた
め、基板を多層化する際に、粘度が低くなったエポキシ
樹脂が基板の間から流れ出てしまい、基板間に部分的な
空隙が生じて層間の絶縁耐圧が低下する欠点があった。
図7に示すように、特にこの空隙19が、高い電気的絶
縁耐圧が必要なトランスの一次コイル20と二次コイル
21のコイルパタ−ン間の絶縁層22中に生じた場合に
は、コイルパタ−ン間の電気的絶縁耐圧が不良となる虞
れがあった。また、コイルパタ−ンと接続された高電位
の電力回路用回路パタ−ンと低電位の制御回路用回路パ
タ−ン間の電気的絶縁耐圧も低下する欠点があった。
て、基板23、24の表裏面に形成された回路パタ−ン
を囲むように、基板23の裏面および基板24の表面に
四角枠状の流れ出し防止のパタ−ンを対向して設け、溶
融したエポキシ樹脂が基板23、24の間から流れ出な
いようにする等の工夫が種々図られている。
板の形状が小さい場合には、流れ出し防止のパタ−ンを
設けることによって空隙の発生を防ぐことができたが、
多層基板の形状が大きくなったり、回路パタ−ンの形状
が複雑化した場合には、多層基板を形成する際に基板に
加えられる熱や圧力の伝わりかたが不均一となる。この
ため、溶融したエポキシ樹脂が基板間に均一に確保され
にくくなり、局所的に空隙が発生しやすくなる。このた
め、空隙が、電位差が極めて大きいトランスを構成する
コイルパタ−ン間や、高電位と低電位の回路パタ−ン間
に生じた場合には、多層基板の電気的絶縁耐圧が悪くな
るという問題があった。
点に鑑みなされたもので、その目的は、少なくとも回路
パタ−ンにおける電位差の大きい部分の絶縁が良好な多
層基板を提供することである。
述の目的を達成するため次のように構成される。すなわ
ち、第一に、複数の基板を積層して構成し、その層間に
コイルパタ−ンを含む回路パタ−ンを備えた基板におい
て、少なくとも前記コイルパタ−ンの周りに、囲みパタ
−ンを設けるものである。
溶融しても、コイルパタ−ンはその周りを囲みパタ−ン
に取り囲まれているので、エポキシ樹脂は囲みパタ−ン
により流れを阻止されて囲みパタ−ンの外には殆ど流出
せず、基板間のコイルパタ−ン部分には空隙が生じな
い。従って、コイルパタ−ン部分の絶縁耐圧は良好に維
持される。
位差が生じる高電位回路パタ−ンと低電位回路パタ−ン
とを含む回路パタ−ンを有する多層基板において、前記
高電位回路パタ−ンの周りに、囲みパタ−ンを設けるも
のである。
溶融しても、大きな電位差が生じる回路パタ−ン部はそ
の周りを囲みパタ−ンに取り囲まれているので、エポキ
シ樹脂は囲みパタ−ンにより流れを阻止されて囲みパタ
−ンの外には殆ど流出せず、また、エポキシ樹脂の移動
が阻止され、基板間の大きな電位差が生じる回路パタ−
ン部には空隙が生じない。従って、多層基板において大
きな電位差が生じる回路パタ−ン部の絶縁耐圧は良好に
維持される。
て、囲みパタ−ンには接続パタ−ンが接続され、接続パ
タ−ンは囲みパタ−ンによって囲まれた回路パタ−ン部
以外の回路パタ−ンに接続されるものである。
る所定の回路パタ−ンに接続される。このため、囲みパ
タ−ンは電気的に浮いた状態とならない。また、電子部
品で発生した熱は接続パタ−ンを介して囲みパタ−ンに
伝熱され、さらに多層基板の内部に拡散する。
図1および図2は、多層基板の内部の1枚の基板25
と、基板25の表面に形成された回路パタ−ンの一部で
あるコイルパタ−ン26と、その周辺のみを示してい
る。コイルパタ−ン26は、渦巻き状に形成され、コイ
ルパタ−ン26の内側先端部分は図示しないスルーホー
ルで裏面または他層の回路パターンと接続される。ま
た、コイルパタ−ン26の外側先端部には、引出しパタ
ーン26aが連続して設けられる。引出パターンし26
aは、必要に応じてスルーホールを用いて他の回路パタ
ーンに接続される。
を取り囲むように、例えば四角枠状の囲みパタ−ン27
が形成される。囲みパターン27は、引出しパターン2
6aと接続しないように、引出しパターン26aの部分
には設けられない。囲みパタ−ン27は、基板25の表
裏面に積層された銅箔を用いて、コイルパタ−ン26と
同時にエッチング形成される。なお、囲みパタ−ン27
の高さは、回路パタ−ンと同じ高さに形成される。囲み
パタ−ン27の幅は、エポキシ樹脂の流出や移動を防止
できる程度に細く形成され、囲みパターン27とコイル
パターン26との間には一定の空間Sが設けられる。な
お、空間Sは、多層基板を製造する際にエポキシ樹脂で
満たされる。
スエポキシ積層板等で形成され、回路パタ−ン、囲みパ
タ−ン、引出しパタ−ンは、厚さ35〜70μm位の銅
箔で形成される。
説明する。回路パタ−ンが形成された基板とプリプレグ
とが交互に積み重ねられ、積層方向に加圧するとともに
全体が加熱される。この結果、エポキシ樹脂は一旦溶融
した後に硬化し、基板は相互に接着されて多層基板が形
成される。多層基板は、およそ6〜10層の基板が積層
され、厚さは1.5〜2.0mm位に形成される。
含まれたエポキシ樹脂が溶融して流動性を持つが、コイ
ルパタ−ン26の周囲には囲みパタ−ン27が形成され
ているので、コイルパタ−ン26部分のエポキシ樹脂は
囲みパタ−ン27により流れを阻止されて囲みパタ−ン
27の外には殆ど流れ出ない。
空隙が生じないため、コイルパタ−ン部分の電気的絶縁
耐圧の不良は発生しない。
の形態に限定するものではなく、例えば、囲みパタ−ン
の形状をコイルパタ−ンに合わせて円形にするとか、囲
みパタ−ンの厚みをコイルパタ−ンの厚みよりも厚くす
る等種々に変形することができる。
されたコイルパタ−ン間の電気的絶縁性について説明し
たが、基板の表裏面に隣接して形成された高電位と低電
位の回路パタ−ン間についても同様に、電気的絶縁性を
確保することができる。このため、従来は電気的絶縁性
を確実に確保するために、高電位の回路パタ−ンは低電
位の回路パタ−ンから離して配置形成することがあった
が、回路パタ−ンを離して配置する必要がなくなり、多
層基板を小形化することができる。
説明する。第二の実施例の特徴は、囲みパタ−ン28が
コイルパタ−ン26以外の他の回路パタ−ン29に接続
されていることである。これ以外は実施例1と同じなた
め、説明は簡略化する。
れ、コイルパタ−ン26の内側先端部分は図示しないス
ルーホールで裏面または他層の回路パターンと接続され
る。また、コイルパタ−ン26の外側先端部には、引出
しパターン26aが連続して設けられ、引出しパターン
26aは、必要に応じてスルーホールを用いて他の回路
パターンに接続される。
を取り囲むように囲みパタ−ン28が形成される。囲み
パターン28は、引出しパターン26aと接続しないよ
うに、引出しパターン26aの部分には設けられない。
また、囲みパタ−ン28には連続して接続パタ−ン28
aが設けられ、接続パタ−ン28aは同層のコイルパタ
−ン26以外の他の回路パタ−ン29に接続される。こ
の結果、囲みパターン28は電気的に浮いた状態とはな
らずに、接続された回路パタ−ン29に応じた所定の電
位に保たれる。
ン28aの近傍に実装された電子部品から発生する熱を
囲みパタ−ン28に伝熱する。伝熱された熱は、囲みパ
タ−ン28を介して多層基板中に拡散する。このため、
多層基板において、電子部品で発生した熱が局所的に蓄
積されることがなく、電子回路の誤動作や、電子部品の
寿命低下等を防ぐことができる。
に、コイルパタ−ン26の周縁に同様の効果を有するパ
タ−ンを配置形成しても良い。図4を用いて、第三の実
施例を説明する。
図4(a)のように、例えばランド30、31、32や
配線パタ−ン33が設計配置される。この場合、ランド
30、31、32と配線パタ−ン33は、図4(b)の
ように、その形状が拡大や変形され、コイルパタ−ン2
6の周縁を囲むランド30a、31a、32aと配線パ
タ−ン33aに形成され、さらにコイルパタ−ン26の
周縁に隣接するように配置形成される。この結果、コイ
ルパタ−ン26は、囲みパタ−ン28を設けたと同様
に、ランド30a、31a、32aと配線パタ−ン33
aとによって囲まれる。従って、コイルパタ−ン26部
分の溶融したエポキシ樹脂は、コイルパタ−ン26の外
に流れ出にくくなり、囲みパタ−ン28を設けたと同様
の効果が得られる。
電位差の大きい回路パタ−ンの周りを囲むように囲みパ
タ−ンを設けたので、少なくとも電位差の大きい回路パ
タ−ン部には空隙ができず、電気的絶縁性を確保するこ
とができる。このため、多層基板の電気的耐圧を良好に
維持することが出来るので、多層基板の電気的信頼性が
向上し、また、製品の歩留まりも高まる。また、電気的
絶縁耐圧の高いトランス、インダクタ、モ−タ−のコイ
ル、PCカ−ド内蔵用のコイル等を構成することが出来
る。
例示であるスイッチング電源の多層基板を構成するコイ
ルパタ−ン部分を示す平面図である。
例示であるスイッチング電源の多層基板を構成するコイ
ルパタ−ン部分を示す平面図である。
説明するための例示であるスイッチング電源の多層基板
を構成するコイルパタ−ン部分を示す平面図であり、図
4(b)は従来例である。
るスイッチング電源の多層基板の製造方法を示す概略断
面図である。
るスイッチング電源の多層基板の概略断面図である。
るスイッチング電源の多層基板のコイルパタ−ン部分に
空隙が生じた場合を示す概略断面図である。
タ−ン 16、17、18 エポキシ樹脂 19 空隙 20 一次コイル 21 二次コイル 22 絶縁層 26 コイルパタ−ン 26a 引出しパターン 27、28 囲みパタ−ン 28a 接続パタ−ン 30、31、32、30a、31a、32a ランド 33、33a 配線パタ−ン
Claims (3)
- 【請求項1】 複数の基板を積層して構成し、その層間
にコイルパタ−ンを含む回路パタ−ンを備えた基板にお
いて、少なくとも前記コイルパタ−ンの周りに、囲みパ
タ−ンを設けることを特徴とする多層基板。 - 【請求項2】 複数の基板を積層して構成し、電位差が
生じる高電位回路パタ−ンと低電位回路パタ−ンとを含
む回路パタ−ンを有する多層基板において、前記高電位
回路パタ−ンの周りに、囲みパタ−ンを設けることを特
徴とする多層基板。 - 【請求項3】 囲みパタ−ンには接続パタ−ンが接続さ
れ、接続パタ−ンは囲みパタ−ンによって囲まれた回路
パタ−ン部以外の回路パタ−ンに接続されることを特徴
とする請求項1または請求項2記載の多層基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24310496A JP3277819B2 (ja) | 1995-12-19 | 1996-09-13 | 多層基板 |
| US08/926,816 US5942965A (en) | 1996-09-13 | 1997-09-09 | Multilayer substrate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-330449 | 1995-12-19 | ||
| JP33044995 | 1995-12-19 | ||
| JP24310496A JP3277819B2 (ja) | 1995-12-19 | 1996-09-13 | 多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232162A true JPH09232162A (ja) | 1997-09-05 |
| JP3277819B2 JP3277819B2 (ja) | 2002-04-22 |
Family
ID=26536097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24310496A Expired - Fee Related JP3277819B2 (ja) | 1995-12-19 | 1996-09-13 | 多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277819B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007040064A1 (ja) * | 2005-09-30 | 2007-04-12 | Matsushita Electric Industrial Co., Ltd. | シート状複合電子部品とその製造方法 |
| WO2012105709A2 (en) | 2011-01-31 | 2012-08-09 | Hitachi Koki Co., Ltd. | Disk motor, electric working machine including disk motor and method for manufacturing disk motor |
| WO2018097112A1 (ja) * | 2016-11-28 | 2018-05-31 | 株式会社村田製作所 | 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法 |
-
1996
- 1996-09-13 JP JP24310496A patent/JP3277819B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007040064A1 (ja) * | 2005-09-30 | 2007-04-12 | Matsushita Electric Industrial Co., Ltd. | シート状複合電子部品とその製造方法 |
| JPWO2007040064A1 (ja) * | 2005-09-30 | 2009-04-16 | パナソニック株式会社 | シート状複合電子部品とその製造方法 |
| JP4784606B2 (ja) * | 2005-09-30 | 2011-10-05 | パナソニック株式会社 | シート状複合電子部品とその製造方法 |
| US8058951B2 (en) | 2005-09-30 | 2011-11-15 | Panasonic Corporation | Sheet-like composite electronic component and method for manufacturing same |
| WO2012105709A2 (en) | 2011-01-31 | 2012-08-09 | Hitachi Koki Co., Ltd. | Disk motor, electric working machine including disk motor and method for manufacturing disk motor |
| US9570952B2 (en) | 2011-01-31 | 2017-02-14 | Hitachi Koki Co., Ltd. | Disk motor, electric working machine including disk motor and method for manufacturing disk motor |
| WO2018097112A1 (ja) * | 2016-11-28 | 2018-05-31 | 株式会社村田製作所 | 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法 |
| JP6380716B1 (ja) * | 2016-11-28 | 2018-08-29 | 株式会社村田製作所 | 多層基板、多層基板の回路基板への実装構造、および多層基板の製造方法 |
| US10893618B2 (en) | 2016-11-28 | 2021-01-12 | Murata Manufacturing Co., Ltd. | Method for manufacturing multilayer substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3277819B2 (ja) | 2002-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11894176B2 (en) | Method of manufacturing an embedded magnetic component device | |
| US10878990B2 (en) | Embedded magnetic component device | |
| US6542379B1 (en) | Circuitry with integrated passive components and method for producing | |
| US7282394B2 (en) | Printed circuit board including embedded chips and method of fabricating the same using plating | |
| KR100488412B1 (ko) | 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법 | |
| KR100688768B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조 방법 | |
| US8592686B2 (en) | Printed circuit board assembled panel, unit sheet for packaging a printed circuit board, rigid-flexible board and method for manufacturing the same | |
| KR100526079B1 (ko) | 수동 소자 내장형 인쇄 회로 기판과 그 제조 방법, 및인쇄 회로 기판을 위한 소자판 | |
| US20060254050A1 (en) | Method for fabricating wiring board provided with passive element, and wiring board provided with passive element | |
| US5942965A (en) | Multilayer substrate | |
| JP2005136347A (ja) | 多層基板及びその製造方法 | |
| KR20060050532A (ko) | 다층 배선판 및 다층 배선판의 제조방법 | |
| US20230335335A1 (en) | Embedded magnetic device including multilayer windings | |
| JP3150022B2 (ja) | 積層形プリントコイル及びその製造方法 | |
| JPH09232162A (ja) | 多層基板 | |
| US11657951B2 (en) | Integrated embedded transformer module | |
| US12444531B2 (en) | Embedded magnetic device including multilayer windings | |
| US20220015238A1 (en) | Embedded circuit board and method of manufacturing same | |
| JP2004235243A (ja) | 多層基板用基材、多層基板およびその製造方法 | |
| KR100565501B1 (ko) | 수동소자 매립 회로기판 및 그 제조방법 | |
| KR100704935B1 (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
| WO2022266205A1 (en) | Embedded magnetic component device including vented channels and multilayer windings | |
| KR100972051B1 (ko) | 전자 소자 내장 인쇄회로기판 및 그 제조 방법 | |
| CN116939950A (zh) | 在内部铜焊盘上设有阻焊层的电路板 | |
| JP2005093904A (ja) | 多層配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |