JPH0922268A - Optical device using self-scanning type light emitting element array - Google Patents
Optical device using self-scanning type light emitting element arrayInfo
- Publication number
- JPH0922268A JPH0922268A JP8137806A JP13780696A JPH0922268A JP H0922268 A JPH0922268 A JP H0922268A JP 8137806 A JP8137806 A JP 8137806A JP 13780696 A JP13780696 A JP 13780696A JP H0922268 A JPH0922268 A JP H0922268A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- light
- element array
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000011521 glass Substances 0.000 claims abstract description 8
- 238000003491 array Methods 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 61
- 238000012546 transfer Methods 0.000 description 53
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 35
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 31
- 238000000034 method Methods 0.000 description 28
- 239000004065 semiconductor Substances 0.000 description 24
- 238000001259 photo etching Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 238000000926 separation method Methods 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 230000003993 interaction Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000003776 cleavage reaction Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 108091008695 photoreceptors Proteins 0.000 description 3
- 230000007017 scission Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は発光素子を同一基板
上に集積した発光素子アレイを用いた光学装置に関する
ものである。[0001] 1. Field of the Invention [0002] The present invention relates to an optical device using a light emitting element array in which light emitting elements are integrated on the same substrate.
【0002】[0002]
【従来の技術】発光素子の代表的なものとしてLED
(Light Emitting Diode)および
LD(Laser Diode)が知られている。2. Description of the Related Art As a typical light emitting element, an LED is used.
(Light Emitting Diode) and LD (Laser Diode) are known.
【0003】LEDは化合物半導体(GaAs、Ga
P、GaAlAs等)のPNまたはPIN接合を形成
し、これに順方向電圧を加えることにより接合内部にキ
ャリアを注入し、その再結合の過程で生じる発光現象を
利用するものである。An LED is a compound semiconductor (GaAs, Ga
A PN or PIN junction (P, GaAlAs, etc.) is formed, a carrier is injected into the junction by applying a forward voltage to the junction, and a light emission phenomenon generated in the process of recombination is used.
【0004】またLDはこのLED内部に導波路を設け
た構造となっている。あるしきい値電流以上の電流をな
がすと注入される電子−正孔対が増加し反転分布状態と
なり、誘導放射による光子の増倍(利得)が発生し、へ
き開面などを利用した平行な反射鏡で発生した光が再び
活性層に帰還されレーザ発振が起こる。そして導波路の
端面からレーザ光が出ていくものである。The LD has a structure in which a waveguide is provided inside the LED. When a current higher than a certain threshold current is passed, the number of injected electron-hole pairs increases to form a population inversion state, photon multiplication (gain) occurs by stimulated emission, and parallel reflection using a cleavage plane or the like. The light generated by the mirror is returned to the active layer again, and laser oscillation occurs. Then, the laser light is emitted from the end face of the waveguide.
【0005】これらLED、LDと同じ発光メカニズム
を有する発光素子として発光機能を持つ負性抵抗素子
(発光サイリスタ、レーザサイリスタ等)も知られてい
る。発光サイリスタは先に述べたような化合物半導体で
PNPN構造を作るものであり、シリコンではサイリス
タとして実用化されている(青木昌治編著、「発光ダイ
オード」工業調査会、pp167〜169参照)。As a light emitting element having the same light emitting mechanism as these LEDs and LDs, a negative resistance element (light emitting thyristor, laser thyristor, etc.) having a light emitting function is also known. The light-emitting thyristor is a compound semiconductor having a PNPN structure as described above, and has been put into practical use as a thyristor in silicon (see “Light-Emitting Diode” Industrial Research Committee, edited by Shoji Aoki, pp. 167 to 169).
【0006】この発光機能を持つ負性抵抗素子(ここで
は発光サイリスタと呼ぶ)の基本構造および電流−電圧
特性を図22、図23に示す。図22に示す構造はN形
GaAs基板上にPNPN構造を形成したものでサイリ
スタとまったく同じ構成である。図23も同様にサイリ
スタとまったく同じS字形負性抵抗を表している。サイ
リスタも図22の2端子のみでなく、図24に示す3端
子サイリスタも知られている。この3端子サイリスタの
ゲートはON電圧を制御する働きを持ち、ON電圧はゲ
ート電圧に拡散電位を加えた電圧となる。またONした
後、ゲート電極はカソード電圧とほぼ一致するようにな
る。カソード電極が接地されていればゲート電極は零ボ
ルトとなる。またこの発光サイリスタは外部から光を入
射することによりそのしきい電圧が低下することが知ら
れている。FIGS. 22 and 23 show the basic structure and current-voltage characteristics of a negative resistance element having this light emitting function (herein referred to as a light emitting thyristor). The structure shown in FIG. 22 is obtained by forming a PNPN structure on an N-type GaAs substrate, and has exactly the same structure as a thyristor. FIG. 23 similarly shows the same S-shaped negative resistance as the thyristor. As the thyristor, not only the two terminals shown in FIG. 22 but also a three terminal thyristor shown in FIG. 24 is known. The gate of the three-terminal thyristor has a function of controlling the ON voltage, and the ON voltage is a voltage obtained by adding a diffusion potential to the gate voltage. After being turned on, the gate electrode becomes substantially equal to the cathode voltage. If the cathode electrode is grounded, the gate electrode will be at zero volts. Further, it is known that the threshold voltage of the light emitting thyristor is lowered when light is incident from the outside.
【0007】さらにこの発光サイリスタの中に導波路を
設けLDと全く同じ原理でレーザサイリスタを形成する
事もできる(田代他、1987年秋応用物理学会講演、
番号18p−ZG−10)。Further, a laser thyristor can be formed by providing a waveguide in the light-emitting thyristor and using the same principle as that of the LD (Tashiro et al., 1987 Autumn Applied Physics Conference,
No. 18p-ZG-10).
【0008】これらの様な発光素子、特にLEDは化合
物半導体基板上に多数個作られ、切断されて一つずつの
発光素子としてパッケージングされ販売されている。ま
た密着イメージセンサ用およびプリンタ用光源としての
LEDは一つのチップ上に複数個のLEDを並べたLE
Dアレイとして販売されている。[0008] A large number of such light-emitting elements, particularly LEDs, are produced on a compound semiconductor substrate, cut, packaged and sold as individual light-emitting elements. The LED used as the light source for the contact image sensor and the printer is a LE with multiple LEDs arranged on one chip.
Sold as D-array.
【0009】[0009]
【発明が解決しようとする課題】一方、密着形イメージ
センサ、LEDプリンタ等では読み取るポイント、書き
込むポイントを指定するため、これら発光素子による発
光点の走査機能(光走査機能)が必要であった。On the other hand, in a contact type image sensor, an LED printer, and the like, a scanning function (light scanning function) of a light emitting point by these light emitting elements is required in order to designate a reading point and a writing point.
【0010】しかし、これらの従来の発光素子を用いて
光走査を行うためには、LEDアレイのなかに作られて
いる一つ一つのLEDをワイヤボンディング等の技術に
より駆動ICに接続し、このICで一つ一つのLEDを
駆動させてやる必要があった。このためLEDの数が多
い場合、同数のワイヤボンディングが必要で、かつ、駆
動ICも数多く必要となりコストが高くなってしまうと
いう欠点があった。また、駆動ICを設置するスペース
を確保することが必要となり、コンパクト化が困難とい
う欠点を誘発していた。またLEDを並べるピッチもワ
イヤボンディングの技術で定まり、短ピッチ化が難しい
という欠点があった。However, in order to perform optical scanning using these conventional light emitting elements, each LED made in the LED array is connected to a driving IC by a technique such as wire bonding. It was necessary to drive each LED by an IC. For this reason, when the number of LEDs is large, the same number of wire bondings are required, and a large number of drive ICs are required, resulting in high costs. In addition, it is necessary to secure a space for installing the drive IC, which causes a disadvantage that it is difficult to reduce the size. Also, the pitch at which the LEDs are arranged is determined by the wire bonding technique, and there is a disadvantage that it is difficult to reduce the pitch.
【0011】本発明の目的は、このような欠点を改善し
た発光素子アレイ(以下、自己走査形発光素子アレイと
いう)を用いた、密着形イメージセンサ,光プリンタ,
ディスプレイ等の光学装置を提供することにある。An object of the present invention is to provide a contact-type image sensor, an optical printer, and a light-emitting device array using a light-emitting device array (hereinafter referred to as a self-scanning light-emitting device array) in which such drawbacks are improved.
An object of the present invention is to provide an optical device such as a display.
【0012】[0012]
【課題を解決するための手段】本発明は、ガラス基板上
に光センサが形成され、この光センサの中央部に窓が設
けられ、この窓にロッドレンズを介して、発光素子アレ
イを入射する密着形イメージセンサにおいて、前記発光
素子アレイは、しきい電圧もしくはしきい電流が外部か
ら光によって制御可能な発光素子多数個を、一次元的に
配列し、各発光素子から発生する光の少なくとも一部
が、各発光素子近傍の他の発光素子に入射するように構
成し、各発光素子に、外部から電圧もしくは電流を印加
させるクロックラインを接続した自己走査形発光素子ア
レイであることを特徴とし、あるいは、前記発光素子ア
レイは、しきい電圧もしくはしきい電流が外部から電気
的に制御可能な発光素子多数個を、一次元的に配列し、
各発光素子のしきい電圧もしくはしきい電流を制御する
電極を互いに電気的手段にて接続し、各発光素子に、外
部から電圧もしくは電流を印加させるクロックラインを
接続した自己走査形発光素子アレイであることを特徴と
する。According to the present invention, an optical sensor is formed on a glass substrate, a window is provided at the center of the optical sensor, and a light emitting element array is incident on this window through a rod lens. In the contact-type image sensor, the light-emitting element array has a plurality of light-emitting elements whose threshold voltage or threshold current can be externally controlled by light and is arranged one-dimensionally, and at least one of the light emitted from each light-emitting element is arranged. Is a self-scanning light-emitting element array in which a clock line for applying a voltage or current from the outside is connected to each light-emitting element. Alternatively, in the light emitting element array, a large number of light emitting elements whose threshold voltage or threshold current can be electrically controlled from the outside are arranged one-dimensionally,
A self-scanning light-emitting element array in which electrodes for controlling a threshold voltage or a threshold current of each light-emitting element are connected to each other by electric means, and a clock line for externally applying a voltage or current is connected to each light-emitting element. It is characterized by being.
【0013】また本発明は、感光ドラムに発光素子アレ
イからロッドレンズアレイを介して光を照射する光プリ
ンタにおいて、前記発光素子アレイは、しきい電圧もし
くはしきい電流が外部から光によって制御可能な発光素
子多数個を、一次元的に配列し、各発光素子から発生す
る光の少なくとも一部が、各発光素子近傍の他の発光素
子に入射するように構成し、各発光素子に、外部から電
圧もしくは電流を印加させるクロックラインを接続した
自己走査形発光素子アレイであることを特徴とし、ある
いは、前記発光素子アレイは、しきい電圧もしくはしき
い電流が外部から電気的に制御可能な発光素子多数個
を、一次元的に配列し、各発光素子のしきい電圧もしく
はしきい電流を制御する電極を互いに電気的手段にて接
続し、各発光素子に、外部から電圧もしくは電流を印加
させるクロックラインを接続した自己走査形発光素子ア
レイであることを特徴とする。Further, the present invention is an optical printer in which light is emitted from a light emitting element array to a photosensitive drum via a rod lens array. In the light emitting element array, a threshold voltage or a threshold current can be externally controlled by light. A large number of light emitting elements are arranged in a one-dimensional manner, and at least a part of light emitted from each light emitting element is configured to be incident on another light emitting element near each light emitting element. A self-scanning light-emitting element array connected to a clock line for applying a voltage or current, or the light-emitting element array is a light-emitting element whose threshold voltage or threshold current can be electrically controlled from the outside. A large number of elements are arranged one-dimensionally, and the electrodes for controlling the threshold voltage or the threshold current of each light emitting element are connected to each other by electrical means, and each light emitting element is connected. Characterized in that the external is a self-scanning type light-emitting element array are connected to clock lines for applying a voltage or current.
【0014】また本発明は、しきい電圧もしくはしきい
電流が外部から光によって制御可能な発光素子多数個
を、一次元的に配列し、各発光素子から発生する光の少
なくとも一部が、各発光素子近傍の他の発光素子に入射
するように構成し、各発光素子に、外部から電圧もしく
は電流を印加させるクロックラインを接続した自己走査
形発光素子アレイを、複数個平面的に配列したディスプ
レイであり、あるいは、しきい電圧もしくはしきい電流
が外部から電気的に制御可能な発光素子多数個を、一次
元的に配列し、各発光素子のしきい電圧もしくはしきい
電流を制御する電極を互いに電気的手段にて接続し、各
発光素子に、外部から電圧もしくは電流を印加させるク
ロックラインを接続した自己走査形発光素子アレイを、
複数個平面的に配列したディスプレイである。Further, according to the present invention, a large number of light emitting elements whose threshold voltage or threshold current can be externally controlled by light are arranged one-dimensionally, and at least a part of the light emitted from each light emitting element is A display in which a plurality of self-scanning light-emitting element arrays, which are configured to be incident on other light-emitting elements in the vicinity of the light-emitting element and which are connected to a clock line for externally applying a voltage or current to each light-emitting element, are arranged in a plane. Alternatively, a number of light-emitting elements whose threshold voltage or threshold current can be electrically controlled from the outside are arranged one-dimensionally, and electrodes for controlling the threshold voltage or threshold current of each light-emitting element are arranged. A self-scanning light-emitting element array in which each light-emitting element is connected to each other by an electric means and a clock line for applying a voltage or a current from the outside is connected to each light-emitting element,
It is a display in which a plurality is arranged in a plane.
【0015】[0015]
【発明の実施の形態】まず、本発明の光学装置に用いる
自己走査形発光素子アレイの各種例について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS First, various examples of a self-scanning light emitting element array used in the optical device of the present invention will be described.
【0016】例Aここで説明する例Aの自己走査形発光
素子アレイは、相互作用の媒介として光を利用するもの
である。Example A The self-scanning light emitting element array of Example A described herein utilizes light as a medium for interaction.
【0017】<例A−1>例A−1の自己走査形発光素
子アレイの原理の等価回路図を図1に示す。これは発光
しきい電圧、電流が外部から制御できる発光素子の一例
として、最も標準的な三端子の発光サイリスタを用いた
場合を表している。Example A-1 FIG. 1 shows an equivalent circuit diagram of the principle of the self-scanning light emitting element array of Example A-1. This shows the case where the most standard three-terminal light-emitting thyristor is used as an example of a light-emitting element whose light-emitting threshold voltage and current can be externally controlled.
【0018】発光サイリスタT(-2)〜T(+2)は、一列に
並べられた構成となっている。各単体発光素子のアノー
ド電極に3本の転送クロックライン(φ1 、φ2 、φ
3 )がそれぞれ3素子おきに(繰り返される様に)接続
される。従来例にて説明したように発光サイリスタは光
を感じてそのターンオン電圧が低下する特性を持つ。発
光サイリスタをその発光が互いの素子に入射するよう構
成すると、発光素子に距離的に近い素子、または光がよ
くあたるように配置された素子はそのターンオン電圧が
下がることになる。The light-emitting thyristors T (-2) to T (+2) are arranged in a line. Three transfer clock lines (φ 1 , φ 2 , φ
3 ) are connected every third element (as repeated). As described in the conventional example, the light-emitting thyristor has a characteristic that the turn-on voltage is reduced when light is sensed. When the light-emitting thyristors are configured so that light emitted from the light-emitting thyristors is incident on each other, the turn-on voltage of an element that is close to the light-emitting element in a distance or an element that is arranged so as to be exposed to light is reduced.
【0019】図1の等価回路図の動作について説明す
る。今転送クロックラインφ3 にハイレベルパルス電圧
が加わっており、発光サイリスタT(0) がON状態にな
っているとする。発光サイリスタT(0) からの発光は隣
接する発光サイリスタT(-1),T(+1)に入射し、これら
のON電圧を引き下げる。発光サイリスタT(-2),T(+
2)は、発光サイリスタT(-1),T(+1)に比べ遠方にある
ため入射光は弱く、ON電圧はそれほど低下しない。こ
の状態で、次にクロックラインφ1 にハイレベルパルス
電圧を印加する。発光サイリスタT(+1)のオン電圧は発
光サイリスタT(- 2)のON電圧に比べ光の影響で低下し
ているため、発光サイリスタT(+1)のON電圧と発光サ
イリスタT(-2)のON電圧の間の電圧に、転送クロック
のハイレベル電圧を設定すると発光サイリスタT(+1)の
みONし、発光サイリスタT(-2)はONしないようにす
ることができる。よって発光サイリスタT(+1),T(0)
が同時にONする状況が生まれる。そしてクロックライ
ンφ3 をローレベル電圧に落とすと、発光サイリスタT
(0) はOFFとなり、発光サイリスタT(+1)のみONす
ることになる。よってON状態の転送が行われたことに
なる。The operation of the equivalent circuit diagram of FIG. 1 will be described. Now, assume that the high level pulse voltage is applied to the transfer clock line φ 3 and the light emitting thyristor T (0) is in the ON state. Light emitted from the light emitting thyristor T (0) is incident on the adjacent light emitting thyristors T (-1) and T (+1) , and the ON voltage of these light emitting thyristors is lowered. Light-emitting thyristors T (-2) , T (+
2) is farther than the light emitting thyristors T (-1) and T (+1) , so that the incident light is weak and the ON voltage does not decrease so much. In this state, then applies a high-level pulse voltage to the clock line phi 1. The light-emitting thyristor T (+1) of the ON voltage light-emitting thyristor T (- 2) Due to the decrease in the influence of light than the ON voltage of the light-emitting thyristor T (+1) ON voltage of the light-emitting thyristor T (-2 If the high-level voltage of the transfer clock is set to a voltage between the ON voltages of (1) and (2) , only the light-emitting thyristor T (+1) can be turned on and the light-emitting thyristor T (-2) cannot be turned on. Therefore, the light emitting thyristors T (+1) and T (0)
Are turned on at the same time. Then, when the clock line φ 3 is dropped to a low level voltage, the light emitting thyristor T
(0) is turned off, and only the light emitting thyristor T (+1 ) is turned on. Thus, the transfer in the ON state has been performed.
【0020】上に述べたような原理から、転送クロック
φ1 、φ2 、φ3 のハイレベル電圧を順番に互いに少し
づつ重なるように設定すれば、発光素子のON状態は順
次転送されていく。即ち、発光点が順次転送される。From the principle described above, if the high level voltages of the transfer clocks φ 1 , φ 2 , and φ 3 are set so as to overlap each other in order, the ON states of the light emitting elements are sequentially transferred. . That is, the light emitting points are sequentially transferred.
【0021】この例によると、従来ではできなかった自
己走査形発光素子アレイを実現することができる。According to this example, it is possible to realize a self-scanning type light-emitting element array which has not been conventionally possible.
【0022】<例A−2>例A−1では自己走査形発光
素子アレイの等価回路を示し説明したが、例A−2では
例A−1の発光素子アレイを集積化して作成する場合の
構成について説明するものである。<Example A-2> In Example A-1, an equivalent circuit of the self-scanning light emitting element array was shown and described. In Example A-2, the light emitting element array of Example A-1 was integrated. The configuration will be described.
【0023】本例の構造概念図を図2に示す。接地され
たn形GaAs基板(1)上にp形半導体層(23)、
n形半導体層(22)、p形半導体層(21)の各層を
形成する。そしてホトリソグラフィ等およびエッチング
により、各単体発光素子T(- 2)〜T(+1)に分離する。電
極(40)はp形半導体層(21)とオーミック接触を
しており、絶縁層(30)は素子と配線との短絡を防
ぎ、同時に特性劣化を防ぐための保護膜として作用す
る。ここで、絶縁層(30)には発光サイリスタの発光
波長の光が通るような材質を用いている。FIG. 2 shows a conceptual diagram of the structure of this embodiment. A p-type semiconductor layer (23) on a grounded n-type GaAs substrate (1),
Each layer of an n-type semiconductor layer (22) and a p-type semiconductor layer (21) is formed. Then, the individual light emitting elements T ( −2 ) to T (+1) are separated by photolithography and etching. The electrode (40) is in ohmic contact with the p-type semiconductor layer (21), and the insulating layer (30) acts as a protective film for preventing a short circuit between the element and the wiring and at the same time preventing characteristic deterioration. Here, the insulating layer (30) is made of a material through which light having the emission wavelength of the light emitting thyristor passes.
【0024】p形半導体層(21)はこのサイリスタの
アノードであり、n形GaAs基板(1)はカソードで
ある。各単体発光素子のアノード電極(40)に3本の
転送クロックライン(φ1 、φ2 、φ3 )がそれぞれ3
素子おきに接続される。The p-type semiconductor layer (21) is the anode of the thyristor, and the n-type GaAs substrate (1) is the cathode. Three transfer clock lines (φ 1 , φ 2 , φ 3 ) are connected to the anode electrode (40) of each single light emitting element, respectively.
Connected every other element.
【0025】発光サイリスタのON電圧が素子に入射す
る光量に依存して変化することは一般に知られている。
従ってON発光サイリスタの光の一部が隣接する発光サ
イリスタに入射するよう構成されていれば、ON発光サ
イリスタに近い発光サイリスタのON電圧は、光がない
場合に比べ低下する。It is generally known that the ON voltage of the light emitting thyristor changes depending on the amount of light incident on the element.
Therefore, if a part of the light of the ON light emitting thyristor is configured to be incident on the adjacent light emitting thyristor, the ON voltage of the light emitting thyristor close to the ON light emitting thyristor is reduced as compared with the case where there is no light.
【0026】図2の構造では絶縁層(30)が発光波長
に対し透明な膜で形成されているため、光は容易に隣接
する素子に入りそのON電圧を低下させることができ
る。In the structure shown in FIG. 2, since the insulating layer (30) is formed of a film transparent to the emission wavelength, light can easily enter an adjacent element and lower its ON voltage.
【0027】上記発光素子アレイの動作は、例A−1で
説明した動作と全く同様である。The operation of the light emitting element array is exactly the same as the operation described in Example A-1.
【0028】上に述べたような原理から、転送クロック
φ1 、φ2 、φ3 のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのON状
態は順次転送されていく。即ち、発光点が順次転送され
る。本例によると、従来ではできなかった集積化された
光結合による自己走査形発光素子アレイを実現すること
ができる。From the above-described principle, if the high level voltages of the transfer clocks φ 1 , φ 2 , φ 3 are set so as to slightly overlap each other in order, the ON state of the light emitting thyristor is sequentially transferred. . That is, the light emitting points are sequentially transferred. According to this example, it is possible to realize a self-scanning light-emitting element array by integrated optical coupling, which has not been conventionally possible.
【0029】<例A−3>本例は例A−2の現実的な構
造を示したものである。<Example A-3> This example shows the actual structure of Example A-2.
【0030】本例の平面図を図3に、図3のX−X′お
よびY−Y′ラインの断面図を、各々図4および図5に
示す。各発光素子T(-2)〜T(+1)の間には、発光素子の
分離溝(50)があり、分離溝(50)の一部には発光
素子からの光が両隣りの素子以外の素子に入らないよう
にするための光障壁(61)が設けられている。FIG. 3 is a plan view of this embodiment, and FIGS. 4 and 5 are sectional views taken along lines XX 'and YY' of FIG. 3, respectively. Between each of the light emitting elements T (-2) to T (+1) , there is a light emitting element separation groove (50), and light from the light emitting element is located in a part of the separation groove (50). A light barrier (61) for preventing the light from entering other elements is provided.
【0031】本例では光障壁としてフィールド(60)
の突起を用いているが、別の物質を用いてもよいし、ま
た形状も別の形状としてもよい。発光素子の上記電極に
はコンタクト穴C1 が設けられ、電極(40)と電気的
に接続される。コンタクト穴C2 は、電極(40)と転
送クロックラインφ1 、φ2 、φ3 との接続用スルーホ
ールである。In this example, the field (60) is used as a light barrier.
Although the protrusion is used, another substance may be used and the shape may be another shape. Contact holes C 1 to the electrode of the light emitting element is provided, is electrically connected to the electrode (40). Contact holes C 2 are electrodes (40) and the transfer clock lines phi 1, phi 2, a through hole for connection to the phi 3.
【0032】転送クロックラインφ1 は発光素子T(-2)
およびT(+1)に接続され、転送クロックラインφ2 は発
光素子T(-1)に、転送クロックラインφ3 は発光素子T
(0)に接続されている。The transfer clock line φ 1 is connected to the light emitting element T (−2)
And T (+1) , the transfer clock line φ 2 is connected to the light emitting element T (−1) , and the transfer clock line φ 3 is connected to the light emitting element T
Connected to (0) .
【0033】図4に図3のX−X′ラインの断面図を示
す。これは発光素子アレイの配列方向に切ったラインで
あり、各発光素子が並んでいる様子がわかる。発光素子
の分離溝(50)には、発光素子と電極(40)との短
絡防止用の絶縁膜(30)、および電極(40)と転送
クロックラインとの短絡防止用の層間絶縁膜(31)が
ある。これらの絶縁膜(30)、(31)は素子間の光
結合を妨げぬよう透光性の絶縁膜でできている。または
素子間の光結合を調節できるよう適度に光を吸収する絶
縁膜を用いてもよい。さらには適度に光を吸収する絶縁
膜と透光性の絶縁膜を適度の膜厚を調整し、重ねて用い
てもよい。このような構成にすると素子間の光結合が可
能となり、転送動作(光走査動作)が行える。FIG. 4 is a sectional view taken along line XX 'of FIG. This is a line cut in the arrangement direction of the light emitting element array, and it can be seen that each light emitting element is arranged. An insulating film (30) for preventing a short circuit between the light emitting element and the electrode (40) and an interlayer insulating film (31) for preventing a short circuit between the electrode (40) and the transfer clock line are provided in the separation groove (50) of the light emitting element. ). These insulating films (30) and (31) are made of a translucent insulating film so as not to prevent optical coupling between elements. Alternatively, an insulating film which appropriately absorbs light so that optical coupling between elements can be adjusted may be used. Furthermore, an insulating film that appropriately absorbs light and a translucent insulating film may be used by adjusting their film thicknesses appropriately. With such a configuration, optical coupling between elements becomes possible, and transfer operation (optical scanning operation) can be performed.
【0034】図5に図3のY−Y′ラインの断面図を示
す。これは発光素子アレイの配列方向に垂直に切ったラ
インであり、配線、電極の接続状況がわかる。発光素子
の上部電極との取り出し用コンタクト穴C1 を絶縁膜
(30)に設け、電極(40)にて外部に取り出す。そ
してフィールド上にて転送クロックラインφ3 とスルー
ホールを通じて接続される。FIG. 5 is a sectional view taken along the line YY 'of FIG. This is a line cut perpendicularly to the arrangement direction of the light emitting element array, and the connection status of wiring and electrodes can be seen. The extraction contact hole C 1 and the upper electrode of the light emitting element provided in the insulating film (30), taken out by the electrode (40). And is connected through a transfer clock lines phi 3 and the through hole in the field.
【0035】この自己走査形発光素子アレイを実現する
ための製造工程としては次のような工程が挙げられる。Manufacturing steps for realizing the self-scanning light emitting element array include the following steps.
【0036】まずn+ 形GaAs基板上にn形GaAs
層(24b)、n形AlGaAs層(24a)、p形G
aAs層(23)、n形GaAs層(22)、p形Al
GaAs層(21b)、p形GaAs層(21a)を順
次積層して成膜(エピタキシャル成長)する。次にホト
エッチング法を用いて、分離溝(50)を形成する。こ
の後、絶縁膜(30)を成膜し、コンタクト穴(C1 )
をホトエッチング法を用いて形成する。次に電極用金属
を蒸着法またはスパッタ法にて成膜し、ホトエッチング
法を用いて電極(40)を形成する。さらに層間絶縁膜
(31)を成膜し、ホトエッチング法を用いてスルーホ
ール(C2 )を形成する。そして配線用金属を蒸着法ま
たはスパッタ法にて成膜し、ホトエッチング法を用いて
転送クロックライン(φ1 、φ2 、φ3 )を形成する。
以上の工程により本例の構造が完成する。First, n-type GaAs is formed on an n + -type GaAs substrate.
Layer (24b), n-type AlGaAs layer (24a), p-type G
aAs layer (23), n-type GaAs layer (22), p-type Al
A GaAs layer (21b) and a p-type GaAs layer (21a) are sequentially stacked to form a film (epitaxial growth). Next, an isolation groove (50) is formed using a photo-etching method. Thereafter, an insulating film (30) is formed and a contact hole (C 1 ) is formed.
Is formed using a photo-etching method. Next, a metal for an electrode is formed by a vapor deposition method or a sputtering method, and an electrode (40) is formed by a photoetching method. Further an interlayer insulating film (31), a through hole is formed (C 2) using a photoetching method. Then, a wiring metal is formed by vapor deposition or sputtering, and transfer clock lines (φ 1 , φ 2 , φ 3 ) are formed by photoetching.
Through the above steps, the structure of this example is completed.
【0037】本例で特に述べなかったが、転送クロック
ライン上に透光性の保護膜を設けてもよく、また絶縁膜
が厚くなり光の透過率が悪化し外部に取り出せる光量が
低下するのを嫌うなら、発光素子の上部絶縁膜の一部ま
たは全部をホトエッチング法等の方法により除去しても
よい。Although not particularly described in the present embodiment, a light-transmitting protective film may be provided on the transfer clock line, and the thickness of the insulating film is increased, the light transmittance is deteriorated, and the amount of light that can be extracted to the outside is reduced. If dislike, part or all of the upper insulating film of the light emitting element may be removed by a method such as a photoetching method.
【0038】本例によると集積形自己走査発光素子アレ
イを製造することができる。According to this example, an integrated self-scanning light emitting device array can be manufactured.
【0039】<例A−4>例A−2、A−3は発光素子
として発光サイリスタを考えた場合の例であったが、こ
れに限られるものでなく他の種類の発光素子であっても
よい。<Example A-4> Examples A-2 and A-3 are examples in which a light emitting thyristor is considered as a light emitting element. However, the present invention is not limited to this, and other types of light emitting elements may be used. Is also good.
【0040】その一例として本例ではレーザサイリスタ
を使用する場合について述べる。As an example, this embodiment describes a case where a laser thyristor is used.
【0041】図6に発光素子としてレーザサイリスタを
使用した場合の断面構成図を示す。各発光素子(レーザ
サイリスタ)T(-1)〜T(+1)は以下の構成で作成され
る。n形GaAs基板(1)上にn形AlGaAs(2
5)、p形AlGaAs(24)、I形(ノンドウプ)
GaAs(23)、n形AlGaAs(22)、p形A
lGaAs(21)を順次積層した構造とし、n形Al
GaAs(21)、p形AlGaAs(22)の層を図
のように加工する。これは通常ストライプ形のレーザダ
イオードの形状と同じである。このn形AlGaAs
(21)およびp形AlGaAs(22)の一部の幅は
10μm以下とした。その他の部分は今までの図2〜図
5と同じである。FIG. 6 is a sectional view showing a configuration in which a laser thyristor is used as a light emitting element. Each light emitting element (laser thyristor) T (-1) to T (+1) is formed with the following configuration. On an n-type GaAs substrate (1), an n-type AlGaAs (2
5), p-type AlGaAs (24), I-type (non-doped)
GaAs (23), n-type AlGaAs (22), p-type A
1GaAs (21) is sequentially laminated, and n-type Al
The layers of GaAs (21) and p-type AlGaAs (22) are processed as shown. This is the same as the shape of a laser diode having a stripe shape. This n-type AlGaAs
The width of (21) and a part of the p-type AlGaAs (22) were set to 10 μm or less. Other parts are the same as those in FIGS.
【0042】レーザサイリスタの動作として、レーザ発
振電流に達するまでは通常の発光サイリスタと同じ動作
であり、レーザ発振電流以下の電流成分による発光は等
方的に出ていく。レーザ光は図6の紙面に垂直に出てい
く。従ってレーザ光は光結合には寄与せず、レーザ発振
電流以下の電流成分による発光のみが光結合に寄与する
事になる。これ以外の転送動作の機構は例A−2と同じ
である。The operation of the laser thyristor is the same as that of a normal light emitting thyristor until the laser oscillation current is reached, and light emission by a current component equal to or smaller than the laser oscillation current is emitted. The laser beam exits perpendicularly to the plane of FIG. Therefore, laser light does not contribute to optical coupling, and only light emission by a current component equal to or less than the laser oscillation current contributes to optical coupling. The other mechanism of the transfer operation is the same as in Example A-2.
【0043】本例によると、自己走査形半導体レーザア
レイを構成することができる。According to this embodiment, a self-scanning semiconductor laser array can be constructed.
【0044】<例A−5>図7および図8に例A−5を
示す。これは例A−4の自己走査形半導体レーザアレイ
のより現実的な構造を示したものである。図7は平面図
を表し、図8は図7のラインX−X′に沿っての断面図
を示したものである。本例の製造法を概説する。n形G
aAs基板(1)上にn形AlGaAs(25)、p形
AlGaAs(24)、I形(ノンドウプ)GaAs
(23)、n形AlGaAs(22)、p形AlGaA
s(21)、上部電極(20)を順次積層する(p形A
lGaAs(21)と上部電極(20)との間にオーミ
ック接触を良好にするためp形GaAs層を挟む場合も
ある。)。次にホトエッチングにより上部電極(20)
を図中n形AlGaAs層(25)の幅と同じ幅を持つ
長方形に加工し、これをマスクとして、p形AlGaA
s(21)〜n形AlGaAs(25)の層をエッチン
グする。この時に素子間の分離溝(50)が形成され
る。次にホトエッチングにより同じ上部電極(20)を
さらにエッチングし、10μm 以下の幅を持つストライ
プ状とし、これをマスクとして、p形AlGaAs(2
1),n形AlGaAs(22)の層をエッチングす
る。n形AlGaAs(22)は全部除去せず一部残す
ようにする。さらに絶縁膜(30)を成膜し、ホトエッ
チングによりスルーホール(C2 )を形成する。この
後、転送クロックライン用の配線金属を蒸着またはスパ
ッタ等により形成し、ホトエッチングにより転送クロッ
クライン(φ1 、φ2 、φ3 )を形成する。そして最後
にへき開等の手法によりレーザ光出力側の端面を平行度
よく形成し、本例の構造ができあがる。<Example A-5> FIGS. 7 and 8 show Example A-5. This shows a more realistic structure of the self-scanning semiconductor laser array of Example A-4. FIG. 7 is a plan view, and FIG. 8 is a sectional view taken along line XX 'in FIG. The manufacturing method of this example will be outlined. n-type G
n-type AlGaAs (25), p-type AlGaAs (24), I-type (non-doped) GaAs on an aAs substrate (1)
(23), n-type AlGaAs (22), p-type AlGaAs
s (21) and the upper electrode (20) are sequentially laminated (p-type A
In some cases, a p-type GaAs layer is interposed between the lGaAs (21) and the upper electrode (20) to improve ohmic contact. ). Next, the upper electrode (20) is formed by photoetching.
Is processed into a rectangle having the same width as the width of the n-type AlGaAs layer (25) in FIG.
The layer of s (21) to n-type AlGaAs (25) is etched. At this time, an isolation groove (50) between the elements is formed. Next, the same upper electrode (20) is further etched by photoetching to form a stripe having a width of 10 μm or less, and using this as a mask, p-type AlGaAs (2
1) Etch the n-type AlGaAs (22) layer. The n-type AlGaAs (22) is not removed completely but partially left. An insulating film (30) is deposited to form a through-hole (C 2) by photoetching. Thereafter, a wiring metal for a transfer clock line is formed by vapor deposition or sputtering, and transfer clock lines (φ 1 , φ 2 , φ 3 ) are formed by photoetching. Finally, the end face on the laser beam output side is formed with good parallelism by a method such as cleavage, and the structure of this example is completed.
【0045】従来の集積化された発光素子アレイは、P
N接合ダイオードを同一基板上にそれぞれ独立に形成し
ておき、ワイヤボンディング等を用いて一つ一つ外部に
取り出し、駆動用のICで電圧を加え動作させるもの
で、ワイヤボンディング等の組立が面倒でコストが高く
なっていた。これに対し、本例の自己走査形発光素子ア
レイは転送クロックの3端子のみを外部に取り出せば良
く、組立が相当簡単になる。同時に駆動ICを設けるス
ペースが不要となり、全体でみてよりコンパクトな自己
走査形発光素子アレイを作ることができる。さらに発光
素子を並べるピッチが従来はボンディングの技術から定
まっていたが、上述の例A−1〜A−5によるとその規
制がなくなり、よりピッチの小さい発光素子アレイを作
ることができ、解像度の非常に高い機器に応用が可能で
ある。A conventional integrated light emitting element array has a P
N-junction diodes are independently formed on the same substrate, taken out one by one using wire bonding, etc., and operated by applying a voltage with a driving IC, which makes assembly of wire bonding etc. troublesome. The cost was high. On the other hand, in the self-scanning light emitting element array of this embodiment, only three terminals of the transfer clock need to be taken out to the outside, and the assembly is considerably simplified. At the same time, a space for providing the drive IC is not required, and a more compact self-scanning light emitting element array can be manufactured as a whole. Further, the pitch at which the light emitting elements are arranged is conventionally determined from the bonding technique. However, according to Examples A-1 to A-5 described above, the regulation is eliminated, and a light emitting element array with a smaller pitch can be produced, and the resolution can be reduced. Applicable to very high equipment.
【0046】また、上記例A−1〜A−5では転送クロ
ックパルスとして、φ1 、φ2 、φ 3 の3相を想定した
が、より安定な転送動作を求める場合にはこれを4相、
5相と増加させてもよい。また発光サイリスタT(0) の
発光を発光サイリスタT(-1)より発光サイリスタT(+1)
の方へより多く入射させることにより2相のクロックに
て動作させることも可能である。In the above Examples A-1 to A-5, the transfer clock
Φ1 , ΦTwo , Φ Three Assuming three phases
However, when a more stable transfer operation is required, this is set to four phases.
It may be increased to five phases. Light emitting thyristor T(0) of
Light emitting thyristor T(-1)More light emitting thyristor T(+1)
To the two-phase clock
It is also possible to operate.
【0047】また上記例では発光サイリスタの構造を最
も簡単な場合について示したが、発光効率を上げるため
に、より複雑な構造、層構成を導入することも可能であ
る。その具体的な例としてダブルヘテロ構造の採用が挙
げられる。一例を図21に示す(田代他1987年春応
用物理学会講演、番号28p−ZE−8)。これはn形
GaAs基板上に(0.5μmの)n形GaAs層を積
み、その上にバンドギャップの広いn形AlGaAs
(1μm)、p形GaAs層(5nm)、n形GaAs
層(1μm)、バンドギャップの広いp形AlGaAs
(1μm)、そして取り出し電極とのオーミック接触を
とるためのp形GaAs層(0.15μm)積層した構
成である。発光層は間に挟まれた、(1μmの)n形G
aAs層である。これは注入された電子、正孔がバンド
ギャップの狭いGaAs層に閉じ込められ、この領域で
再結合し発光する。In the above example, the light-emitting thyristor has the simplest structure. However, a more complicated structure and layer structure can be introduced to increase the light-emitting efficiency. A specific example thereof is the adoption of a double hetero structure. An example is shown in FIG. 21 (Tashiro et al., Lecture by the Society of Applied Physics, Spring 1987, number 28p-ZE-8). In this method, an n-type GaAs layer (0.5 μm) is stacked on an n-type GaAs substrate, and an n-type AlGaAs having a wide band gap is formed thereon.
(1 μm), p-type GaAs layer (5 nm), n-type GaAs
Layer (1 μm), wide bandgap p-type AlGaAs
(1 μm) and a p-type GaAs layer (0.15 μm) for ohmic contact with the extraction electrode. The light-emitting layer is sandwiched between n-type (1 μm) G
aAs layer. This is because the injected electrons and holes are confined in the GaAs layer with a narrow band gap, and recombine in this region to emit light.
【0048】発光素子は発光サイリスタである必要はな
く、光によって自らのターンオン電圧が変化する発光素
子であれば、特に限定されない。上述のレーザサイリス
タであってもよい。The light emitting element does not need to be a light emitting thyristor, and is not particularly limited as long as the light emitting element changes its turn-on voltage by light. The laser thyristor described above may be used.
【0049】また、上記例ではPNPNのサイリスタ構
成を例に説明したが、この光によってしきい電圧が低下
し、これを利用して転送動作を行わせるという構成は、
PNPN構成のみに限られず、その機能が達成できる素
子であれば特に限定されない。例えば、PNPN4層構
成でなく、6層以上の構成でも同様な効果を期待でき、
全く同様な自己走査機能を達成することが可能である。
さらには静電誘導(SI)サイリスタまたは電界制御サ
イリスタ(FCT)と呼ばれるサイリスタを用いても全
く同様である。このSIサイリスタまたはFCTは電流
ブロックとして働く中央のp形半導体層を空乏層で置き
換えた構造となっている(S.M.Sze著、Phys
ics of Semiconductor Phys
ics,2nd Edition pp.238−24
0)。In the above example, a PNPN thyristor configuration has been described as an example. However, a configuration in which a threshold voltage is reduced by this light and a transfer operation is performed using the threshold voltage is as follows.
The element is not limited to the PNPN configuration, and is not particularly limited as long as it is an element that can achieve the function. For example, a similar effect can be expected with a configuration of six or more layers instead of a PNPN four-layer configuration.
It is possible to achieve exactly the same self-scanning function.
The same is true even when a thyristor called an electrostatic induction (SI) thyristor or an electric field control thyristor (FCT) is used. This SI thyristor or FCT has a structure in which a central p-type semiconductor layer serving as a current block is replaced by a depletion layer (SM Sze, Phys.
ics of Semiconductor Physs
ics, 2nd Edition pp. 238-24
0).
【0050】さらに、上記例A−1〜A−5では、発光
素子を一列に並べているが、配列を直線にする必要はな
く、応用によって蛇行させてもよいし、途中から二列以
上に増やすことも可能である。Further, in the above-mentioned Examples A-1 to A-5, the light emitting elements are arranged in a line, but the arrangement is not required to be linear and may be meandered depending on the application, or may be increased to two or more rows from the middle. It is also possible.
【0051】また以上の自己走査形発光素子アレイは、
発光素子を単体の個別部品で構成してもよく、またなん
らかの方法で集積化することにより実現してもよい。The self-scanning light-emitting element array described above
The light emitting element may be constituted by a single individual component, or may be realized by integration by some method.
【0052】例B ここで説明する自己走査形発光素子アレイの例Bは相互
作用の媒介として電位を利用するものである。Example B Example B of the self-scanning light emitting element array described here utilizes a potential as a medium for interaction.
【0053】<例B−1>図1〜図8に示してきた例A
−1〜A−5は光による結合を用いた場合についてであ
ったが、本例は電位による結合を用いたものである。<Example B-1> Example A shown in FIGS.
-1 to A-5 relate to the case where the coupling by light is used, but in this example, the coupling by electric potential is used.
【0054】その具体的な例として、図9に例B−1の
等価回路図を示す。本例の特徴は例A−1、即ち、図1
に抵抗ネットワークが加わった構成となっている。As a specific example, FIG. 9 shows an equivalent circuit diagram of Example B-1. The feature of this example is Example A-1, that is, FIG.
And a resistance network.
【0055】発光素子の一例として、発光サイリスタT
(-2)〜T(+2)を用い、発光サイリスタT(-2)〜T(+2)に
は、各々ゲート電極G-2〜G+2が設けられている。各々
のゲート電極には負荷抵抗RL を介して電源電圧VGKが
印加される。また、各々のゲート電極G-2〜G+2は、相
互作用を作るために抵抗RI を介して電気的に接続され
ている。抵抗RL と抵抗RI とで抵抗ネットワークが構
成される。また、各単体発光素子のアノード電極に3本
の転送クロックライン(φ1 、φ2 、φ3 )がそれぞれ
3素子おきに(繰り返される様に)接続される。As an example of the light emitting element, a light emitting thyristor T
Using (-2) to T (+2) , the light emitting thyristors T (-2) to T (+2) are provided with gate electrodes G -2 to G +2 , respectively. A power supply voltage V GK is applied to each gate electrode via a load resistor RL . Further, the respective gate electrodes G -2 to G +2 are electrically connected to each other through a resistor R I to make an interaction. Resistor network with resistor R L and resistor R I is formed. Also, three transfer clock lines (φ 1 , φ 2 , φ 3 ) are connected to the anode electrode of each single light emitting element every three elements (in a repetitive manner).
【0056】動作を説明すると、まず転送クロックφ3
がハイレベルとなり、発光素子T(0 ) がONしていると
する。このとき、3端子サイリスタの特性からゲート電
極G 0 は零ボルト近くまで引き下げられる(シリコンサ
イリスタの場合、約1ボルトである)。電源電圧VGKを
仮に5Vとすると、負荷抵抗RL ,抵抗RI のネットワ
ークから各発光サイリスタのゲート電圧が決まる。そし
て発光素子T(0) に近い素子のゲート電圧が最も低下
し、以降順にT(0) から離れるに従いゲート電圧は上昇
していく。これは次のように表せる。The operation will be described. First, the transfer clock φThree
Becomes high level, and the light emitting element T(0 ) Is ON
I do. At this time, due to the characteristics of the three-terminal thyristor,
Pole G 0 Is reduced to near zero volts (silicon
In the case of an iristor, it is about 1 volt). Power supply voltage VGKTo
Assuming 5V, the load resistance RL , Resistance RI Network
The gate voltage of each light emitting thyristor is determined from the peak. Soshi
Light emitting element T(0) The gate voltage of the element close to
And then T(0) Gate voltage increases as the distance from
I will do it. This can be expressed as:
【0057】 VG0<VG1=VG-1 <VG2=VG-2 (1) これらの電圧の差は、負荷抵抗RL ,抵抗RI の値を適
当に選択することにより設定することができる。V G0 <V G1 = V G−1 <V G2 = V G−2 (1) The difference between these voltages is set by appropriately selecting the values of the load resistances R L and R I. be able to.
【0058】3端子サイリスタのアノード側のターンオ
ン電圧VONは、ゲート電圧より拡散電位Vdfだけ高い電
圧となることが知られている。It is known that the turn-on voltage V ON on the anode side of the three-terminal thyristor is higher than the gate voltage by the diffusion potential V df .
【0059】 VON≒VG +Vdf (2) 従ってアノードにかける電圧をこのターンオン電圧VON
より高く設定すれば、その発光サイリスタはONするこ
とになる。V ON ≈V G + V df (2) Therefore, the voltage applied to the anode is the turn-on voltage V ON.
If it is set higher, the light emitting thyristor is turned on.
【0060】さてこのT(0) がONしている状態で、次
の転送クロックパルスφ1 にハイレベル電圧VH を印加
する。このクロックパルスφ1 は発光素子T(+1)とT
(-2)に同時に加わるが、ハイレベル電圧VH の値を次の
範囲に設定すると、発光素子T (+1)のみをONさせるこ
とができる。By the way, this T(0) When is ON, next
Transfer clock pulse φ1 High-level voltage VH Apply
I do. This clock pulse φ1 Is the light emitting element T(+1)And T
(-2)At the same time, but the high level voltage VH The value of
When set in the range, the light emitting element T (+1)Only turn on
Can be.
【0061】 VG-2 +Vdf>VH >VG+1 +Vdf (3) これで発光素子T(0) 、T(+1)が同時にONしているこ
とになる。そしてクロックパルスφ3 のハイレベル電圧
を切ると発光素子T(0) がOFFとなり、ON状態の転
送ができたことになる。V G−2 + V df > V H > V G + 1 + V df (3) The light emitting elements T (0) and T (+1) are simultaneously turned on. And would turn off the high-level voltage of the clock pulse phi 3 light-emitting element T (0) is able to OFF, the ON state transfers.
【0062】この様に本例は、抵抗ネットワークで各発
光サイリスタのゲート電極間を結ぶことにより、発光素
子に転送機能をもたせることが可能となる。As described above, in this embodiment, the light emitting element can have a transfer function by connecting the gate electrodes of the respective light emitting thyristors by the resistance network.
【0063】上に述べたような原理から、転送クロック
φ1 、φ2 、φ3 のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光素子のON状態は順
次転送されていく。即ち、発光点が順次転送される。本
例によると、従来ではできなかった自己走査形発光素子
アレイを実現することができる。From the above-described principle, if the high-level voltages of the transfer clocks φ 1 , φ 2 , φ 3 are set so as to slightly overlap each other in order, the ON state of the light emitting elements is sequentially transferred. . That is, the light emitting points are sequentially transferred. According to this example, it is possible to realize a self-scanning type light-emitting element array that has not been conventionally possible.
【0064】<例B−2>例B−1では等価回路を示し
説明したが、例B−2では例B−1の自己走査形発光素
子アレイを集積化して作成する場合の構成について説明
するものである。<Example B-2> Although the equivalent circuit is shown and described in the example B-1, the structure in the case where the self-scanning light emitting element array of the example B-1 is formed by integration is described in the example B-2. Things.
【0065】本例の自己走査形発光素子アレイの構造概
略図を図10に示す。接地されたN形GaAs基板
(1)上にN形半導体層(24)、P形半導体層(2
3)、N形半導体層(22)、P形半導体層(21)の
各層を形成する。そしてホトリソグラフィ等およびエッ
チングにより、各単体発光素子T(-1)〜T(+1)に分離す
る(分離溝(50))。アノード電極(40)はP形半
導体層(21)とオーミック接触を有し、ゲート電極
(41)はn形半導体層(22)とオーミック接触を有
す。絶縁層(30)は素子と配線との短絡を防ぎ、同時
に特性劣化を防ぐための保護膜でもある。絶縁層(3
0)は発光サイリスタの発光波長の光がよく通る材質を
用いることが望ましい。N形GaAs基板(1)はこの
サイリスタのカソードである。各単体発光素子のアノー
ド電極(40)に3本の転送クロックライン(φ1 、φ
2 、φ3 )がそれぞれ3素子おきに接続される。またゲ
ート電極には負荷抵抗RL 、相互作用抵抗RI による抵
抗ネットワークが接続される。FIG. 10 shows a schematic diagram of the structure of the self-scanning light-emitting element array of this example. An N-type semiconductor layer (24) and a P-type semiconductor layer (2) are formed on a grounded N-type GaAs substrate (1).
3), N-type semiconductor layer (22) and P-type semiconductor layer (21) are formed. Then, the individual light emitting elements T (-1) to T (+1) are separated by photolithography and etching (separation groove (50)). The anode electrode (40) has ohmic contact with the P-type semiconductor layer (21), and the gate electrode (41) has ohmic contact with the n-type semiconductor layer (22). The insulating layer (30) is a protective film for preventing a short circuit between the element and the wiring and, at the same time, preventing characteristic deterioration. Insulation layer (3
For 0), it is desirable to use a material through which light having the emission wavelength of the light-emitting thyristor passes well. The N-type GaAs substrate (1) is the cathode of this thyristor. Three transfer clock lines (φ 1 , φ) are connected to the anode electrode (40) of each single light emitting element.
2 and φ 3 ) are connected every third element. Further, a resistance network composed of a load resistance R L and an interaction resistance R I is connected to the gate electrode.
【0066】ここで、例Aで述べたような光結合が発生
すると、本例の転送動作が影響されることが考えられる
ため、ゲート電極の一部を発光素子間の分離溝の中に入
れ、光結合を防止する構造としている。Here, if the optical coupling as described in Example A occurs, it is considered that the transfer operation of this example is affected. Therefore, a part of the gate electrode is inserted into the separation groove between the light emitting elements. , To prevent optical coupling.
【0067】本例の構成は例B−1(図9)に示した等
価回路と全く同じ構成であり、全く同じ動作をする。従
って、転送クロックφ1 、φ2 、φ3 のハイレベル電圧
を順番に互いに少しずつ重なるように設定すれば、発光
サイリスタのON状態は順次転送されていく。即ち、発
光点が順次転送される。The configuration of this example is exactly the same as the equivalent circuit shown in Example B-1 (FIG. 9), and operates exactly the same. Therefore, if the high-level voltages of the transfer clocks φ 1 , φ 2 , φ 3 are set so as to slightly overlap each other in order, the ON state of the light emitting thyristor is sequentially transferred. That is, the light emitting points are sequentially transferred.
【0068】<例B−3>例B−3の自己走査形発光素
子アレイを図11、図12、図13に示す。この例は上
記例B−2の自己走査形発光素子アレイの現実的な構造
を示したものである。図11に本例の平面図を、図12
および図13に図11のX−X′、Y−Y′ラインの断
面図を各々示す。<Example B-3> The self-scanning light emitting element array of Example B-3 is shown in FIGS. This example shows a practical structure of the self-scanning light-emitting element array of Example B-2. FIG. 11 is a plan view of this example, and FIG.
FIG. 13 is a cross-sectional view taken along line XX ′ and YY ′ in FIG.
【0069】各発光素子T(-1)〜T(+1),発光素子の分
離溝(50)、フィールド(60)等は前記例と同様で
ある。抵抗(63)は各々のゲート電極間を結ぶ抵抗ネ
ットワークを形成している。また、抵抗(63)は、光
吸収ブロック(62)によって発光素子からの光が入ら
ないようにされている。本例では光障壁としてフィール
ド60の一部を用いているが、別の物質を用いてもよい
し、また形状も別の形状としてもよい。発光素子の上部
電極は、取り出し用コンタクト穴C1 を通して、電極
(40)で取り出される。電極(40)と転送クロック
ラインφ1 、φ2、φ3 との接続はスルーホールC2 を
用いて行われる。クロックラインφ1 は発光素子T(-2)
およびT(+1)に接続され、クロックラインφ2 は発光素
子T(-1)に、クロックラインφ3 は発光素子T(0) に接
続される。抵抗(63)は、コンタクト穴C3 を用いて
外部に取り出される。Each of the light emitting elements T (-1) to T (+1) , the separation groove (50) of the light emitting element, the field (60) and the like are the same as those in the above-described example. The resistance (63) forms a resistance network connecting the respective gate electrodes. Further, the light from the light emitting element is prevented from entering the resistor (63) by the light absorbing block (62). In this example, a part of the field 60 is used as a light barrier, but another material may be used, and the shape may be different. The upper electrode of the light emitting element, through extraction contact hole C 1, is taken out by the electrode (40). Electrode (40) and the transfer clock lines φ 1, φ 2, connected to the phi 3 is performed using a through hole C 2. Clock line φ 1 is light emitting element T (-2)
And T (+1) , the clock line φ 2 is connected to the light emitting element T (−1) , and the clock line φ 3 is connected to the light emitting element T (0) . Resistance (63) is extracted to the outside using the contact hole C 3.
【0070】図12に、図11のX−X′ラインの断面
図を示す。これは発光素子アレイの配列方向に切ったラ
インであり、各発光素子が並んでいる様子が分かる。発
光素子の分離溝(50),発光素子と電極(40)(4
1)との短絡防止用絶縁膜(30)があり、電極(4
0)と転送クロックラインとの短絡防止用層間絶縁膜
(31)等は前述の例と同様である。これらの絶縁膜
(30)、(31)は、光が外部へ有効に取り出せるよ
う透光性の絶縁膜である必要がある。この場合、先に述
べたように光結合による転送動作への影響をなくすた
め、分離溝中にゲート電極(41)を入れて光を遮るよ
う構成することは有効である。FIG. 12 is a sectional view taken along line XX 'of FIG. This is a line cut in the arrangement direction of the light emitting element array, and it can be seen that each light emitting element is arranged. Light-emitting element separation groove (50), light-emitting element and electrode (40) (4
There is an insulating film (30) for preventing short circuit with 1), and an electrode (4)
The interlayer insulating film (31) for preventing short-circuit between 0) and the transfer clock line and the like are the same as in the above-described example. These insulating films (30) and (31) need to be translucent insulating films so that light can be effectively extracted to the outside. In this case, it is effective to insert the gate electrode (41) in the separation groove to block the light in order to eliminate the influence of the optical coupling on the transfer operation as described above.
【0071】図13に、図11のY−Y′ラインの断面
図を示す。これは発光素子アレイの配列方向に垂直に切
ったラインであり、配線、電極の接続状況がわかる。発
光素子の上部電極との取り出し用コンタクト穴C1 を絶
縁膜(30)に設け、電極(40)にて外部に取り出
す。そしてフィールド60上にて転送クロックラインφ
3 とスルーホールを通じて接続される。また抵抗ネット
ワークのための抵抗として、本例ではn形半導体層(2
2)が用いられる。これは別の層であってももちろんよ
いし、また半導体層を用いず、スパッタ等により別の種
類の膜を形成してもよい。FIG. 13 is a sectional view taken along line YY 'of FIG.
The figure is shown. This is perpendicular to the light emitting element array direction.
This indicates the connection status of wiring and electrodes. Departure
Contact hole C for taking out from upper electrode of optical element1 Abstain
Provided on the rim membrane (30) and taken out with the electrode (40)
You. Then, on the field 60, the transfer clock line φ
Three And through a through hole. Also resistance net
In this example, as a resistance for the work, an n-type semiconductor layer (2
2) is used. Of course, this is another layer
In addition, without using a semiconductor layer, another species
A similar type of film may be formed.
【0072】ゲート電極(41)は発光素子からの光が
抵抗(63)の抵抗値に影響を与えないようにするた
め、分離溝の中に入るように工夫されている。The gate electrode (41) is designed to enter the separation groove so that light from the light emitting element does not affect the resistance value of the resistor (63).
【0073】本例を実現するための製造工程としては次
のような工程が挙げられる。The following steps can be cited as manufacturing steps for realizing this embodiment.
【0074】まずn+ 形GaAs基板(1)上にn形G
aAs層(24b)、n形AlGaAs層(24a)、
p形GaAs層(23)、n形GaAs層(22)、p
形AlGaAs層(21b)、p形GaAs層(21
a)を順次積層して成膜(エピタキシャル成長)する。
次にホトエッチング法を用いて、分離溝(50)を形成
する。そして別のマスクを用いホトエッチングにより、
発光素子の一部および抵抗部のp形GaAs層(21
a),p形AlGaAs層(21b)を除去する。この
後、絶縁膜(30)を成膜し、コンタクト穴(C1 ),
(C3 )をホトエッチング法を用いて形成する。次に、
電極用金属を蒸着法またはスパッタ法にて成膜し、ホト
エッチング法を用いて電極(40)(41)(42)を
形成する。さらに層間絶縁膜(31)を成膜し、ホトエ
ッチング法を用いてスルーホール(C 2 )を形成する。
そして配線用金属を蒸着法またはスパッタ法にて成膜
し、ホトエッチング法を用いて転送クロックライン(φ
1 、φ2 、φ3 )を形成する。以上の工程により、本例
の自己走査形発光素子アレイの構造が完成する。First, n+ N-type G on GaAs substrate (1)
aAs layer (24b), n-type AlGaAs layer (24a),
p-type GaAs layer (23), n-type GaAs layer (22), p-type
-Type AlGaAs layer (21b), p-type GaAs layer (21b)
a) are sequentially laminated to form a film (epitaxial growth).
Next, an isolation groove (50) is formed using a photo-etching method.
I do. And by photo-etching using another mask,
A part of the light emitting element and a p-type GaAs layer (21
a) The p-type AlGaAs layer (21b) is removed. this
Thereafter, an insulating film (30) is formed, and the contact hole (C1 ),
(CThree ) Is formed using a photo-etching method. next,
A metal for electrodes is deposited by vapor deposition or sputtering, and
The electrodes (40), (41) and (42) are formed by etching.
Form. Further, an interlayer insulating film (31) is formed,
Through holes (C Two ) Is formed.
Then, a metal for wiring is formed by vapor deposition or sputtering.
Then, the transfer clock line (φ
1 , ΦTwo , ΦThree ) Is formed. With the above steps, this example
The structure of the self-scanning light-emitting element array is completed.
【0075】本例で特に述べなかったが、転送クロック
ライン上に透光性の保護膜を設けてもよく、また絶縁膜
が厚くなり光の透過率が悪化し外部に取り出せる光量が
低下するのを嫌うなら、発光素子の上部絶縁膜の一部ま
たは全部をホトエッチング法等の方法により除去しても
よい。Although not particularly described in the present embodiment, a light-transmitting protective film may be provided on the transfer clock line, and the thickness of the insulating film may be increased to reduce the light transmittance and reduce the amount of light that can be extracted to the outside. If dislike, part or all of the upper insulating film of the light emitting element may be removed by a method such as a photoetching method.
【0076】<例B−4>例B−2、B−3は発光素子
として発光サイリスタを考えた場合の例であったが、こ
れに限られるものでなく他の種類の発光素子であっても
よい。その一例として本例ではレーザサイリスタを使用
する場合について述べる。<Example B-4> Examples B-2 and B-3 are examples in which a light-emitting thyristor is considered as a light-emitting element. However, the present invention is not limited to this. Is also good. In this example, a case where a laser thyristor is used will be described as an example.
【0077】図14に、例B−4の自己走査形発光素子
アレイを示す。図14は平面図を表し、図15は図14
のラインX−X′に沿っての断面図を示したものであ
る。FIG. 14 shows the self-scanning light-emitting element array of Example B-4. FIG. 14 shows a plan view, and FIG.
3 is a sectional view taken along line XX ′ of FIG.
【0078】単体発光素子(レーザサイリスタ)T(-1)
〜T(+1)等の番号は上記例と同様である。図14の自己
走査形発光素子アレイの製造法を概説する。n形GaA
s基板(1)上にn形AlGaAs(25)、p形Al
GaAs(24)、I形(ノンドウプ)GaAs(2
3)、n形AlGaAs(22)、p形AlGaAs
(21)、上部電極(20)を順次積層する(p形Al
GaAs(21)と上部電極(20)との間にオーミッ
ク接触を良好にするためp形GaAs層を挟む場合もあ
る)。次に、ホトエッチングにより上部電極(20)を
図中n形AlGaAs(25)層の幅と同じ幅を持つ長
方形に加工し、これをマスクとして、p形AlGaAs
(21)〜n形AlGaAs(25)の層をエッチング
する。この時に素子間の分離溝(50)が形成される。
次に、ホトエッチングにより同じ上部電極(20)をさ
らにエッチングし、10μm以下の幅を持つストライプ
状とし、これをマスクとして、p形AlGaAs(2
1),n形AlGaAs(22)の層をエッチングす
る。n形AlGaAs(22)層は全部除去せず一部残
すようにする。さらに絶縁膜(30c)(30b)(3
0a)を成膜する。ここでこの3種類の絶縁膜である
が、これは絶縁膜(30c)(30a)と光遮蔽膜(3
0b)であり、絶縁と光遮蔽の二つの機能を持つように
したものである。これは絶縁膜として例えばSiO2 膜
を使用した場合、GaAsの発光波長である870nm
を透過するため、光結合を誘発する可能性があり、その
間に例えば非晶質シリコンのような光吸収物質による光
遮蔽膜(30b)を設ける必要があるからである。もち
ろん絶縁と光遮蔽の二つの機能を兼ね備えた物質を用い
れば一層で済む。次にホトエッチングによりコンタクト
穴(C1 )を設け、その上に抵抗(63)を成膜し、ホ
トエッチングする。さらに層間絶縁膜(31)を形成
し、スルーホール(C2 )をホトエッチングにより形成
する。この際、抵抗(63)上のスルーホールは絶縁膜
(31)のみ除去すればよいが、上部電極(20)上の
スルーホールは絶縁膜(31)と同時に絶縁膜(30
c)(30b)(30a)も除去する必要があるため注
意が必要である。この後転送クロックライン用の配線金
属を蒸着またはスパッタ等により形成し、ホトエッチン
グにより転送クロックライン(φ1 、φ2 、φ3 )およ
び電源VGKラインを形成する。そして最後に、へき開等
の手法によりレーザ光出力側の端面を平行度よく形成
し、本例の構造ができあがる。Single light emitting element (laser thyristor) T (-1)
Numbers such as ~ T (+1) are the same as in the above example. A method for manufacturing the self-scanning light-emitting element array in FIG. 14 will be outlined. n-type GaAs
n-type AlGaAs (25), p-type Al on s substrate (1)
GaAs (24), I-type (non-doop) GaAs (2
3), n-type AlGaAs (22), p-type AlGaAs
(21), upper electrode (20) is sequentially laminated (p-type Al
A p-type GaAs layer may be interposed between the GaAs (21) and the upper electrode (20) in order to improve the ohmic contact. Next, the upper electrode (20) is processed into a rectangle having the same width as the n-type AlGaAs (25) layer in the figure by photoetching, and using this as a mask, the p-type AlGaAs is formed.
(21) to n-type AlGaAs (25) layers are etched. At this time, an isolation groove (50) between the elements is formed.
Next, the same upper electrode (20) is further etched by photoetching to form a stripe having a width of 10 μm or less, and using this as a mask, p-type AlGaAs (2
1) Etch the n-type AlGaAs (22) layer. The n-type AlGaAs (22) layer is not removed completely but partially left. Further, the insulating films (30c) (30b) (3
0a) is formed. Here, the three types of insulating films are composed of an insulating film (30c) (30a) and a light shielding film (3).
0b), which has two functions of insulation and light shielding. This is because when an SiO 2 film is used as the insulating film, the emission wavelength of GaAs is 870 nm.
This may cause optical coupling due to the transmission of light, and a light-shielding film (30b) made of a light-absorbing material such as amorphous silicon must be provided between them. Needless to say, if a substance having both functions of insulation and light shielding is used, only one layer is required. Next, a contact hole (C 1 ) is provided by photoetching, a resistor (63) is formed thereon, and photoetching is performed. Further an interlayer insulating film (31), the through-holes (C 2) is formed by photoetching. At this time, the through-hole on the resistor (63) may be removed only by the insulating film (31), but the through-hole on the upper electrode (20) is removed simultaneously with the insulating film (31).
c) Care must be taken because (30b) and (30a) also need to be removed. Thereafter, a wiring metal for the transfer clock line is formed by vapor deposition or sputtering, and the transfer clock lines (φ 1 , φ 2 , φ 3 ) and the power supply VGK line are formed by photoetching. Finally, the end face on the laser light output side is formed with good parallelism by a method such as cleavage, and the structure of this example is completed.
【0079】上記例B−1〜B−4の発光素子アレイも
例A同様、従来の発光素子アレイにはない自己走査機能
を持ち、組立の効率化,小型化,高ピッチ化等の効果を
有する。The light emitting element arrays of the above examples B-1 to B-4 also have the self-scanning function which the conventional light emitting element array does not have, as in the case of the example A, and the effects such as the assembling efficiency, downsizing, and high pitch can be obtained. Have.
【0080】上記例B−1〜B−4では、転送クロック
パルスとして、φ1 、φ2 、φ3 の3相を想定したが、
前記例A同様、より安定な転送動作を求める場合にはこ
れを4相、5相と増加させてもよい。In the above Examples B-1 to B-4, three phases φ 1 , φ 2 , and φ 3 are assumed as transfer clock pulses.
As in the case of Example A, when a more stable transfer operation is required, the transfer operation may be increased to four phases or five phases.
【0081】さらに、自己走査形発光素子アレイの各例
では発光素子を一列に並べているが、前記例A同様、配
列を直線にする必要はなく、応用によって蛇行させても
よいし、途中から二列以上に増やすことも可能である。Further, in each example of the self-scanning light-emitting element array, the light-emitting elements are arranged in a line. However, as in the case of Example A, the arrangement does not need to be linear, and may be meandering depending on the application, or may be two-way from the middle. It is possible to have more than columns.
【0082】また、発光素子は発光サイリスタである必
要はなく、外部電位によって自らのターンオン電圧が変
化する発光素子であれば、特に限定されず、前述の通
り、レーザサイリスタであってもよい。The light-emitting element does not need to be a light-emitting thyristor, and is not particularly limited as long as its light-emitting element changes its turn-on voltage by an external potential, and may be a laser thyristor as described above.
【0083】また自己走査形発光素子アレイは発光素子
を単体の個別部品で構成してもよく、またなんらかの方
法で集積化することにより実現してもよい。The self-scanning light-emitting element array may be constituted by forming the light-emitting elements by a single individual component, or may be realized by integrating them by some method.
【0084】発光サイリスタの構造も、前記例Aで記載
した通り、より複雑な構造、層構成を導入したものであ
っても良いし、6層以上の構成等の任意の構造でかまわ
ない。As described in Example A, the structure of the light emitting thyristor may be a structure in which a more complicated structure or layer structure is introduced, or may be an arbitrary structure such as a structure having six or more layers.
【0085】尚、自己走査形発光素子アレイの一連の例
A、Bは基板として半導体基板を用い、その電位を零ボ
ルト(接地)とした例を示してきたが、これに限られず
基板として他の物質を用いてもよい。もっとも近い例で
いえばクロム(Cr)等をドウプした半絶縁性GaAs
基板上にn形GaAs層を形成し、この上に前記例で説
明した構造を形成してもよい。また例えばガラス、アル
ミナ等の絶縁基板上に半導体膜を形成し、この半導体を
用いて前記例の構造を形成してもよい。The series of examples A and B of the self-scanning light-emitting element array use a semiconductor substrate as a substrate and set the potential to zero volt (ground). However, the present invention is not limited to this. May be used. The closest example is semi-insulating GaAs doped with chromium (Cr).
An n-type GaAs layer may be formed on a substrate, and the structure described in the above example may be formed thereon. Alternatively, for example, a semiconductor film may be formed on an insulating substrate made of glass, alumina, or the like, and the structure of the above example may be formed using the semiconductor.
【0086】尚レーザの構造は本構造に限られるもので
はなく、例えばTJS形、BH形、CSP形、VSIS
形等を用いてももちろんよい(S.M.Sze著、Ph
ysics of Semiconductor Ph
ysics,2nd Edition pp.724−
730)。また材料についてもAlGaAsを主体に説
明したが、これ以外の材料(例えばAlGaInP、I
nGaAsP、ZnSe、GaP等)であってもよい。The structure of the laser is not limited to this structure. For example, TJS type, BH type, CSP type, VSIS
It is of course possible to use a shape or the like (SM Sze, Ph.
ysics of Semiconductor Ph
ysics, 2nd Edition pp. 724
730). Although the description has been made mainly of AlGaAs as a material, other materials (for example, AlGaInP,
nGaAsP, ZnSe, GaP, etc.).
【0087】また、前記例A、Bにおいては、発光中の
発光素子が隣接する発光素子に最もその影響を与え、隣
接発光素子が次駆動発光素子となる様に構成していた
が、上記に限らず、例えば1つおきに最もその影響を与
えるように構成し、1つおきの発光素子に転送駆動可能
とすることもできる。In the above Examples A and B, the light emitting element which is emitting light has the most influence on the adjacent light emitting element, and the adjacent light emitting element is the next driving light emitting element. However, the present invention is not limited to this. For example, every other light-emitting element may be configured to have the influence, and transfer driving to every other light-emitting element may be possible.
【0088】例Cここで説明する例Cは先に述べた例
A、Bにより構成された自己走査形発光素子アレイの駆
動方法に関するものである。Example C Example C described here relates to a method of driving the self-scanning light-emitting element array constituted by Examples A and B described above.
【0089】例Cの説明図を図16に示す。図16に
は、駆動原理を表す等価回路図および各端子に印加する
パルス波形を示している。An explanatory diagram of Example C is shown in FIG. FIG. 16 shows an equivalent circuit diagram illustrating the driving principle and a pulse waveform applied to each terminal.
【0090】本例は転送クロックパルスφ1 、φ2 、φ
3 に並列にそれぞれ電流源I1 、I 2 、I3 を併置し、
その電流量を発光信号φI により制御するように構成し
たものである。In this example, the transfer clock pulse φ1 , ΦTwo , Φ
Three Current source I in parallel with1 , I Two , IThree Side by side,
The amount of current is represented by the emission signal φI Configured to be controlled by
It is a thing.
【0091】動作について説明する。まずスタートパル
スφS により発光素子T(0) がONする。そして次々に
転送パルスφ1 、φ2 、φ3 を印加することにより、O
N状態の転送が行われる。この機構については例A、B
によりすでに説明した通りである。The operation will be described. First, the light emitting element T (0) is turned on by the start pulse φ S. Then, by sequentially applying transfer pulses φ 1 , φ 2 , φ 3 , O
An N state transfer is performed. Examples A, B for this mechanism
As described above.
【0092】今、発光素子T(3) の位置をより強く発光
させたい場合、発光点がT(3) に来た時刻を見計らって
発光信号φI をハイレベルとする。この時φI に同期し
て電流源I1 、I2 、I3 から電流が流れ込む。しかし
ONしているT(3) のアノードは電流源からの電流を吸
い込むが、これ以外の発光素子はOFF状態のため電流
を吸い込めず、流れ込んだ電流は転送クロックパルスを
出している駆動回路側に流れ出てしまう。従ってONし
ている発光素子のアノード電流が増加し、発光強度もま
た大きくなる。Now, when it is desired to make the position of the light emitting element T (3) emit light more strongly, the light emitting signal φ I is set to the high level in consideration of the time when the light emitting point comes to T (3) . At this time, current flows from the current sources I 1 , I 2 and I 3 in synchronization with φ I. However, the anode of T (3) that is ON absorbs the current from the current source, but the other light-emitting elements cannot absorb the current because of the OFF state, and the current that flows in is the drive circuit that outputs the transfer clock pulse. It flows out to the side. Therefore, the anode current of the light emitting element that is ON increases, and the light emission intensity also increases.
【0093】発光強度Lの図も同時に示したが、電流源
からの電流なしの場合の発光強度に対し、発光素子T
(3) の発光強度のみ強くなっている様子がわかる。この
駆動方法を用いると任意の場所の発光強度を強くするこ
とができ、場所的な光書き込みが可能となる。The graph of the light emission intensity L is also shown at the same time.
It can be seen that only the emission intensity of (3) is increased. By using this driving method, it is possible to increase the light emission intensity at an arbitrary place, and it is possible to perform spatial optical writing.
【0094】本例の発光素子としてレーザサイリスタを
使用した場合、転送クロックによるアノード電流をレー
ザ発振のしきい電流以下にしておけば、通常転送状態で
はレーザ光は出ず、発光信号が出た時のみレーザ光を出
せるようにすることができる。In the case where a laser thyristor is used as the light emitting element of this embodiment, if the anode current by the transfer clock is set to be equal to or less than the threshold current of laser oscillation, no laser light is emitted in the normal transfer state, and a light emission signal is emitted. Only laser light can be emitted.
【0095】以下、前述した自己走査形発光素子アレイ
を用いた光学装置の実施例について説明する。Hereinafter, an embodiment of an optical device using the above-described self-scanning light emitting element array will be described.
【0096】[0096]
【実施例1】図17に本発明の第1の実施例である密着
形イメージセンサの原理図を示す。これは、自己走査形
発光素子アレイによって発光点がシフトするという機能
が実現でき、それを場所走査に適用した場合に相当す
る。Embodiment 1 FIG. 17 shows a principle diagram of a contact type image sensor according to a first embodiment of the present invention. This is equivalent to a case where the function of shifting the light emitting point can be realized by the self-scanning light emitting element array, and this is applied to location scanning.
【0097】図17では、ガラス基板(A1)上にアモ
ルファスSiによる光センサが形成されている。従来
は、この光センサを100μm程度の画素に分離し、そ
れを読み取り用ICで走査し、取り出す方式をとってい
た。そして照明をLEDで均一に行っていた。ここで示
す方式は、アモルファスSiによる光センサを画素分離
せず、代わりに照明の方で走査するものである。In FIG. 17, an optical sensor made of amorphous Si is formed on a glass substrate (A1). Conventionally, a method has been adopted in which this optical sensor is separated into pixels of about 100 μm, which are scanned by a reading IC and taken out. The lighting was uniformly performed by the LED. In the method shown here, the optical sensor using amorphous Si is not separated into pixels, but is instead scanned by illumination.
【0098】図17では、ガラス基板(A1)上に光遮
蔽を兼ねた電極(A2)、アモルファスSi(A3)、
透明電極(A4)、電極(A5)が形成されている。こ
の構成では、光によってアモルファスSi(A3)の電
気伝導率が上昇するため、電極(A2)と電極(A5)
との抵抗が光に当たることによって低下する現象を利用
している。さて、これらの上に透明保護層(A6)が設
けられ、これに密着して原稿(A7)がくる。In FIG. 17, an electrode (A2) also serving as a light shield, an amorphous Si (A3),
A transparent electrode (A4) and an electrode (A5) are formed. In this configuration, the electric conductivity of the amorphous Si (A3) is increased by light, so that the electrodes (A2) and (A5)
It utilizes the phenomenon that the resistance decreases with light exposure. A transparent protective layer (A6) is provided on these, and the original (A7) comes in close contact with the transparent protective layer (A6).
【0099】さて、自己走査形発光素子アレイ(A1
0)はガラス基板(A1)の反対側に設けられ、その光
はロッドレンズアレイ(A9)を通し、光センサの中央
部に設けられた光を導入するための窓(A8)を通し
て、原稿(A7)上に結像するように構成されている。Now, the self-scanning light emitting element array (A1
No. 0) is provided on the opposite side of the glass substrate (A1), and its light passes through a rod lens array (A9) and passes through a window (A8) for introducing light provided at the center of the optical sensor, and the original ( A7) It is configured to form an image on it.
【0100】自己走査形発光素子アレイ(A10)は、
発光点が順次移動する機能を持ち、それに従って、原稿
上の結像点も順次移動していく。いま原稿上の文字等に
よる濃淡があると原稿からの反射光もそれに従い変化す
る。これをアモルファスSiによる光センサで読み取
る。The self-scanning light emitting element array (A10)
The light emitting point has a function of sequentially moving, and accordingly, the image forming point on the document also sequentially moves. Now, if there is shading due to characters or the like on the document, the reflected light from the document changes accordingly. This is read by an optical sensor made of amorphous Si.
【0101】また、この発光素子アレイとしてレーザサ
イリスタを用いると、その高い量子効率から光量の多い
発光素子アレイを得ることができ、低消費電力または高
速の読み出しを行うことができる。When a laser thyristor is used as this light emitting element array, a light emitting element array with a large amount of light can be obtained due to its high quantum efficiency, and low power consumption or high speed reading can be performed.
【0102】[0102]
【実施例2】本発明の第2の実施例として、自己走査形
発光素子アレイを応用した光プリンタについて述べる。
従来、LEDアレイの各画素に駆動用ICを接続したモ
ジュールを使って光プリンタへ応用した例が知られてい
る。光プリンタの原理図を図18に示す。まず円筒形の
感光ドラム(B1)の表面にアモルファスSi等の光導
電性を持つ材料(感光体)が作られている。このドラム
はプリントの速度で回転している。まず帯電器(B7)
で感光体表面を一様に帯電させる。そして発光素子アレ
イ光プリントヘッド(B8)で印字するドットイメージ
の光を感光体上に照射し、光の当たったところの帯電を
中和する。次に現像器で感光体上の帯電状態に従って、
トナーを感光体上に付ける。そして転写器(B2)でカ
セット(B11)中から送られてきた用紙(B9)上に
トナーを転写する。そして、その用紙は定着器(B3)
にて熱等を加えられ定着される。一方、転写の終了した
ドラムは消去ランプ(B5)で帯電が全面にわたって中
和され、清掃器(B6)で残ったトナーが除去される。Embodiment 2 As a second embodiment of the present invention, an optical printer to which a self-scanning light emitting element array is applied will be described.
2. Description of the Related Art Conventionally, there is known an example in which a module in which a driving IC is connected to each pixel of an LED array is applied to an optical printer. FIG. 18 shows the principle of the optical printer. First, a photoconductive material (photoconductor) such as amorphous Si is formed on the surface of a cylindrical photosensitive drum (B1). This drum rotates at the speed of the print. First, the charger (B7)
To uniformly charge the photoreceptor surface. Then, light of a dot image to be printed by the light emitting element array optical print head (B8) is irradiated onto the photoreceptor to neutralize the charging at the place where the light is applied. Next, according to the charged state on the photoconductor in the developing unit,
Apply toner on photoreceptor. The transfer unit (B2) transfers the toner onto the sheet (B9) sent from the cassette (B11). And the paper is a fixing device (B3)
The heat is applied to fix the toner. On the other hand, the drum on which the transfer has been completed is neutralized over the entire surface by the erase lamp (B5), and the remaining toner is removed by the cleaner (B6).
【0103】さて、自己走査形発光素子アレイを例C−
1で示した駆動方法で動作させるものを、発光素子アレ
イ光プリントヘッド(B8)に応用する。光プリントヘ
ッドの構造を図19に示す。これは自己走査形発光素子
アレイ(B12)とロッドレンズアレイ(B13)で構
成され、レンズの焦点が感光ドラム(B1)上に結ぶよ
うになっている。例C−1で示した駆動方法を用いる
と、自己走査形発光素子アレイではON状態が転送しな
がら光を書き込みたい位置で、発光強度を大きくできる
ので感光ドラム上に画像情報を書き込むことができる。Now, a self-scanning light-emitting element array is used as an example C-
The device operated by the driving method shown in 1 is applied to the light emitting element array optical print head (B8). FIG. 19 shows the structure of the optical print head. It is composed of a self-scanning light emitting element array (B12) and a rod lens array (B13), and the lens focuses on the photosensitive drum (B1). When the driving method shown in Example C-1 is used, in the self-scanning light emitting element array, the light emission intensity can be increased at the position where light is to be written while the ON state is being transferred, so that image information can be written on the photosensitive drum. .
【0104】また、この自己走査形発光素子アレイとし
てレーザサイリスタを用いると、その高い量子効率から
光量の多い発光素子アレイを得ることができ、低消費電
力または高速の書き込み即ちプリントを行うことができ
る。When a laser thyristor is used as the self-scanning light-emitting element array, a light-emitting element array with a large amount of light can be obtained because of its high quantum efficiency, and low power consumption or high-speed writing or printing can be performed. .
【0105】[0105]
【実施例3】光プリンタ用の発光素子アレイは、一次元
方向に一列に並べた構成であった。この一次元発光素子
アレイを平面的に並べるとディスプレイを作ることがで
きる。この構成を図20に示す。アレイがN個並んでい
るとすると、映像信号はφ1(1)〜φI (N)から書
き込めばよい。集積化した発光素子アレイを用いれば高
密度の表示素子を作ることができるし、単体発光素子を
組み合わせて作るならば大面積のディスプレイを作るこ
とができる。Embodiment 3 A light emitting element array for an optical printer has a configuration in which the light emitting element arrays are arranged in a line in a one-dimensional direction. A display can be made by arranging the one-dimensional light emitting element arrays in a plane. This configuration is shown in FIG. Assuming that N arrays are arranged, video signals may be written from φ 1 (1) to φ I (N). A high-density display element can be manufactured by using an integrated light-emitting element array, and a large-area display can be manufactured by combining single light-emitting elements.
【0106】[0106]
【発明の効果】以上述べてきたように、自己走査機能を
もつ自己走査形発光素子アレイは、密着イメージセン
サ、光プリンタ、ディスプレイへ応用でき、さらには、
ファクシミリ、バーコードリーダ、複写機等への幅広い
応用が期待でき、これらの機器の性能向上、低価格化に
大きく寄与することができる。As described above, the self-scanning light-emitting element array having a self-scanning function can be applied to a contact image sensor, an optical printer, a display, and the like.
It can be expected to be widely applied to facsimile machines, bar code readers, copiers, etc., and can greatly contribute to improving the performance and reducing the price of these devices.
【図1】例A−1にて説明した光を用いた自己走査形発
光素子アレイの概略を示す回路図である。FIG. 1 is a circuit diagram schematically showing a self-scanning light-emitting element array using light described in Example A-1.
【図2】例A−2にて説明した光を用いた自己走査形発
光素子アレイの概略を示す断面図である。FIG. 2 is a sectional view schematically showing a self-scanning light emitting element array using light described in Example A-2.
【図3】例A−3にて説明した光を用いた自己走査形発
光素子アレイの概略を示す平面図である。FIG. 3 is a plan view schematically showing a self-scanning light-emitting element array using light described in Example A-3.
【図4】例A−3にて説明した光を用いた自己走査形発
光素子アレイの概略を示す断面図である。FIG. 4 is a cross-sectional view schematically showing a self-scanning light-emitting element array using light described in Example A-3.
【図5】例A−3にて説明した光を用いた自己走査形発
光素子アレイの概略を示す断面図である。FIG. 5 is a cross-sectional view schematically illustrating a self-scanning light-emitting element array using light described in Example A-3.
【図6】例A−4にて説明した光を用いた自己走査形発
光素子アレイの概略を示す断面図である。FIG. 6 is a cross-sectional view schematically showing a self-scanning light-emitting element array using light described in Example A-4.
【図7】例A−5にて説明した光を用いた自己走査形発
光素子アレイの概略を示す平面図である。FIG. 7 is a plan view schematically showing a self-scanning light-emitting element array using light described in Example A-5.
【図8】例A−5にて説明した光を用いた自己走査形発
光素子アレイの概略を示す断面図である。FIG. 8 is a cross-sectional view schematically showing a self-scanning light-emitting element array using light described in Example A-5.
【図9】例B−1にて説明した電位を用いた自己走査形
発光素子アレイの概略を示す回路図である。FIG. 9 is a circuit diagram schematically illustrating a self-scanning light-emitting element array using the potential described in Example B-1.
【図10】例B−2にて説明した電位を用いた自己走査
形発光素子アレイの概略を示す断面図である。FIG. 10 is a sectional view schematically showing a self-scanning light-emitting element array using the potential described in Example B-2.
【図11】例B−3にて説明した電位を用いた自己走査
形発光素子アレイの概略を示す平面図である。FIG. 11 is a plan view schematically showing a self-scanning light-emitting element array using the potential described in Example B-3.
【図12】例B−3にて説明した電位を用いた自己走査
形発光素子アレイの概略を示す断面図である。FIG. 12 is a sectional view schematically showing a self-scanning light-emitting element array using the potential described in Example B-3.
【図13】例B−3にて説明した電位を用いた自己走査
形発光素子アレイの概略を示す断面図である。FIG. 13 is a sectional view schematically showing a self-scanning light-emitting element array using the potential described in Example B-3.
【図14】例B−4にて説明した電位を用いた自己走査
形発光素子アレイの概略を示す平面図である。FIG. 14 is a plan view schematically showing a self-scanning light-emitting element array using the potential described in Example B-4.
【図15】例B−4にて説明した電位を用いた自己走査
形発光素子アレイの概略を示す断面図である。FIG. 15 is a cross-sectional view schematically showing a self-scanning light-emitting element array using the potential described in Example B-4.
【図16】例Cにて説明した自己走査形発光素子アレイ
の駆動方法の概略を示す回路図および各パルスの波形を
示す図である。FIG. 16 is a circuit diagram schematically illustrating a method of driving the self-scanning light emitting element array described in Example C, and a diagram illustrating waveforms of respective pulses.
【図17】実施例1で説明した密着形イメージセンサの
概略を示す断面図である。FIG. 17 is a cross-sectional view schematically illustrating the contact image sensor described in the first embodiment.
【図18】実施例2で説明した光プリンタの概略を示す
断面図である。FIG. 18 is a cross-sectional view schematically illustrating the optical printer described in the second embodiment.
【図19】実施例2で説明した光プリンタヘッドの概略
を示す側面図である。FIG. 19 is a side view schematically illustrating the optical printer head described in the second embodiment.
【図20】実施例3で説明した光ディスプレイの概略を
示す平面図である。FIG. 20 is a plan view schematically illustrating the optical display described in the third embodiment.
【図21】ダブルヘテロ構造の発光サイリスタの概略を
示す断面図である。FIG. 21 is a sectional view schematically showing a light emitting thyristor having a double hetero structure.
【図22】発光サイリスタの概略構造を示す断面図であ
る。FIG. 22 is a sectional view showing a schematic structure of a light emitting thyristor.
【図23】発光サイリスタの電流−電圧特性を示す図で
ある。FIG. 23 is a diagram showing current-voltage characteristics of a light-emitting thyristor.
【図24】3端子サイリスタの概略構造を示す断面図で
ある。FIG. 24 is a sectional view showing a schematic structure of a three-terminal thyristor.
A1 ガラス基板 A2,A5 電極 A3 アモルファスSi A4 透明電極 A6 透明保護膜 A8 窓 A9 ロッドレンズアレイ A10 発光素子アレイ B1 感光ドラム B12 発光素子アレイ B13 ロッドレンズアレイ A1 Glass substrate A2, A5 electrode A3 Amorphous Si A4 Transparent electrode A6 Transparent protective film A8 Window A9 Rod lens array A10 Light emitting element array B1 Photosensitive drum B12 Light emitting element array B13 Rod lens array
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 1/036 1/04 101 (72)発明者 田中 修平 大阪府大阪市中央区道修町3丁目5番11号 日本板硝子株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical indication location H04N 1/036 1/04 101 (72) Inventor Shuhei Tanaka 3-chome, Doshomachi, Chuo-ku, Osaka-shi, Osaka 5th-11th Nippon Sheet Glass Co., Ltd.
Claims (6)
光センサの中央部に窓が設けられ、この窓にロッドレン
ズを介して、発光素子アレイを入射する密着形イメージ
センサにおいて、 前記発光素子アレイは、 しきい電圧もしくはしきい電流が外部から光によって制
御可能な発光素子多数個を、一次元的に配列し、 各発光素子から発生する光の少なくとも一部が、各発光
素子近傍の他の発光素子に入射するように構成し、 各発光素子に、外部から電圧もしくは電流を印加させる
クロックラインを接続した自己走査形発光素子アレイで
あることを特徴とする密着形イメージセンサ。1. A contact type image sensor in which an optical sensor is formed on a glass substrate, a window is provided at the center of the optical sensor, and a light emitting element array is incident on the window through a rod lens. In the element array, a large number of light emitting elements whose threshold voltage or threshold current can be externally controlled by light are arranged one-dimensionally, and at least a part of the light generated from each light emitting element A contact-type image sensor, which is a self-scanning light-emitting element array configured so as to be incident on another light-emitting element, and each light-emitting element being connected to a clock line for applying a voltage or a current from the outside.
光センサの中央部に窓が設けられ、この窓にロッドレン
ズを介して、発光素子アレイを入射する密着形イメージ
センサにおいて、 前記発光素子アレイは、 しきい電圧もしくはしきい電流が外部から電気的に制御
可能な発光素子多数個を、一次元的に配列し、 各発光素子のしきい電圧もしくはしきい電流を制御する
電極を互いに電気的手段にて接続し、 各発光素子に、外部から電圧もしくは電流を印加させる
クロックラインを接続した自己走査形発光素子アレイで
あることを特徴とする密着形イメージセンサ。2. A contact type image sensor in which an optical sensor is formed on a glass substrate, a window is provided in the center of the optical sensor, and a light emitting element array is incident on the window through a rod lens. The element array is a one-dimensional array of a number of light-emitting elements whose threshold voltage or threshold current can be electrically controlled from the outside, and the electrodes for controlling the threshold voltage or threshold current of each light-emitting element are mutually connected. A contact image sensor, which is a self-scanning light emitting element array in which each light emitting element is connected to a clock line for externally applying a voltage or current to the light emitting element.
ンズアレイを介して光を照射する光プリンタにおいて、 前記発光素子アレイは、 しきい電圧もしくはしきい電流が外部から光によって制
御可能な発光素子多数個を、一次元的に配列し、 各発光素子から発生する光の少なくとも一部が、各発光
素子近傍の他の発光素子に入射するように構成し、 各発光素子に、外部から電圧もしくは電流を印加させる
クロックラインを接続した自己走査形発光素子アレイで
あることを特徴とする光プリンタ。3. An optical printer for irradiating light on a photosensitive drum from a light emitting element array through a rod lens array, wherein the light emitting element array has a large number of light emitting elements whose threshold voltage or threshold current can be controlled by light from the outside. The light emitting elements are arranged one-dimensionally so that at least a part of light emitted from each light emitting element is incident on another light emitting element in the vicinity of each light emitting element. An optical printer, which is a self-scanning light emitting element array connected with a clock line for applying a voltage.
ンズアレイを介して光を照射する光プリンタにおいて、 前記発光素子アレイは、 しきい電圧もしくはしきい電流が外部から電気的に制御
可能な発光素子多数個を、一次元的に配列し、 各発光素子のしきい電圧もしくはしきい電流を制御する
電極を互いに電気的手段にて接続し、 各発光素子に、外部から電圧もしくは電流を印加させる
クロックラインを接続した自己走査形発光素子アレイで
あることを特徴とする光プリンタ。4. An optical printer for irradiating a photosensitive drum with light from a light emitting element array through a rod lens array, wherein the light emitting element array has a threshold voltage or threshold current electrically controllable from the outside. A clock for arranging a large number of elements in a one-dimensional manner, connecting electrodes for controlling the threshold voltage or threshold current of each light emitting element to each other by electrical means, and applying a voltage or current from the outside to each light emitting element An optical printer comprising a line-connected self-scanning light emitting element array.
光によって制御可能な発光素子多数個を、一次元的に配
列し、 各発光素子から発生する光の少なくとも一部が、各発光
素子近傍の他の発光素子に入射するように構成し、 各発光素子に、外部から電圧もしくは電流を印加させる
クロックラインを接続した自己走査形発光素子アレイ
を、複数個平面的に配列したディスプレイ。5. A plurality of light emitting elements whose threshold voltage or threshold current can be controlled by light from the outside are arranged one-dimensionally, and at least a part of the light generated from each light emitting element is in the vicinity of each light emitting element. A display in which a plurality of self-scanning light emitting element arrays are arranged in a plane and are configured to be incident on other light emitting elements, and each light emitting element is connected to a clock line for applying voltage or current from the outside.
電気的に制御可能な発光素子多数個を、一次元的に配列
し、 各発光素子のしきい電圧もしくはしきい電流を制御する
電極を互いに電気的手段にて接続し、 各発光素子に、外部から電圧もしくは電流を印加させる
クロックラインを接続した自己走査形発光素子アレイ
を、複数個平面的に配列したディスプレイ。6. A multiplicity of light-emitting elements whose threshold voltage or threshold current can be electrically controlled from the outside are arranged one-dimensionally, and electrodes for controlling the threshold voltage or threshold current of each light-emitting element are provided. A display in which a plurality of self-scanning light emitting element arrays, which are electrically connected to each other and each of which is connected to a clock line for externally applying a voltage or a current, are arranged in a plane.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8137806A JP2758587B2 (en) | 1996-05-31 | 1996-05-31 | Optical device using self-scanning light emitting element array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8137806A JP2758587B2 (en) | 1996-05-31 | 1996-05-31 | Optical device using self-scanning light emitting element array |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6539288A Division JP2577034B2 (en) | 1988-03-18 | 1988-03-18 | Self-scanning light emitting element array and driving method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0922268A true JPH0922268A (en) | 1997-01-21 |
| JP2758587B2 JP2758587B2 (en) | 1998-05-28 |
Family
ID=15207292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8137806A Expired - Fee Related JP2758587B2 (en) | 1996-05-31 | 1996-05-31 | Optical device using self-scanning light emitting element array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758587B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001232849A (en) * | 2000-02-22 | 2001-08-28 | Nippon Sheet Glass Co Ltd | Self-scanning type light emitting element array |
| US6462841B1 (en) * | 1997-04-10 | 2002-10-08 | Canon Kabushiki Kaisha | Image sensor, and image processing apparatus using the same |
| US7489310B2 (en) | 2001-08-02 | 2009-02-10 | Seiko Epson Corporation | Supply of a programming current to a pixel |
| JP2010134447A (en) * | 2008-10-30 | 2010-06-17 | Kyocera Corp | Exposure equipment |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49124992A (en) * | 1973-01-12 | 1974-11-29 |
-
1996
- 1996-05-31 JP JP8137806A patent/JP2758587B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49124992A (en) * | 1973-01-12 | 1974-11-29 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462841B1 (en) * | 1997-04-10 | 2002-10-08 | Canon Kabushiki Kaisha | Image sensor, and image processing apparatus using the same |
| JP2001232849A (en) * | 2000-02-22 | 2001-08-28 | Nippon Sheet Glass Co Ltd | Self-scanning type light emitting element array |
| US7489310B2 (en) | 2001-08-02 | 2009-02-10 | Seiko Epson Corporation | Supply of a programming current to a pixel |
| JP2010134447A (en) * | 2008-10-30 | 2010-06-17 | Kyocera Corp | Exposure equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2758587B2 (en) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577034B2 (en) | Self-scanning light emitting element array and driving method thereof | |
| US5451977A (en) | Self-scanning light-emitting array and a driving method of the array | |
| US6614055B1 (en) | Surface light-emitting element and self-scanning type light-emitting device | |
| JP2577089B2 (en) | Light emitting device and driving method thereof | |
| US5814841A (en) | Self-scanning light-emitting array | |
| JP2790631B2 (en) | Self-scanning light emitting element array | |
| JP3647968B2 (en) | Self-scanning light emitting device | |
| JP5857569B2 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
| JP2784052B2 (en) | Self-scanning light emitting element array and driving method thereof | |
| JP4068172B2 (en) | Surface emitting thyristor and self-scanning light emitting device | |
| JPH0292650A (en) | Light emitting element array | |
| JP2013168581A (en) | Light-emitting thyristor, light source head, and image forming apparatus | |
| JP4825005B2 (en) | Light emitting thyristor, light emitting device using light emitting thyristor, and image forming apparatus | |
| JP2758587B2 (en) | Optical device using self-scanning light emitting element array | |
| JP4443304B2 (en) | Light emitting device and image forming apparatus | |
| JPH09283794A (en) | Surface emitting device and self-scanning light emitting device | |
| JP2854556B2 (en) | Self-scanning light emitting element array and driving method thereof | |
| JP2004128175A (en) | Light emitting device and scanning light emitting device array chip | |
| JP2016152244A (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
| JP4140358B2 (en) | Light emitting thyristor, light emitting thyristor manufacturing method, and light emitting element array chip | |
| JPH11330541A (en) | End face light emitting element | |
| JP4578195B2 (en) | Light emitting device and image recording device | |
| JPH11330541A5 (en) | ||
| JP4637517B2 (en) | Light emitting device and image recording device | |
| JP4578191B2 (en) | Light emitting device and image recording device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |