JPH09211051A - 断線診断装置 - Google Patents

Abstract

(57)【要約】 【課題】 外部から取り込まれるアナログ信号の分解能
に影響を与えずに断線診断ができるようにする。 【解決手段】 診断抵抗Ｒｓをもって接続されたＡ／Ｄ
変換入力ポート１２ｉとスリーステートバッファ出力ポ
ート１２ｏを有するマイクロコンピュータ１２が、アナ
ログ入力取り込みモードと断線診断モードを適時切り替
え選択し、アナログ入力取り込みモードにあってはスリ
ーステートバッファ出力ポート１２ｏをハイインピーダ
ンス出力状態に切り替え、診断抵抗Ｒｓの存在を実質的
に無化し、断線診断モードにあっては、スリーステート
バッファ出力ポート１２ｏをハイ／ロウ出力状態に切り
替え、Ａ／Ｄ変換入力ポート１２ｉに入力されたアナロ
グ信号を閾値判別して断線の有無を判定する。これによ
り、アナログ信号の正確なＡ／Ｄ変換と断線の的確な検
出とが可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、演算装置に接続さ
れたアナログ入力回路の断線の有無を、信号検出精度を
劣化させずに診断できるようにした断線診断装置に関す
る。

【０００２】

【従来の技術】車載制御ユニットの電子化とともに、ユ
ニットの中枢とも言えるマイクロコンピュータへの演算
負荷は増加の一途を辿っており、エンジン制御やアンチ
ロックブレーキ制御さらにはトラクション制御や４輪操
舵制御やエアバッグ制御など、様々な制御目的のための
プログラムを複合的に消化するマイクロコンピュータの
役割は、非常に重要であると言える。こうしたマイクロ
コンピュータには、車輪速パルスや舵角等を検出するた
めのセンサとして車輪速センサや舵角センサ等が接続さ
れるが、こうしたセンサ類はワイヤハーネスに束ねられ
た信号ラインを介して制御ユニットに接続されるため、
ワイヤハーネスが断線した場合には即座に制御不能状態
に陥ってしまう危険がある。

【０００３】このため、断線検出とともに制御系を安全
側に回避させると同時に、間髪を入れず異常の発生を報
知するため、センサに通ずる信号ラインの断線の有無を
診断する断線診断装置を、車載制御ユニット自体に内蔵
させたものが増えつつある。一口に断線検出といって
も、アナログ信号ラインの断線診断に関しては、信号ラ
インに対する回路付加が信号レベルに与える影響を考慮
した上で適切に処置する必要があり、このため一般には
回路インビーダンスへの影響の少ない高入力インピーダ
ンス素子例えば演算増幅器等の使用が推奨されてきた。
しかしながら、こうした演算増幅器は元来が比較的高価
であり、しかも断線検出部位はサージノイズにさらされ
やすいために、サージノイズから回路を護る保護回路や
保護素子が不可欠であり、こうした付加部品が製造コス
トの切り上げ要因となる問題があった。

【０００４】これに対し、断線診断を安価にかつ簡単に
実現するため、例えば図５に示す断線診断装置１が提案
され、既に実用化されている。同図中、可変抵抗Ｒｖと
固定抵抗Ｒｆを直列接続してなる抵抗体は、物理量を抵
抗値に変えて検出するためのアナログ信号回路２を構成
しており、例えばモータの回転軸の角度値を抵抗値に変
換するポテンショメータ等が該当する。アナログ信号回
路２の両端は、制御ユニット３に設けられた電源出力端
子３ｖとグラウンド端子３ｇに接続され、モータ回転軸
の角度値に対応する抵抗値を出力する抵抗出力端子が、
制御ユニット３のアナログ入力端子３ｉに接続されてい
る。アナログ入力端子３ｉは、電流制限用の入力抵抗Ｒ
ｉを介してマイクロコンピュータ４のＡ／Ｄ変換入力ポ
ート４ｉに接続される。Ａ／Ｄ変換入力ポート４ｉには
Ａ／Ｄ変換器５が接続されており、入力電圧Ｖｓが２進
のディジタル信号に変換されて取り込まれる。これによ
り、角度値を示す抵抗値出力がマイクロコンピュータ４
に入力される。

【０００５】ところで、モータ回転軸の角度値が最小値
をとるのは、アナログ信号回路２の抵抗出力端子は図５
に示すＰ点の位置にあるときであり、このときの抵抗値
出力電圧Ｖｔは最小値Ｖｍｉｎ＝Ｒｆ・Ｖｃｃ／（Ｒｖ
＋Ｒｆ）となる。一方、図５の×印で示した箇所でワイ
ヤハーネスが断線した場合、後述する診断抵抗Ｒｓが存
在しないと仮定したときに、マイクロコンピュータ４の
Ａ／Ｄ変換入力ポート４ｉが開放状態になってしまうた
め、Ａ／Ｄ変換器５の入力電圧Ｖｓは不定となる。しか
も、Ａ／Ｄ変換入力ポート４ｉがハイインピーダンスと
なるため、マイクロコンピュータ８はラッチアップ状態
に陥ってしまう。そこで、こうしたラッチアップを回避
するため、入力抵抗ＲｉとＡ／Ｄ変換入力ポート４ｉを
結ぶ信号線路の途中に診断抵抗Ｒｓを分岐接続し、この
診断抵抗Ｒｓの片端を接地させる手法が用いられてき
た。

【０００６】この場合、診断抵抗Ｒｓがプルダウン抵抗
の役割を果すため、前述の×印の箇所で断線が発生して
も、Ａ／Ｄ変換入力ポート４ｉには入力電圧Ｖｓとして
ほぼグラウンドレベル（ ０Ｖ）の電圧が印加される。
その結果、Ａ／Ｄ変換器５を介して正常時の前記最小電
圧Ｖｍｉｎに満たないグラウンドレベルに近い電圧を検
出したマイクロコンピュータ４が、Ａ／Ｄ変換入力ポー
ト４ｉに至る信号入力系の断線を判定することができ、
しかも断線状態とは言え、Ａ／Ｄ変換入力ポート４ｉは
診断抵抗Ｒｓを介してグラウンドレベルにプルダウンさ
れているため、マイクロコンピュータ８がラッチアップ
状態に陥ることはなく、警報信号をもって断線の発生を
報知することができる。

【０００７】

【発明が解決しようとする課題】上記従来の断線診断装
置１は、例えば抵抗Ｒｉ，Ｒｓを互いにほぼ同程度の抵
抗値（例えばＲｉ＝Ｒｓ＝１００ＫΩ）とし、可変抵抗
Ｒｖの抵抗値を抵抗Ｒｉ，Ｒｓに比して充分小さい値で
あるとしたときに、入力電圧Ｖｓは、抵抗出力電圧Ｖｔ
の約半分、すなわちＶｓ＝Ｖｔ／２となる。この入力電
圧Ｖｓの値は、診断抵抗Ｒｓを設けなかった場合のＶｓ
（＝Ｖｔ）に比べ、分解能が１／２に低下したことを意
味する。こうした分解能の低下を回避するには、診断抵
抗Ｒｓの抵抗値を入力抵抗Ｒｉよりも大きくするのが最
善策であり、例えばＲｓ＝１ＭΩとすることで、分解能
は相当に改善される。しかしながら、Ａ／Ｄ変換器５に
は常に数μＡの漏れ電流が存在するため、ワイヤハーネ
ス断線時に診断抵抗Ｒｓに流れ込む漏れ電流が、通常の
信号入力と紛うほどの大きさに達する入力電圧Ｖｓを発
生することがあった。こうした理由から、従来の断線診
断装置１は、Ａ／Ｄ変換器５による分解能の低下を回避
しようとして診断抵抗Ｒｓの抵抗値を大とするほど、断
線発生を看過する危険が増し、またその逆に断線検出精
度を高めようとして診断抵抗Ｒｓの抵抗値を小とするほ
ど、Ａ／Ｄ変換器５による分解能の低下が避けられず、
こうした相反する要求に応える回路設計が要求されるだ
けに、選択の自由度が極めて狭いものであるといった課
題を抱えるものであった。

【０００８】本発明は、上記従来の課題を解決し、外部
から取り込まれるアナログ信号の分解能に影響を与えず
に断線診断ができるようにした断線診断装置を提供する
ことを目的とするものである。

【０００９】

【課題を解決するための手段】上記目的を達成しかつ前
記課題を解決するため、本発明は、物理量をアナログ信
号に変えて出力するアナログ信号回路と、該アナログ信
号回路の出力を所定の上下限範囲内に振幅制限して取り
込む入力整合回路と、該入力整合回路により取り込まれ
たアナログ信号を入力するＡ／Ｄ変換入力ポートとハイ
／ロウ出力又はハイインピーダンス出力の３つの出力状
態をとるスリーステートバッファ出力ポートを有する演
算装置と、前記Ａ／Ｄ変換入力ポートと前記スリーステ
ートバッファ出力ポートとを接続する診断抵抗とを具備
し、前記演算装置は、アナログ入力取り込みモードと断
線診断モードを適時切り替え選択し、アナログ入力取り
込みモードにあっては前記スリーステートバッファ出力
ポートをハイインピーダンス出力状態に切り替え、前記
診断抵抗の存在を実質的に無化し、断線診断モードにあ
っては、前記スリーステートバッファ出力ポートをハイ
／ロウ出力状態に切り替え、前記Ａ／Ｄ変換入力ポート
に入力されたアナログ信号を閾値判別して断線の有無を
判定することを特徴とするものである。

【００１０】また、本発明は、前記アナログ信号回路
が、物理量に応じて抵抗値が変化するポテンショメータ
であること、或いは前記入力整合回路が、電源電圧を上
限電圧としグラウンドレベルを下限電圧として前記アナ
ログ信号をクランプする一対のダイオードを具備するこ
と等を特徴とするものである。

【００１１】

【発明の実施の形態】以下、本発明の実施形態について
図１ないし図４を参照して説明する。図１は、本発明の
断線診断装置の一実施形態の基本構成を示すブロック
図、図２は、図１に示した断線診断装置の具体的な回路
構成を示す回路構成図、図３は、図２に示したマイクロ
コンピュータの動作プログラムを示すフローチャートで
ある。

【００１２】図１，２に示す断線診断装置１１は、演算
装置としてのマイクロコンピュータ１２に、Ａ／Ｄ変換
入力ポート１２ｉの外に、ハイ／ロウ出力又はハイイン
ピーダンス出力の３つの出力状態をとるスリーステート
バッファ出力ポート１２ｏが備わっており、それぞれの
ポート１２ｉ，１２ｏにＡＤ変換器１３とスリーステー
トバッファ１４が接続されている。また、診断抵抗Ｒｓ
は、両ポート１２ｉ，１２ｏ結んで接続してある。

【００１３】マイクロコンピュータ１２のＡＤ変換入力
ポート１２ｉは、入力整合回路１５を介してアナログ信
号回路２に接続してある。この入力整合回路１５は、入
力抵抗ＲｉとコンデンサＣ及び一対のクランプ用ダイオ
ードＤ１，Ｄ２とから構成される。コンデンサＣは、入
力抵抗Ｒｉととともにローパスフィルタを形成してお
り、抵抗出力電圧Ｖｔの信号ラインに重畳する高周波ノ
イズを除去する働きをする。また、一対のダイオードＤ
１，Ｄ２は、抵抗出力電圧Ｖｔの信号ラインに重畳する
高電圧のサージパルスを、それぞれ電源電圧Ｖｃｃとグ
ラウンドレベルにクランプし、Ａ／Ｄ変換器５の入力電
圧Ｖｓを上下限電圧範囲０＜Ｖｓ＜Ｖｃｃに振幅制限し
てマイクロコンピュータ１２を保護する役割を果す。

【００１４】この実施形態の場合、マイクロコンピュー
タ１２と入力整合回路１５は制御ユニット１６内に収容
してあり、制御ユニット１６の電源出力端子１６ｖとグ
ラウンド端子１６ｇにアナログ信号回路２の両端が接続
され、モータ回転軸の角度値に対応する抵抗値を出力す
る抵抗出力端子は、制御ユニット１６のアナログ入力端
子１６ｉに接続してある。また、制御ユニット１６は、
従来の制御ユニット３同様、エンジン制御、アンチロッ
クプレーキ制御、トラクション制御、４輪操舵制御、エ
アバッグ制御など、車載用電子装置に要求されるあらゆ
る制御目的に寄与する。

【００１５】ところで、マイクロコンピュータ１２が内
蔵するスリーステートバッファ１４は、制御端子付きの
非反転論理素子であり、その入力端子ＬＶにデータ
“０”をセットするとスリーステートバッファ出力ポー
ト１２ｏにロウレベル（０Ｖ）を出力し、データ“１”
をセットするとスリーステートバッファ出力ポート１２
ｏにハイレベル（Ｖｃｃ）を出力する。さらに、制御端
子ＯＣに制御データ“０”をセットすると、スリーステ
ートバッファ出力ポート１２ｏは、第３の状態であるハ
イインピーダンス出力状態をとり、実質的に診断抵抗Ｒ
ｓを断線状態に無化することができる。なお、制御端子
ＯＣに制御データ“１”をセットした場合は、入力端子
ＬＶのデータのハイ／ロウに応じた電圧が出力され、こ
れら一連の入力端子ＬＶ及び制御端子ＯＣに対するデー
タのセットは、マイクロコンピュータ１２に内蔵の動作
プログラムに従って行われる。

【００１６】ここで、マイクロコンピュータ１２は、図
３に示す動作プログラムに従い、アナログ入力取り込み
モードと断線診断モードを時分割で切り替え選択する。
なお、この動作プログラムは、マイクロコンピュータ８
が内蔵する制御プログラムの処理周期に同期して起動さ
れる。

【００１７】まず、図３のステップ（１０１）におい
て、アナログ入力取り込みモードが選択されたことが判
ると、マイクロコンピュータ１２は、続くステップ（１
０２）において、スリーステートバッファ１４の制御端
子ＯＣに制御データ“０”をセットし、スリーステート
バッファ出力ポート１２ｏをハイインピーダンス出力状
態に切り替える。これにより、診断抵抗Ｒｓの存在は実
質的に無化され、アナログ信号ラインに接続されていな
いのと同じ状態とされる。その結果、抵抗出力電圧Ｖｔ
は、抵抗Ｒｉ，Ｒｓにより分圧されず、Ｖｓ＝Ｖｔとし
てＡ／Ｄ変換入力ポート１２ｉに入力される。このた
め、診断抵抗Ｒｓの抵抗値を徒に大きな値に設定しなく
とも、分解能の低下を招く懸念は無用であり、ステップ
（１０３）においてＡ／Ｄ変換器１３に対しＡ／Ｄ変換
を実行させることで、高精度のアナログ／ディジタル変
換が可能である。

【００１８】一方、断線診断モードにあっては、判断ス
テップ（１０１）に続くステップ（１０４）において、
スリーステートバッファ１４の入力端子ＬＶにデータ
“０”がセットされる。次に、ステップ（１０５）にお
いて、スリーステートバッファ１４の制御端子ＯＣに制
御データ“１”がセットされ、スリーステートバッファ
出力ポート１２ｏはロウ出力状態に切り替えられる。そ
の結果、Ａ／Ｄ変換入力ポート１２ｉに入力されたアナ
ログ信号は、ほぼ分圧比Ｒｓ／（Ｒｉ＋Ｒｓ）でもって
分圧されてＡＤ変換器１３に供給される。ここで、一例
としてＲｉ＝Ｒｓ＝１００ＫΩなる抵抗値を用いた場
合、分圧比ｋは１／２であり、Ｖｓ Ｖｔ／２なる入力
電圧がステップ（１０６）においてＡ／Ｄ変換器１３に
よりＡ／Ｄ変換される。

【００１９】アナログ信号回路２に関する抵抗出力電圧
Ｖｔの最小電圧Ｖｍｉｎは既知であるから、続く判断ス
テップ（１０７）では、入力電圧ＶｓをｋＶｍｉｎ（＝
Ｖｍｉｎ／２）を基準にした閾値判定によって断線の有
無が判別される。すなわち、Ｖｓ≧ｋＶｍｉｎであれ
ば、ワイヤハーネスに断線は生じておらず、またその逆
にＶｓ＜ｋＶｍｉｎであれば、ワイヤハーネスに断線が
生じていることになる。断線が発生していた場合、アナ
ログ信号ラインが診断抵抗Ｒｓを介してプルダウンされ
た状態となるため、入力電圧Ｖｓはほぼ０Ｖとなる。こ
のほぼ０Ｖには、Ａ／Ｄ変換器１３から漏洩する漏れ電
流に診断抵抗Ｒｓの抵抗値を乗じて得られる電圧値も包
含されており、当該電圧値がｋＶｍｉｎよりも十分に低
い値をとるよう設計してあることは言うまでもない。か
くしてステップ（１０８）において断線判定が下され、
制御系の安全側（フェールセーフモード）への復帰或い
は警報による報知等の処置が施される。こうしたアナロ
グ入力取り込みと断線診断は、１制御周期ごとに繰り返
し行われ、従って断線状態が長期に亙って看過されるこ
とはない。

【００２０】このように、上記断線診断装置１１によれ
ば、診断抵抗Ｒｓをもって接続されたＡ／Ｄ変換入力ポ
ート１２ｉとスリーステートバッファ出力ポート１２ｏ
を有するマイクロコンピュータ１２が、アナログ入力取
り込みモードと断線診断モードを適時切り替え選択し、
アナログ入力取り込みモードにあってはスリーステート
バッファ出力ポート１２ｏをハイインピーダンス出力状
態に切り替え、診断抵抗Ｒｓの存在を実質的に無化し、
断線診断モードにあっては、スリーステートバッファ出
力ポート１２ｏをハイ／ロウ出力状態に切り替え、Ａ／
Ｄ変換入力ポート１２ｉに入力されたアナログ信号を閾
値判別して断線の有無を判定する構成としたから、診断
抵抗Ｒｓの抵抗値を入力整合回路１５の抵抗値Ｒｉと同
程度に設定しても、信号検出精度維持に必要な十分な電
圧値を確保することができ、従って従来のように分解能
向上を果たすため診断抵抗Ｒｓの抵抗値を大きく設定し
過ぎてしまい、断線発生時にＡ／Ｄ変換入力ポート１２
ｉから漏洩する漏れ電流が断線検出を邪魔するといった
ことはなく、また診断抵抗Ｒｓの抵抗値を無闇に大きく
せずに済むため、断線診断モードにおけるＡ／Ｄ変換入
力ポート１２ｉの入力電圧Ｖｓも、断線が発生しない場
合は、アナログ入力取り込みモードにおける抵抗検出電
圧Ｖｔを入力整合回路１５の抵抗値Ｒｉと診断抵抗Ｒｓ
とでほぼ決まる分圧比ｋ＝Ｒｓ／（Ｒｉ＋Ｒｓ）により
圧縮した程度の非断線時診断電圧として明確に閾値判別
することができ、断線が発生した場合は、Ａ／Ｄ変換入
力ポート１２ｉから漏洩する漏れ電流に診断抵抗Ｒｓの
抵抗値を乗じた値の断線時診断電圧として明確に閾値判
別することができ、従来のようにアナログ信号の分解能
確保と誤診断排除の二律背反的な選択を迫られないた
め、回路設計の自由度は高く、広範囲の断線診断に適用
することができる。

【００２１】さらにまた、入力整合回路１５が、電源電
圧Ｖｃｃを上限電圧としグラウンドレベルを下限電圧と
してアナログ信号をクランプする一対のダイオードＤ
１，Ｄ２を具備するため、アナログ信号回路２の出力電
圧にサージ電圧等が重畳しても、一対のダイオードＤ
１，Ｄ２により入力電圧に対し振幅制限がなされ、Ａ／
Ｄ変換入力ポート１２ｉに接続されたＡ／Ｄ変換器１３
等を介する過大入力又は過小入力によりマイクロコンピ
ュータ１２が誤動作しないようにでき、また断線診断モ
ード時においてもサージ電圧に起因する誤診断を確実に
排除することができる。

【００２２】なお、上記実施形態では、アナログ信号回
路２内の可変抵抗Ｒｖに対し、固定抵抗Ｒｆがグラウン
ド端子１６ｇ側に接続されている場合について説明した
が、図４に示した断線診断装置２１のごとく、固定抵抗
Ｒｆが電源出力端子１６ｖ側に接続されている場合に
は、断線診断モード時にスリーステートバッファバッフ
ァ１４の入力端子ＬＶにデータ“１”をセットし、さら
に制御端子ＯＣに制御データ“１”をセットすることに
より、スリーステートバッファ１４からハイレベル出力
（Ｖｃｃ）を供給するようにするとよい。すなわち、ア
ナログ信号回路２が物理量に応じて抵抗値が変化するポ
テンショメータで構成されているため、ポテンショメー
タの抵抗変化に伴う電圧出力の常用範囲に応じて、例え
ば電源電圧Ｖｃｃとその数分の一までの電圧範囲であれ
ば、スリーステートバッファ出力ポート１２ｏを断線診
断モード時にロウレベルに切り替えればよく、また常用
範囲が電源電圧Ｖｃｃの数分の一とグランドレベルまで
の電圧範囲であれば、スリーステートバッファ出力ポー
ト１２ｏを断線診断モード時にハイレベルに切り替える
といった措置をとることで、個々のポテンショメータの
仕様に応じた適切な対応が可能である。

【００２３】また、上記の説明では、ワイヤハーネスの
断線検出について説明したが、図３のフローチャートに
おいて断線と判断した条件と等価な事象、例えば、入力
抵抗Ｒｉのような制御ユニット１６内部の断線等も同様
に的確に検出できることは明らかである。

【００２４】

【発明の効果】以上説明したように、本発明によれば、
診断抵抗をもって接続されたＡ／Ｄ変換入力ポートとス
リーステートバッファ出力ポートを有する演算装置が、
アナログ入力取り込みモードと断線診断モードを適時切
り替え選択し、アナログ入力取り込みモードにあっては
スリーステートバッファ出力ポートをハイインピーダン
ス出力状態に切り替え、診断抵抗の存在を実質的に無化
し、断線診断モードにあっては、スリーステートバッフ
ァ出力ポートをハイ／ロウ出力状態に切り替え、Ａ／Ｄ
変換入力ポートに入力されたアナログ信号を閾値判別し
て断線の有無を判定する構成としたから、診断抵抗の抵
抗値を入力整合回路の抵抗値と同程度に設定しても、信
号検出精度維持に必要な十分な電圧値を確保することが
でき、従って従来のように分解能向上を果たすため診断
抵抗の抵抗値を大きく設定し過ぎてしまい、断線発生時
にＡ／Ｄ変換入力ポートから漏洩する漏れ電流が断線検
出を邪魔するといったことはなく、また診断抵抗の抵抗
値を無闇に大きくせずに済むため、断線診断モードにお
けるＡ／Ｄ変換入力ポートの入力電圧も、断線が発生し
ない場合は、アナログ入力取り込みモードにおけるアナ
ログ信号回路の出力電圧を入力整合回路の抵抗値と診断
抵抗とでほぼ決まる分圧比により圧縮した程度の非断線
時診断電圧として明確に閾値判別することができ、断線
が発生した場合は、Ａ／Ｄ変換入力ポートから漏洩する
漏れ電流に診断抵抗の抵抗値を乗じた値の断線時診断電
圧として明確に閾値判別することができ、従来のように
アナログ信号の分解能確保と誤診断排除の二律背反的な
選択を迫られないため、回路設計の自由度は高く、広範
囲の断線診断に適用することができる等の優れた効果を
奏する。

【００２５】また、本発明は、アナログ信号回路を、物
理量に応じて抵抗値が変化するポテンショメータで構成
したので、ポテンショメータの抵抗変化に伴う電圧出力
の常用範囲に応じて、例えば電源電圧とその数分の一ま
での電圧範囲であれば、前記スリーステートバッファ出
力ポートを断線診断モード時にロウレベルに切り替えれ
ばよく、また前記常用範囲が電源電圧の数分の一とグラ
ンドレベルまでの電圧範囲であれば、前記スリーステー
トバッファ出力ポートを断線診断モード時にハイレベル
に切り替えるといった措置をとることで、個々のポテン
ショメータの仕様に応じた適切な対応が可能である等の
効果を奏する。

【００２６】さらにまた、本発明は、入力整合回路が、
電源電圧を上限電圧としグラウンドレベルを下限電圧と
して前記アナログ信号をクランプする一対のダイオード
を具備するため、アナログ信号回路の出力電圧にサージ
電圧等が重畳しても、一対のダイオードにより入力電圧
に対し振幅制限がなされ、Ａ／Ｄ変換入力ポートに接続
されたＡ／Ｄ変換器等を介する過大入力又は過小入力に
より演算装置が誤動作しないようにでき、また断線診断
モード時においてもサージ電圧に起因する誤診断を確実
に排除することができる等の効果を奏する。

【図面の簡単な説明】

【図１】本発明の断線診断装置の一実施形態の基本構成
を示すブロック図である。

【図２】図１に示した断線診断装置の具体的な回路構成
を示す回路構成図である。

【図３】図２に示したマイクロコンピュータの動作プロ
グラムを示すフローチャートである。

【図４】図２に示した断線診断装置の他の実施形態を示
す回路構成図である。

【図５】従来の断線診断装置の一例を示す回路構成図で
ある。

【符号の説明】

２ アナログ信号回路 ３ 制御ユニット １１，２１ 断線診断装置 １２ マイクロコンピュータ（演算装置） １２ｉ Ａ／Ｄ変換入力ポート １２ｏ スリーステートバッファ出力ポート １３ Ａ／Ｄ変換器 １４ スリーステートバッファ １５ 入力整合回路 １６ 制御ユニット １６ｖ 電源出力端子 １６ｇ グラウンド端子 １６ｉ アナログ入力端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大竹 賢輔 大阪府大阪市中央区城見一丁目４番24号 日本電気ホームエレクトロニクス株式会社 内 (72)発明者 小島 浩孝 大阪府大阪市中央区城見一丁目４番24号 日本電気ホームエレクトロニクス株式会社 内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 物理量をアナログ信号に変えて出力する
   アナログ信号回路と、該アナログ信号回路の出力を所定
   の上下限範囲内に振幅制限して取り込む入力整合回路
   と、該入力整合回路により取り込まれたアナログ信号を
   入力するＡ／Ｄ変換入力ポートとハイ／ロウ出力又はハ
   イインピーダンス出力の３つの出力状態をとるスリース
   テートバッファ出力ポートを有する演算装置と、前記Ａ
   ／Ｄ変換入力ポートと前記スリーステートバッファ出力
   ポートとを接続する診断抵抗とを具備し、前記演算装置
   は、アナログ入力取り込みモードと断線診断モードを適
   時切り替え選択し、アナログ入力取り込みモードにあっ
   ては前記スリーステートバッファ出力ポートをハイイン
   ピーダンス出力状態に切り替え、前記診断抵抗の存在を
   実質的に無化し、断線診断モードにあっては、前記スリ
   ーステートバッファ出力ポートをハイ／ロウ出力状態に
   切り替え、前記Ａ／Ｄ変換入力ポートに入力されたアナ
   ログ信号を閾値判別して断線の有無を判定することを特
   徴とする断線診断装置。
2. 【請求項２】 前記アナログ信号回路は、物理量に応じ
   て抵抗値が変化するポテンショメータであることを特徴
   とする請求項１記載の断線診断装置。
3. 【請求項３】 前記入力整合回路は、電源電圧を上限電
   圧としグラウンドレベルを下限電圧として前記アナログ
   信号をクランプする一対のダイオードを具備することを
   特徴とする請求項１記載の断線診断装置。