JPH09199006A - Electron source, manufacturing method thereof, energization activation device thereof, and image forming apparatus using the electron source - Google Patents
Electron source, manufacturing method thereof, energization activation device thereof, and image forming apparatus using the electron sourceInfo
- Publication number
- JPH09199006A JPH09199006A JP655296A JP655296A JPH09199006A JP H09199006 A JPH09199006 A JP H09199006A JP 655296 A JP655296 A JP 655296A JP 655296 A JP655296 A JP 655296A JP H09199006 A JPH09199006 A JP H09199006A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electron
- surface conduction
- substrate
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 マルチ電子源の表面伝導型電子放出素子の通
電活性化時において、非選択の素子に流れる無効電流を
減少させる。
【解決手段】 制御部104は、ライン選択部102、
画素選択部106により基板101の全素子を選択して
高抵抗化パルスを印加した後、ライン選択部102によ
り順次行方向のラインを選択し、そのラインに−Vf/
2の電位を、画素選択部106からVf/2のパルス電
位を印加する。この際、電流検出部107により、この
配線に流れる電流値を測定し、その電流が所定値になる
と、その素子の通電活性化が終了したものとみなす。
又、前述の高抵抗化パルスにより素子の高抵抗状態が保
持される時間(Thr)が経過すると、再度、高抵抗化パ
ルスを印加して素子を高抵抗状態にセットする。
(57) Abstract: A reactive current flowing through a non-selected element is reduced when the surface conduction electron-emitting device of a multi electron source is energized and activated. A control unit 104 includes a line selection unit 102,
After selecting all the elements of the substrate 101 by the pixel selection unit 106 and applying a high resistance pulse, the line selection unit 102 sequentially selects a line in the row direction, and the line is selected to have −Vf /
A pulse potential of Vf / 2 is applied from the pixel selection unit 106 to the potential of 2. At this time, the current detection unit 107 measures the value of the current flowing in this wiring, and when the current reaches a predetermined value, it is considered that the energization activation of the element is completed.
When the time (Thr) in which the high resistance state of the element is held by the above-described high resistance pulse is elapsed, the high resistance pulse is applied again to set the element in the high resistance state.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電子源とその製造
方法及びその応用である画像形成装置に関し、より詳し
くは表面伝導型電子放出素子を多数備える電子源と、そ
の製造方法と通電活性化装置及び前記電子源を用いた画
像形成装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source, a method of manufacturing the same, and an image forming apparatus which is an application thereof. More specifically, the present invention relates to an electron source having a large number of surface conduction electron-emitting devices, a method of manufacturing the same, and energization activation thereof. The present invention relates to an apparatus and an image forming apparatus using the electron source.
【0002】[0002]
【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、例えば表面伝導型電子放出素子や、電界放
出型素子(以下FE型と記す)や、金属/絶縁層/金属
型放出素子(以下MIM型と記す)などが知られてい
る。2. Description of the Related Art Conventionally, two types of electron-emitting devices, known as a hot cathode device and a cold cathode device, are known. Among them, as the cold cathode device, for example, a surface conduction electron-emitting device, a field emission device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), etc. are known. There is.
【0003】またFE型の例としては、例えば、W. P.
Dyke & W. W. Dolan,“Field emission”, Advance in
Electron Physics, 8, 89 (1956)や、或は、C. A. Spi
ndt,“Physical properties of thin-film field emis
sion cathodes with molybdenium cones”, J. Appl. P
hys., 47, 5248 (1976)などが知られている。As an example of the FE type, for example, WP
Dyke & WW Dolan, “Field emission”, Advance in
Electron Physics, 8, 89 (1956) or CA Spi
ndt, “Physical properties of thin-film field emis
sion cathodes with molybdenium cones ”, J. Appl. P
hys., 47, 5248 (1976) are known.
【0004】また、MIM型の例としては、例えば、C.
A. Mead,“Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961)などが知られている。[0004] Examples of the MIM type include, for example, C.I.
A. Mead, “Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961) and the like are known.
【0005】表面伝導型電子放出素子としては、例え
ば、M. I. Elinson, Radio E-ng. Electron Phys., 10,
1290, (1965)や、後述する他の例が知られている。As the surface conduction electron-emitting device, for example, MI Elinson, Radio E-ng. Electron Phys., 10,
1290, (1965) and other examples described below.
【0006】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン(Eli
nson)等によるSnO2薄膜を用いたものの他に、Au薄
膜によるもの[G. Dittmer:“Thin Solid Films”,9,3
17 (1972)]や、In2O3/SnO2薄膜によるもの[M.
Hartwell and C. G.Fonstad:”IEEE Trans. ED Con
f.”,519 (1975)]や、カーボン薄膜によるもの[荒木
久 他:真空、第26巻、第1号、22(1983)]
等が報告されている。The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs in a small-area thin film formed on a substrate by passing a current in parallel with the film surface. As the surface conduction electron-emitting device, the above-mentioned Elison (Elison
nSon) and others using SnO2 thin films, as well as Au thin films [G. Dittmer: "Thin Solid Films", 9,3
17 (1972)] and In2O3 / SnO2 thin films [M.
Hartwell and CGFonstad: ”IEEE Trans. ED Con
f. ", 519 (1975)] and those using carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, 22 (1983)]
Etc. have been reported.
【0007】これらの表面伝導型電子放出素子の素子構
成の典型的な例として、図25に前述のM. Hartwellら
による素子の平面図を示す。As a typical example of the device configuration of these surface conduction electron-emitting devices, FIG. 25 shows a plan view of the device by M. Hartwell et al.
【0008】同図において、3001は基板で、300
4はスパッタで形成された金属酸化物よりなる導電性薄
膜である。導電性薄膜3004は図示のようにH字形の
平面形状に形成されている。この導電性薄膜3004
に、後述の通電フォーミングと呼ばれる通電処理を施す
ことにより、電子放出部3005が形成される。図中の
間隔Lは、0.5〜1[mm],幅Wは、0.1[m
m]に設定されている。尚、図示の便宜から、電子放出
部3005は導電性薄膜3004の中央に矩形の形状で
示したが、これは模式的なものであり、実際の電子放出
部の位置や形状を忠実に表現しているわけではない。In the figure, reference numeral 3001 denotes a substrate, and 300
Reference numeral 4 is a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. This conductive thin film 3004
The electron emission portion 3005 is formed by performing an energization process called energization forming described later. The interval L in the figure is 0.5 to 1 [mm], and the width W is 0.1 [m.
m] is set. In addition, for convenience of illustration, the electron emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one, and the position and shape of the actual electron emitting portion are faithfully represented. Not necessarily.
【0009】M. Hartwellらによる素子をはじめとして
上述の表面伝導型電子放出素子においては、電子放出を
行う前に導電性薄膜3004に通電フォーミングと呼ば
れる通電処理を施すことにより電子放出部3005を形
成するのが一般的であった。即ち、通電フォーミングと
は、前記導電性薄膜3004の両端に一定の直流電圧、
もしくは、例えば1V/分程度の非常にゆっくりとした
レートで昇圧する直流電圧を印加して通電し、導電性薄
膜3004を局所的に破壊もしくは変形もしくは変質せ
しめ、電気的に高抵抗な状態の電子放出部3005を形
成することである。尚、局所的に破壊もしくは変形もし
くは変質した導電性薄膜3004の一部には亀裂が発生
する。この通電フォーミング後に導電性薄膜3004に
適宜の電圧を印加した場合には、前記亀裂付近において
電子放出が行われる。In the surface conduction electron-emitting device described above including the device by M. Hartwell et al., The electron-emitting portion 3005 is formed by subjecting the conductive thin film 3004 to an energization process called energization forming before the electron emission. It was common to do. That is, the energization forming means that a constant DC voltage is applied to both ends of the conductive thin film 3004,
Alternatively, for example, by applying a direct current voltage that is boosted at a very slow rate of about 1 V / min to conduct electricity, the conductive thin film 3004 is locally destroyed, deformed, or deteriorated, and electrons in an electrically high resistance state are applied. That is, the emission portion 3005 is formed. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electron emission is performed in the vicinity of the crack.
【0010】上述の表面伝導型電子放出素子は、冷陰極
素子の中でも特に構造が単純で製造も容易であることか
ら、大面積に亙り多数の素子を形成できる利点がある。
そこで例えば本願出願人による特開昭64−31332
号公報において開示されるように、多数の素子を配列し
て駆動するための方法が研究されている。The surface conduction electron-emitting device described above has an advantage that a large number of devices can be formed over a large area because it has a simple structure and is easy to manufacture among cold cathode devices.
For example, Japanese Patent Application Laid-Open No.
As disclosed in Japanese Patent Application Laid-Open Publication No. H10-157, a method for arranging and driving a large number of elements has been studied.
【0011】また、表面伝導型電子放出素子の応用につ
いては、例えば、画像表示装置、画像記録装置などの画
像形成装置や、荷電ビーム源、等が研究されている。Regarding the application of the surface conduction electron-emitting device, for example, an image forming apparatus such as an image display apparatus and an image recording apparatus, a charged beam source, and the like have been studied.
【0012】特に画像表示装置への応用としては、例え
ば本願出願人によるUSP5,066,883や特開平
2−257551号公報や特開平4−28137号公報
において開示されているように、表面伝導型電子放出素
子と電子ビームの照射により発光する蛍光体とを組み合
わせて用いた画像表示装置が研究されている。このよう
な表面伝導型電子放出素子と蛍光体とを組み合わせて用
いた画像表示装置は、従来の他の方式の画像表示装置よ
りも優れた特性が期待されている。例えば、近年普及し
てきた液晶表示装置と比較しても、自発光型であるため
バックライトを必要としない点や、視野角が広い点が優
れていると言える。Particularly as an application to an image display device, as disclosed in, for example, USP 5,066,883 by the applicant of the present application, JP-A-2-257551 and JP-A-4-28137, a surface conduction type An image display device using a combination of an electron-emitting device and a phosphor that emits light when irradiated with an electron beam has been studied. An image display device using such a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is excellent in that it is a self-luminous type and does not require a backlight and has a wide viewing angle.
【0013】本願発明者らは、上記従来技術に記載した
ものを初めとして、種々の材料、製法、構造の冷陰極素
子を試みてきた。更に、多数の冷陰極素子を配列したマ
ルチ電子ビーム源、並びにこのマルチ電子ビーム源を応
用した画像表示装置について研究を行ってきた。The inventors of the present application have tried cold cathode devices of various materials, manufacturing methods, and structures, including those described in the above-mentioned prior art. Furthermore, research has been conducted on a multi-electron beam source in which a large number of cold cathode elements are arranged, and an image display device to which the multi-electron beam source is applied.
【0014】本願発明者らは、例えば図26に示す電気
的な配線方法によるマルチ電子ビーム源を試みてきた。
即ち、冷陰極素子を2次元的に多数個配列し、これらの
素子を図示のようにマトリクス状に配線したマルチ電子
ビーム源である。The inventors of the present application have tried a multi-electron beam source by an electrical wiring method shown in FIG. 26, for example.
That is, it is a multi-electron beam source in which a large number of cold cathode elements are two-dimensionally arranged and these elements are arranged in a matrix as shown in the drawing.
【0015】図中、4001は冷陰極素子を模式的に示
したもの、4002は行方向配線、4003は列方向配
線を示している。行方向配線4002及び列方向配線4
003は、実際には有限の電気抵抗を有するものである
が、図においては配線抵抗4004及び4005として
示されている。上述のような配線方法を、単純マトリク
ス配線と呼ぶ。尚、図示の便宜上、6×6のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、例えば画像表示装置用のマルチ電子ビ
ーム源の場合には、所望の画像表示を行うのに足りるだ
けの素子を配列し配線するものである。In the figure, reference numeral 4001 schematically shows a cold cathode element, 4002 a row direction wiring, and 4003 a column direction wiring. Row direction wiring 4002 and column direction wiring 4
003 actually has a finite electrical resistance, but is shown as wiring resistances 4004 and 4005 in the figure. The above-described wiring method is called simple matrix wiring. Note that, for convenience of illustration, the matrix is shown as a 6 × 6 matrix, but the size of the matrix is not limited to this. For example, in the case of a multi-electron beam source for an image display device, a desired image is displayed. Only enough elements are arranged and wired.
【0016】表面伝導型電子放出素子を単純マトリクス
配線したマルチ電子ビーム源においては、所望の電子ビ
ームを出力させるため、行方向配線4002及び列方向
配線4003に適宜の電気信号を印加する。例えば、マ
トリクスの中の任意の1行の表面伝導型電子放出素子を
駆動するには、選択する行の行方向配線4002には選
択電圧Vsを印加し、同時に非選択の行の行方向配線4
002には非選択電圧Vnsを印加する。これと同期して
列方向配線4003に電子ビームを出力するための駆動
電圧Veを印加する。この方法によれば、配線抵抗40
04及び4005による電圧降下を無視すれば、選択す
る行の表面伝導型電子放出素子には、(Ve−Vs)の電
圧が印加され、また非選択行の表面伝導型電子放出素子
には(Ve−Vns)の電圧が印加される。ここで、これ
らVe,Vs,Vnsの電圧値を適宜の大きさの電圧にすれ
ば、選択する行の表面伝導型電子放出素子だけから所望
の強度の電子ビームが出力されるはずであり、また列方
向配線4003の各々に異なる駆動電圧Veを印加すれ
ば、選択する行の素子の各々から異なる強度の電子ビー
ムが出力されるはずである。また、表面伝導型電子放出
素子の応答速度は高速であるため、駆動電圧Veを印加
する時間の長さを変えれば、電子ビームが出力される時
間の長さも変えることができるはずである。In the multi-electron beam source in which the surface conduction electron-emitting devices are wired in a simple matrix, appropriate electric signals are applied to the row wiring 4002 and the column wiring 4003 in order to output a desired electron beam. For example, in order to drive the surface conduction electron-emitting device of any one row in the matrix, the selection voltage Vs is applied to the row-direction wiring 4002 of the selected row, and at the same time, the row-direction wiring 4 of the non-selected row.
A non-selection voltage Vns is applied to 002. In synchronization with this, a drive voltage Ve for outputting an electron beam is applied to the column-direction wiring 4003. According to this method, the wiring resistance 40
Neglecting the voltage drop due to 04 and 4005, a voltage of (Ve-Vs) is applied to the surface conduction electron-emitting device of the selected row, and (Ve-Vs) is applied to the surface conduction electron-emitting device of the non-selected row. A voltage of −Vns) is applied. Here, if the voltage values of these Ve, Vs, and Vns are set to voltages of appropriate magnitude, an electron beam with a desired intensity should be output only from the surface conduction electron-emitting devices in the selected row. By applying different drive voltage Ve to each of the column-direction wirings 4003, the electron beams of different intensities should be output from the elements of the selected row. Further, since the response speed of the surface conduction electron-emitting device is high, if the length of time for applying the drive voltage Ve is changed, the length of time for outputting the electron beam should be changed.
【0017】従って、表面伝導型電子放出素子を単純マ
トリクス配線したマルチ電子ビーム源には種々の応用で
きる可能性があり、例えば画像情報に応じた電気信号を
適宜印加すれば、画像表示装置用の電子源として好適に
用いることができる。Therefore, the multi-electron beam source in which the surface conduction electron-emitting devices are wired in a simple matrix has various applications. For example, if an electric signal according to image information is appropriately applied, it can be used for an image display device. It can be suitably used as an electron source.
【0018】一方、発明者らは表面伝導型電子放出素子
の特性を改善するための研究を鋭意行った結果、製造工
程において通電活性化処理を行うことが効果的であるこ
とを見出した。On the other hand, the inventors of the present invention have earnestly studied to improve the characteristics of the surface conduction electron-emitting device, and as a result, have found that conducting activation treatment is effective in the manufacturing process.
【0019】既に述べたように、表面伝導型電子放出素
子の電子放出部を形成する際には、導電性薄膜に電流を
流して該薄膜を局所的に破壊もしくは変形もしくは変質
させて亀裂を形成する処理(通電フォーミング処理)を
行う。この後更に通電活性化処理を行うことにより電子
放出特性を大幅に改善することが可能である。As described above, when forming the electron emitting portion of the surface conduction electron-emitting device, an electric current is applied to the conductive thin film to locally break, deform or alter the thin film to form a crack. Processing (energization forming processing) is performed. Thereafter, by further performing the activation process, it is possible to greatly improve the electron emission characteristics.
【0020】即ち、この通電活性化処理とは、通電フォ
ーミング処理により形成された電子放出部に適宜の条件
で通電を行って、その近傍に炭素もしくは炭素化合物を
堆積せしめる処理のことである。例えば、適宜の分圧の
有機物が存在し、全圧が10のマイナス4乗〜10のマ
イナス5乗[torr]の真空雰囲気中において、電圧パル
スを定期的に印加することにより、電子放出部の近傍に
単結晶グラファイト、多結晶グラファイト、非晶質カー
ボンのいずれかか、もしくはその混合物を500[オン
グストローム]以下の膜厚で堆積させる。但し、この条
件はほんの一例であって、表面伝導型電子放出素子の材
質や形状により適宜変更されるべきであるのは言うまで
もない。That is, the energization activation process is a process of energizing the electron-emitting portion formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. For example, by applying a voltage pulse periodically in a vacuum atmosphere in which an organic substance having an appropriate partial pressure is present and the total pressure is 10 −4 to 10 −5 [torr], the electron emission portion is activated. Nearly any one of single crystal graphite, polycrystal graphite, and amorphous carbon, or a mixture thereof is deposited to a thickness of 500 Å or less. However, it is needless to say that this condition is just an example and should be appropriately changed depending on the material and shape of the surface conduction electron-emitting device.
【0021】このような処理を行うことにより、通電フ
ォーミング直後と比較して、同じ印加電圧における放出
電流を典型的には100倍以上増加させることが可能で
ある。尚、この通電活性化終了後には、真空雰囲気中の
有機物の分圧を低減させるのが望ましい。By carrying out such a treatment, it is possible to increase the emission current at the same applied voltage typically 100 times or more as compared with immediately after the energization forming. After the activation is completed, it is desirable to reduce the partial pressure of the organic substance in the vacuum atmosphere.
【0022】従って、上述の多数の表面伝導型電子放出
素子を単純マトリクス配線したマルチ電子ビーム源を製
造する際においても、各素子に通電活性化処理を行うの
が望ましい。Therefore, when manufacturing a multi-electron beam source in which a large number of the above-mentioned surface conduction electron-emitting devices are arranged in a simple matrix, it is desirable to carry out energization activation processing on each device.
【0023】[0023]
【発明が解決しようとする課題】このような通電活性化
処理工程を付加することで、表面伝導型放出素子の電子
放出特性の安定化が計られたが、これを単純マトリック
ス配線などのマルチ表面伝導型放出素子に適用した場合
には、以下のような問題点が発生した。The electron emission characteristic of the surface conduction electron-emitting device has been stabilized by adding such an energization activation treatment step. When applied to a conduction type emission device, the following problems occurred.
【0024】例えば、m行n列の単純マトリクス状にこ
れら表面伝導型電子放出素子が配列されている場合、1
〜m行までのラインの順に一定時間毎に通電して活性化
していくことになる。この単純マトリクス配線された素
子を活性化する際の等価回路図を図27に示す。この図
27は、2ライン目の素子に対して、活性化のための電
圧波形を印加している様子を示している。For example, when these surface conduction electron-emitting devices are arranged in a simple matrix of m rows and n columns, 1
Lines up to the mth row are energized and activated at regular intervals. FIG. 27 shows an equivalent circuit diagram when activating the elements arranged in the simple matrix. FIG. 27 shows a state in which a voltage waveform for activation is applied to the elements on the second line.
【0025】図31は、この活性化処理における電圧信
号の波形を示す図で、ここではパルス幅がT1で、周期
T2の電圧Vfの電圧波形が印加されている。各ラインの
活性化時間は、図28に示したような各素子の活性化特
性等から求めて決定されるが、実際には個々の素子で活
性化の進行速度や、最終的に達する素子電流(If)、放出
電流(Ie)が異なる。これを説明したのが図29である。FIG. 31 is a diagram showing the waveform of the voltage signal in this activation processing, in which the voltage waveform of the voltage Vf having the pulse width T1 and the period T2 is applied. The activation time of each line is determined by being obtained from the activation characteristics of each element as shown in FIG. 28. Actually, the progress speed of activation in each element and the element current finally reached (If) and emission current (Ie) are different. This is explained in FIG. 29.
【0026】この図29に示すように、通電活性化を終
了させる時間を一律に決定すると、a,b,cの各素子
における、活性化終了時の素子電流Ifがそれぞれ異な
った値になってしまい、これに対応して、所定の素子電
圧に対する放出電流Ieもそれぞれの素子で異なってし
まうことになる。これと同様なことがライン単位に活性
化を実施した場合にも生じ、最終的に得られたマルチ表
面伝導型放出素子のそれぞれの電子放出特性がばらばら
になってしまうという問題が発生した。As shown in FIG. 29, when the time for ending the energization activation is uniformly determined, the element current If at the end of activation becomes different in each of the elements a, b, and c. In response to this, the emission current Ie with respect to a predetermined device voltage also differs for each device. The same phenomenon occurs when the activation is performed on a line-by-line basis, and there arises a problem that the electron emission characteristics of the finally obtained multi-surface conduction electron-emitting devices are scattered.
【0027】つまり理想的には、通電活性化時の各素子
毎の素子電流をモニタし、活性化の進行度合いを把握
し、目標とする素子電流Ifを達成した表面伝導型電子
放出素子については活性化を終了し、活性化が終了した
後の各表面伝導型電子放出素子の電子放出特性を揃える
ことが必要になる。しかしながら従来は、活性化が行わ
れる有機物が存在する真空下(活性化雰囲気と呼ぶ)で
は、任意の素子だけを活性化することは困難であった。In other words, ideally, the surface conduction electron-emitting device which has achieved the target device current If by monitoring the device current of each device at the time of energization activation and grasping the progress of the activation, It is necessary to complete the activation and make the electron emission characteristics of each surface conduction electron-emitting device uniform after the activation. However, conventionally, it has been difficult to activate only an arbitrary element under a vacuum (called an activation atmosphere) in which an organic substance to be activated is present.
【0028】この理由を図30を参照して説明する。こ
の図30は、m行×n列の単純マトリクス配線の素子構
成において、2行目の1列目と2列目の素子のみ(この
素子をF(2,1),F(2,1)とする)を活性化している状態
を示している。図で示す如く、2行目の行方向配線には
−Vf/2の波高値のパルス電圧を印加し、1列目と2
列目の配線には+Vf/2の波高値の電圧パルスを印加
している(ここで電圧値Vfは図31で示した電圧値Vf
と等しい)。そして、その他の配線は全て0V、即ち接
地されている。これにより、素子F(2,1)及びF(2,2)の
両電極間には活性化電圧Vfが印加されるが、2行目の
行方向配線に接続された他の素子(F(2,3), F(2,4),
…F(2,n))、及び、他の行の1列目と2列目の素子(F
(1,1),F(3,1)…F(m,1) , F(1,2),F(3,2),…F
(n,1))については、半選択電圧と呼ばれるVf/2の電
圧が印加された状態となる。The reason for this will be described with reference to FIG. FIG. 30 shows only the elements in the first and second columns of the second row in the element configuration of the simple matrix wiring of m rows × n columns (this element is F (2,1), F (2,1) And) are activated. As shown in the figure, a pulse voltage with a peak value of −Vf / 2 is applied to the second row wiring in the row direction, and
A voltage pulse having a peak value of + Vf / 2 is applied to the wiring in the column (where the voltage value Vf is the voltage value Vf shown in FIG. 31).
Equal to). All the other wirings are 0V, that is, grounded. As a result, the activation voltage Vf is applied between the electrodes of the elements F (2,1) and F (2,2), but the other element (F (F ( 2,3), F (2,4),
... F (2, n)) and the elements (F in the first and second columns of other rows)
(1,1), F (3,1) ... F (m, 1), F (1,2), F (3,2), ... F
For (n, 1)), a voltage of Vf / 2 called a half-select voltage is applied.
【0029】ここで、この活性化雰囲気における素子の
典型的なI−V特性、即ち、該素子に印加される電圧V
fと電流Ifの関係について説明する。Here, a typical IV characteristic of the device in this activation atmosphere, that is, the voltage V applied to the device.
The relationship between f and the current If will be described.
【0030】表面伝導型放出素子の典型的なI−V特
性、即ち、該素子に流れる電流(If)と該素子に印加さ
れる電圧(Vf)との関係について図6を用いて説明す
る。A typical IV characteristic of the surface conduction electron-emitting device, that is, the relationship between the current (If) flowing through the device and the voltage (Vf) applied to the device will be described with reference to FIG.
【0031】この表面伝導型放出素子は、適宜の分圧の
有機物が存在する雰囲気の下においいては、該素子に印
加される電圧(Vf)に対して該素子に流れる電流(If)は
必ずしも一義的に定まるものではない。その特性には大
別して2つの型があるが、この内、第1の型においては
該素子に流れる電流(If)は、印加電圧(Vf)を0[V]か
ら増加させてゆくにつれて一旦は増加するが、その後、
電流が減少に転じ、更にその後はほぼ一定若しくは微増
傾向を示す。一方、第2の型においては、その素子に流
れる電流(If)は、印加電圧(Vf)を0[V]から増加させ
ていくにつれて常に増加傾向を示すものである。In this surface conduction electron-emitting device, the current (If) flowing through the device is not always required with respect to the voltage (Vf) applied to the device under an atmosphere in which an organic substance having an appropriate partial pressure exists. It is not uniquely determined. The characteristics are roughly classified into two types. Among them, in the first type, the current (If) flowing in the element is temporarily increased as the applied voltage (Vf) is increased from 0 [V]. Increase, but then
The current starts to decrease, and thereafter shows a constant or slightly increasing tendency. On the other hand, in the second type, the current (If) flowing in the element always shows an increasing tendency as the applied voltage (Vf) is increased from 0 [V].
【0032】説明の便宜上、前記第1の型を静特性、前
記第2の型を動特性と呼ぶ。図6において、破線は約1
V/分以下の電圧掃引スピードで得られる静特性を示し
ている。つまり、Vf=0〜V1の領域(領域A)では、
素子に流れる素子電流(If)は素子電圧(Vf)の増加に伴
って単調増加し、V1で最大になる。また素子電圧Vf=
V1〜V2の領域(領域B)では、素子に流れる電流(I
f)は、素子電圧(Vf)の増加に伴って減少する、所謂、
電圧制御型負性抵抗特性(以下、VCNR[voltage con
trolled negative resistance]特性という)を示す。更
に、素子電圧Vf=V2〜Vdの領域(領域C)では、該
素子に流れる電流(If)は電圧(Vf)の増加に対して
ほとんど変化しない。尚、V1は素子電流Ifが極大値を
示す時の素子電圧値を示し、V2は素子電流Ifの減少曲
線の接線のうち最大傾き接線のVf軸切片である。一
方、素子からの放出電流(Ie)は電圧(Vf)の増加に伴
い、Veを電子放出閾値として増加していく。For convenience of explanation, the first mold is referred to as a static characteristic, and the second mold is referred to as a dynamic characteristic. In FIG. 6, the broken line is about 1.
The static characteristics obtained at a voltage sweep speed of V / min or less are shown. That is, in the area of Vf = 0 to V1 (area A),
The device current (If) flowing through the device monotonically increases as the device voltage (Vf) increases, and becomes maximum at V1. In addition, the element voltage Vf =
In the region of V1 to V2 (region B), the current (I
f) decreases as the element voltage (Vf) increases, that is,
Voltage controlled negative resistance characteristics (hereinafter, VCNR [voltage con
trolled negative resistance] characteristic). Further, in the region (region C) where the element voltage Vf = V2 to Vd, the current (If) flowing through the element hardly changes with the increase of the voltage (Vf). V1 is the element voltage value when the element current If has a maximum value, and V2 is the Vf axis intercept of the maximum tangent line of the tangent lines of the decrease curve of the element current If. On the other hand, the emission current (Ie) from the device increases with Ve as the electron emission threshold value as the voltage (Vf) increases.
【0033】また、図中実線700は、約10V/秒以
上の電圧掃引スピードで得られる動特性を示している。
つまり最大素子電圧がVdで掃引した場合(If(Vd)曲
線参照)、素子電圧Ve付近から素子に流れる電流(If)
が徐々に増加し、素子電圧Vdで静特性を示す素子電流
Ifとほぼ一致する素子電流値が得られている。また実
線701は、最大電圧V2で掃引した場合(If(V2)曲
線参照)を示しており、領域A,Bにおいて素子電流I
fは徐々に増加し、素子電圧V2において、静特性のIf
の値とほぼ一致する素子電流Ifが得られている。ま
た、最大電圧を上記の領域Aの最大電圧で掃引すると、
点線で示す静特性のIfカーブとほぼ一致する特性を示
す。もちろん、上記I−V特性に関する静特性、動特性
は、素子を構成する材料、素子形態などを変えることに
より変化するが、一般に良好な電子放出特性を有する表
面伝導型放出素子は、上記2つの特性を有していると言
ってよい。The solid line 700 in the figure shows the dynamic characteristics obtained at a voltage sweep speed of about 10 V / sec or more.
That is, when the maximum element voltage is swept by Vd (see the If (Vd) curve), the current (If) flowing from the vicinity of the element voltage Ve to the element
Gradually increases, and an element current value that substantially matches the element current If showing static characteristics at the element voltage Vd is obtained. A solid line 701 shows the case of sweeping with the maximum voltage V2 (see the If (V2) curve), and the element current I in the regions A and B is shown.
f gradually increases, and at the device voltage V2, the static characteristics If
A device current If that substantially matches the value of is obtained. Also, if the maximum voltage is swept with the maximum voltage in the above area A,
The characteristics are almost the same as the If curve of the static characteristics shown by the dotted line. Of course, the static characteristics and the dynamic characteristics related to the IV characteristics are changed by changing the material forming the element, the element form, etc., but in general, the surface conduction electron-emitting element having good electron emission characteristics is It can be said that it has characteristics.
【0034】つまり、個別素子を活性化するために上述
したような単純マトリクス駆動をすると、選択した所望
の素子以外に半選択電圧が印加される素子が存在するこ
とにる。これにより、その半選択状態の素子には、図6
から明らかなように多大な無効電流が流れることにな
る。このような無効電流のため、活性化装置を大型にす
る必要になるだけでなく、表示パネルの発熱を招き素子
の劣化を加速することになる。更に、基板の材質によっ
ては熱応力によって破壊に至ることになる。That is, when the simple matrix drive as described above is performed to activate the individual elements, there are elements to which the half-select voltage is applied in addition to the selected desired elements. As a result, the element in the half-selected state is shown in FIG.
As is clear from the above, a large amount of reactive current will flow. Such a reactive current not only requires the activation device to be large-sized, but also causes heat generation of the display panel and accelerates deterioration of the element. Further, depending on the material of the substrate, thermal stress may cause destruction.
【0035】本発明は上記従来例に鑑みてなされたもの
で、通電活性化時において、非選択の素子に流れる無効
電流を減少させることができる電子源の製造方法及びそ
の通電活性化装置を提供することを目的とする。The present invention has been made in view of the above-mentioned conventional example, and provides a method of manufacturing an electron source and a current activation apparatus for the same, which can reduce a reactive current flowing in a non-selected element at the time of current activation. The purpose is to do.
【0036】また本発明の目的は、選択した素子だけを
活性化することにより、均一な電子放出特性を持つ電子
源とその製造方法と通電活性化装置及び前記電子源を用
いた画像形成装置を提供することにある。Another object of the present invention is to provide an electron source having uniform electron emission characteristics by activating only selected elements, a method of manufacturing the same, a current activation device, and an image forming apparatus using the electron source. To provide.
【0037】又本発明の他の目的は、非選択素子に流れ
る無効電流を抑えて、通電活性化装置の電源容量を小さ
く抑えることができる電子源とその製造方法と通電活性
化装置及び前記電子源を用いた画像形成装置を提供する
ことにある。Another object of the present invention is to provide an electron source capable of suppressing a reactive current flowing in a non-selected element to suppress the power supply capacity of a current activation device, a method of manufacturing the same, a current activation device and the electron source. An object is to provide an image forming apparatus using a source.
【0038】更に本発明の他の目的は、表面伝導型電子
放出素子の劣化を防止した電子源とその製造方法と通電
活性化装置及び前記電子源を用いた画像形成装置を提供
することにある。Still another object of the present invention is to provide an electron source in which the surface conduction electron-emitting device is prevented from deteriorating, a method of manufacturing the same, a current activation device, and an image forming apparatus using the electron source. .
【0039】[0039]
【課題を解決するための手段】上記目的を達成するため
に本発明の電子源の製造方法は以下のような工程を備え
る。即ち、複数の表面伝導型電子放出素子をマトリック
ス状に基板上に配設した電子源の製造方法であって、基
板上に複数の電極と、前記複数の電極のそれぞれに接続
された導電膜と、前記複数の電極をマトリクス状に接続
した複数の行方向配線と列方向配線とを形成する工程
と、前記導電膜のそれぞれに通電して電子放出部を形成
するフォーミング工程と、前記フォーミング工程で形成
された電子放出部に通電して活性化する活性化工程とを
有し、前記活性化工程は、所定電圧のパルスを印加して
前記電子放出部の抵抗を高くした後、前記行方向配線及
び列方向配線に所定の電圧を印加し、前記電子放出部の
内、所定の電流が流れた電子放出部を活性化が終了した
電子放出部とする。In order to achieve the above object, the method of manufacturing an electron source of the present invention comprises the following steps. That is, it is a method of manufacturing an electron source in which a plurality of surface conduction electron-emitting devices are arranged in a matrix on a substrate, and a plurality of electrodes on the substrate and a conductive film connected to each of the plurality of electrodes. A step of forming a plurality of row-direction wirings and column-direction wirings in which the plurality of electrodes are connected in a matrix, a forming step of energizing each of the conductive films to form an electron-emitting portion, and a forming step An activation step of energizing and activating the formed electron emission portion, wherein the activation step applies a pulse of a predetermined voltage to increase the resistance of the electron emission portion, and then the row-direction wiring And, a predetermined voltage is applied to the column-direction wiring, and among the electron emitting portions, the electron emitting portion in which a predetermined current has flowed is set as the activated electron emitting portion.
【0040】更に上記目的を達成するために本発明の通
電活性化装置は以下のような構成を備える。即ち、複数
の表面伝導型電子放出素子をマトリックス状に基板上に
配設した電子源の通電活性化装置であって、前記基板の
複数の行方向配線或は列方向配線の少なくとも1つを選
択して第1の電圧を印加する第1の電圧印加手段と、前
記電圧印加手段により電圧が印加される行方向配線或は
列方向配線に対向す列方向配線或は行方向配線の全てに
第2の電圧を印加する第2の電圧印加手段と、前記基板
上の全ての表面伝導型電子放出素子に所定時間間隔で所
定電圧パルスを印加する印加手段と、前記第1と第2の
電圧印加手段による電圧の印加時、前記表面伝導型電子
放出素子のそれぞれに流れる電流値を検出する検出手段
と、前記検出手段により検出された電流値に基づいて前
記第1及び第2の電圧印加手段を制御する制御手段とを
有する。Further, in order to achieve the above object, the energization activation device of the present invention has the following configuration. That is, a device for energizing and energizing an electron source in which a plurality of surface conduction electron-emitting devices are arranged in a matrix on a substrate, and at least one of a plurality of row-direction wirings or column-direction wirings of the substrate is selected. First voltage applying means for applying a first voltage, and column-direction wiring or row-direction wiring facing the row-direction wiring or column-direction wiring to which the voltage is applied by the voltage applying means. A second voltage applying means for applying a voltage of 2; an applying means for applying a predetermined voltage pulse to all surface conduction electron-emitting devices on the substrate at predetermined time intervals; and the first and second voltage applying means. Detecting means for detecting a current value flowing in each of the surface conduction electron-emitting devices when the voltage is applied by the means, and the first and second voltage applying means based on the current value detected by the detecting means. Control means for controlling
【0041】[0041]
【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
【0042】<第1の実施の形態>図1は、本実施の形
態における表面伝導型放出素子の通電活性化装置の例を
示す図である。<First Embodiment> FIG. 1 is a diagram showing an example of an energization activation device for a surface conduction electron-emitting device according to the present embodiment.
【0043】図1において、101は通電活性化をする
ために接続されているマルチ表面伝導型放出素子基板
(本実施の形態における基板101には複数の表面伝導
型電子放出素子がマトリックス状に配線されており、既
にフォ−ミング処理が完了しているものとする)であ
り、不図示の真空排気装置に接続されており、10のマ
イナス4乗〜マイナス5乗[torr]程度に真空排気され
ている。また、102は活性化ライン選択部で、制御部
104の指示に従って行方向配線を選択し、その選択し
た行方向配線に電源103よりの電圧を印加している。
電源103は、電子源の行方向配線に印加する電圧を発
生している。107は電流検出部で、電子源の列方向配
線に流れる電流を検出している。106は画素選択部
で、活性化する電子源の列方向配線を選択している。制
御部104は、電流検出部107で検出された電流値を
取り込み、通電活性化のための電圧値を電源103,1
04に対して設定するとともに、ライン選択部102及
び画素選択部106を制御して、行方向及び列方向配線
の選択を制御している。Dx1〜Dxnは電子源基板101
の行方向配線端子を示し、Dy1〜Dynは電子源基板10
1の列方向配線端子を示している。尚、制御部104の
タイマ104aは、後述する高抵抗の保持時間Thrを計
時するためのものである。In FIG. 1, reference numeral 101 denotes a multi-surface conduction electron-emitting device substrate which is connected for activation by energization (a plurality of surface conduction electron-emitting devices are arranged in a matrix on the substrate 101 in this embodiment). It is assumed that the forming process has already been completed), is connected to a vacuum exhaust device (not shown), and is evacuated to about 10 −4 to −5 [torr]. ing. Reference numeral 102 denotes an activation line selection unit that selects a row-direction wiring according to an instruction from the control unit 104 and applies a voltage from a power supply 103 to the selected row-direction wiring.
The power source 103 generates a voltage applied to the row wiring of the electron source. Reference numeral 107 denotes a current detection unit that detects a current flowing in the column direction wiring of the electron source. A pixel selection unit 106 selects the column-direction wiring of the electron source to be activated. The control unit 104 takes in the current value detected by the current detection unit 107 and outputs the voltage value for energization activation as the power supply 103, 1.
No. 04 is set, and the line selection unit 102 and the pixel selection unit 106 are controlled to control the selection of the wiring in the row direction and the column direction. Dx1 to Dxn are electron source substrates 101
Row direction wiring terminals of the electron source substrate 10 are shown as Dy1 to Dyn.
1 shows the column direction wiring terminal. The timer 104a of the control unit 104 is for counting a high resistance holding time Thr described later.
【0044】次に図2(a)を参照して、ライン選択部
102における動作を説明する。Next, the operation of the line selection unit 102 will be described with reference to FIG.
【0045】このライン選択部102は、リレー、アナ
ログスイッチ等などのスイッチを主に構成され、表面伝
導型放出素子基板101上にm×nの表面伝導型放出素
子がマトリックス状に配線されているとき、SWx1〜S
Wxmのようにm個のスイッチが並列に並べられ、各スイ
ッチの出力が電子源基板の行方向配線端子Dx1〜Dxmの
それぞれに接続されている。またこれらスイッチの切換
えは、制御部104によりコントロ−ルされ、通電活性
化するべきラインに電源103からの電圧波形が加わる
ように作動する。図2(a)においては、1行目(Sx
1)のラインが選択されて行方向配線端子Dx1にのみ電
圧が印加されており、他のラインはグラウンドに接続さ
れている。The line selection unit 102 is mainly composed of switches such as relays and analog switches, and m × n surface-conduction type emission elements are wired in a matrix on the surface-conduction type emission element substrate 101. When SWx1 ~ S
Like Wxm, m switches are arranged in parallel, and the output of each switch is connected to each of the row-direction wiring terminals Dx1 to Dxm of the electron source substrate. Further, switching of these switches is controlled by the control unit 104, and operates so that the voltage waveform from the power source 103 is applied to the line to be energized and activated. In FIG. 2A, the first line (Sx
The line 1) is selected and the voltage is applied only to the row-direction wiring terminal Dx1, and the other lines are connected to the ground.
【0046】図2(b)は、画素選択部106の構成を
示す回路図である。FIG. 2B is a circuit diagram showing the configuration of the pixel selection unit 106.
【0047】この画素選択部106もライン選択部10
2と同様にリレー、アナログスイッチなどで構成され、
n個のスイッチが並列に配置されており、この画素選択
部106の出力は電流検出部107を通じて電子源基板
101の列方向配線端子Dy1〜Dynに接続されている。
この図2(b)においては、2列目の配線(Sy2)が選
択されており、その他の列方向配線はグランドに接続さ
れている。This pixel selection unit 106 is also the line selection unit 10.
It is composed of relays, analog switches, etc. as in 2.
N switches are arranged in parallel, and the output of the pixel selection unit 106 is connected to the column direction wiring terminals Dy1 to Dyn of the electron source substrate 101 through the current detection unit 107.
In FIG. 2B, the wiring in the second column (Sy2) is selected, and the other wiring in the column direction is connected to the ground.
【0048】図3は、本実施の形態の電流検出部107
の構成を示すブロック図である。FIG. 3 shows the current detector 107 of this embodiment.
FIG. 3 is a block diagram showing the configuration of FIG.
【0049】画素選択部106から出力される電圧信号
は、配線Sy1〜Synを通って電流検出部107に入力さ
れる。この電流検出部107は各列方向配線に対応して
設けられた検出用の抵抗Rs1〜Rsnと、これら抵抗の両
端に発生する電圧を計測するための電圧計とを有してい
る。いま図2に示す例では、1行2列目に配置されてい
る1つの素子のみが選択されており、その他のラインは
接地されているためそれに接続された素子には電流が流
れない。この場合は、2列目の抵抗Rs2の両端にのみ電
圧が発生し、その電圧値がV2であれば、その時、その
2列目の列方向配線に流れている電流は、 I1=V2/Rs2 となる。尚、これら抵抗Rs1〜Rsnの各抵抗値は、素子
電流Ifが流れるときの電圧降下によって表面伝導型放
出素子基板への印加電圧に影響を与えないように十分低
い値に設定している。尚、各電圧計の出力値は、A/D
変換器等によりデジタル値に変換されて制御部に104
に出力されている。The voltage signal output from the pixel selection unit 106 is input to the current detection unit 107 through the wirings Sy1 to Syn. The current detection unit 107 has detection resistors Rs1 to Rsn provided corresponding to each column direction wiring, and a voltmeter for measuring the voltage generated at both ends of these resistors. In the example shown in FIG. 2, only one element arranged in the first row and the second column is selected, and the other lines are grounded, so that no current flows through the elements connected thereto. In this case, a voltage is generated only across both ends of the resistor Rs2 in the second column, and if the voltage value is V2, then the current flowing in the column-directional wiring in the second column is I1 = V2 / Rs2 Becomes The resistance values of these resistors Rs1 to Rsn are set to sufficiently low values so that the voltage drop when the device current If flows does not affect the voltage applied to the surface conduction electron-emitting device substrate. The output value of each voltmeter is A / D
It is converted into a digital value by a converter and the like
Is output to
【0050】続いて、本実施の形態の装置を用いて、マ
ルチ電子源基板101を活性化する手順について説明す
る。Next, a procedure for activating the multi-electron source substrate 101 using the apparatus of this embodiment will be described.
【0051】まずはじめに制御部104は、基板101
の1行目の表面伝導型電子放出素子を活性化するため
に、ライン選択部102に1行目の配線を選択するよう
信号を出力する。これによりライン選択部102は図2
(a)に示した様に、スイッチSWx1のみをオンさせる
ことにより、電源103から出力される電圧パルス信号
を配線Sx1に出力し、電子源端子Dx1を介して基板10
1の1行目の素子に印加させる。この時の電圧波形を図
4(a)に示す。First of all, the control unit 104 includes the substrate 101.
In order to activate the surface conduction electron-emitting devices in the first row, a signal is output to the line selection unit 102 to select the wiring in the first row. As a result, the line selection unit 102 is displayed in FIG.
As shown in (a), by turning on only the switch SWx1, the voltage pulse signal output from the power supply 103 is output to the wiring Sx1, and the substrate 10 is supplied via the electron source terminal Dx1.
The voltage is applied to the element in the first row of 1. The voltage waveform at this time is shown in FIG.
【0052】ここで本実施の形態においては、列方向の
電圧が出力されている時間T1を1ミリ秒、その周期T2
を10ミリ秒としている。また図4における電圧Vf
は、前述の課題図2に示した素子電圧Vfと等しい。Here, in the present embodiment, the time T1 during which the voltage in the column direction is output is 1 millisecond, and its period T2.
Is set to 10 milliseconds. Also, the voltage Vf in FIG.
Is equal to the element voltage Vf shown in FIG.
【0053】また同時に、制御部104は画素選択部1
06に全画素(1ラインの全素子)を選択するように信
号を送り、これにより画素選択部106のスイッチSW
y1〜SWynが全てオンになり、電源105から出力され
る電圧波形(図4(a))は接続配線Sy1〜Syn、電子
源端子Dy1〜Dynを通って、電子源基板101の全ての
列方向配線に印加される。At the same time, the control unit 104 controls the pixel selection unit 1
A signal is sent to 06 so as to select all pixels (all elements on one line), whereby the switch SW of the pixel selection unit 106 is selected.
All of y1 to SWyn are turned on, and the voltage waveform (FIG. 4A) output from the power supply 105 passes through the connection wirings Sy1 to Syn and the electron source terminals Dy1 to Dyn, and is directed in all the column directions of the electron source substrate 101. Applied to the wiring.
【0054】この時の電源105が発生する行方向の駆
動電圧波形を図4(b)に示す。この時の時間T1,T
2,Vfは、前述の図4(a)と同じであり、パルスのタ
イミングも揃っている。つまり電源105は電源103
の反転波形を出力している。これら電源103(負の電
位−Vf/2)と電源105の出力(正の電位Vf/2)
により、電子源基板101の1行目の素子には活性化電
圧Vfのパルスが印加されることになり、1行目の素子
の活性化が開始される。しかし、このままの電圧を印加
し続けると、半選択電圧Vf/2が2行目以降の素子全
部に印加され続けることになるが、この場合、前述した
素子のVCNR特性により低抵抗化が起こり無効電流が
流れることになる。The drive voltage waveform in the row direction generated by the power supply 105 at this time is shown in FIG. Time T1, T at this time
2 and Vf are the same as those in FIG. 4A described above, and the pulse timings are aligned. That is, the power source 105 is the power source 103
The inverted waveform of is output. The power source 103 (negative potential −Vf / 2) and the output of the power source 105 (positive potential Vf / 2)
As a result, a pulse of the activation voltage Vf is applied to the elements on the first row of the electron source substrate 101, and activation of the elements on the first row is started. However, if the voltage is continuously applied as it is, the half-select voltage Vf / 2 is continuously applied to all the elements in the second and subsequent rows, but in this case, the resistance is lowered due to the VCNR characteristics of the above-mentioned elements, which is ineffective. An electric current will flow.
【0055】ここで本願発明者らが見出したマルチ電子
源の低抵抗化を防ぐ方法について図6を用いて説明す
る。A method for preventing the resistance of the multi-electron source from being lowered, which the inventors of the present application have found, will be described with reference to FIG.
【0056】低抵抗化した表面伝導型放出素子に降電圧
レート(パルス立ち下がり)10V/秒以上の電圧パル
スを印加すると、図6の領域A〜領域Bで示すようなI
−V静特性とは異なる高抵抗状態に遷移する。ここで高
抵抗状態とは、素子が有限時間の間に前記動特性に沿っ
たI−V特性に従った状態をさす。When a voltage pulse having a voltage drop rate (pulse falling) of 10 V / sec or more is applied to the surface-conduction type electron-emitting device having a low resistance, I as shown in regions A and B of FIG.
A transition is made to a high resistance state different from the -V static characteristic. Here, the high resistance state means a state in which the element follows the IV characteristic along the dynamic characteristic for a finite time.
【0057】例えば図6のI−V特性を有する表面伝導
型放出素子に対して、波高値Vd、降電圧レート10V
/秒以上の電圧パルスを印加した直後には、その素子の
I−V特性の測定結果は、図6における電流値If(Vd)
で示すような高抵抗状態を示す。またこのように高抵抗
状態に遷移した後、少し時間が経過した後、その素子に
対して電圧Vdを印加すれば放出電流Isを得ることが可
能である。しかも実線If(Vd)700で示される特性か
ら明らかなように、この素子に対して電圧Ve以下の電
圧を印加したとしても、図6の点線で示される静特性と
比較して、この素子に流れる電流Ifは大幅に低減され
る。また、このような素子の高抵抗状態は、上記電圧パ
ルス印加後、有限時間保持されるが(この時間をThrと
する)、その後は再び図6で示されるI−V静特性に戻
る。尚、この時間Thrは、具体的には数秒〜数分であ
り、この時間は素子の材質や製造工程により異なる。For example, for the surface conduction electron-emitting device having the IV characteristic of FIG. 6, the peak value Vd and the voltage drop rate 10V.
Immediately after the application of the voltage pulse of not less than / sec, the measurement result of the IV characteristic of the device is the current value If (Vd) in FIG.
Indicates a high resistance state. Further, after a short period of time has passed after the transition to the high resistance state, the emission current Is can be obtained by applying the voltage Vd to the element. Moreover, as is clear from the characteristics shown by the solid line If (Vd) 700, even if a voltage less than or equal to the voltage Ve is applied to this element, it is compared with the static characteristics shown by the dotted line in FIG. The flowing current If is greatly reduced. The high resistance state of such an element is maintained for a finite time after the voltage pulse is applied (this time is Thr), but thereafter, the IV static characteristic shown in FIG. 6 is restored. Incidentally, this time Thr is specifically several seconds to several minutes, and this time varies depending on the material of the element and the manufacturing process.
【0058】そこで所望の期間、このような高抵抗状態
を維持する必要がある場合には、高抵抗状態が保持され
ている間に、上記電圧パルスを再度繰り返し印加するこ
とにより、高抵抗状態の保持時間を所望期間、延長する
ことができる。Therefore, when it is necessary to maintain such a high resistance state for a desired period, the above voltage pulse is repeatedly applied while the high resistance state is maintained, whereby the high resistance state is maintained. The holding time can be extended for a desired period.
【0059】このように本実施の形態によれば、上記I
−V静特性を有する表面伝導型放出素子基板101にお
いて、予め上記降電圧レート10V/秒以上の電圧パル
ス(以下、高抵抗化パルス)を印加することで、その素
子のI−V静特性を異なる状態に遷移せしめる。つま
り、その素子を高抵抗状態に遷移せしめることにより、
上述の半選択素子に流れる無効電流を減少させ、活性化
時における装置の消費電力を大幅に低減することができ
る。尚、このような高抵抗パルスの降電圧レートの上限
は実用的には10の10乗[V/秒]である。As described above, according to the present embodiment, the above I
In the surface-conduction type electron-emitting device substrate 101 having −V static characteristics, by applying a voltage pulse (hereinafter, a high resistance pulse) having the above-mentioned voltage drop rate of 10 V / sec or more in advance, the IV static characteristics of the device can be improved. Change to a different state. In other words, by changing the element to the high resistance state,
It is possible to reduce the reactive current flowing in the above-mentioned half-selected element, and to significantly reduce the power consumption of the device at the time of activation. The upper limit of the voltage drop rate of such a high resistance pulse is practically 10 10 [V / sec].
【0060】以上説明した表面伝導型放出素子の特性に
より保持時間Thr毎に、電子源基板101全体に高抵抗
化パルスを印加することにより半選択素子の低抵抗化が
防がれて電子源基板101を劣化させたり破壊したりす
ることなく、素子の通電活性化が可能になる。Due to the characteristics of the surface conduction electron-emitting device described above, the resistance of the half-selected device is prevented from being lowered by applying the high resistance pulse to the entire electron source substrate 101 at every holding time Thr, and thus the electron source substrate is prevented. It is possible to activate the device by energization without deteriorating or destroying 101.
【0061】本実施の形態における高抵抗化パルスの波
形例を図5に示す。FIG. 5 shows an example of the waveform of the high resistance pulse in this embodiment.
【0062】この高抵抗化パルスは、電源103から負
の極性で出力され、この時、ライン選択部102は全て
のラインを選択するように制御されている。またこの
時、画素選択部106の全てのスイッチがオフされて、
その出力は接地されている。This high resistance pulse is output from the power source 103 with a negative polarity, and at this time, the line selection unit 102 is controlled to select all the lines. At this time, all the switches of the pixel selection unit 106 are turned off,
Its output is grounded.
【0063】このようにして半選択素子の高抵抗化を行
いながら、1ライン目の表面伝導型電子放出素子の活性
化が行われるが、1行目の各素子の素子電流Ifは電流
検出部107により一定のサンプリング周期でモニタさ
れている。この時、選択された素子以外は高抵抗化状態
となっているため、各接続端子Dy1〜Dynを通して電子
源基板101に流れ込む電流は1ライン目の個別素子電
流にほかならない。In this way, the surface conduction electron-emitting devices in the first line are activated while the resistance of the half-selected devices is increased, but the device current If of each device in the first line is It is monitored by 107 at a constant sampling period. At this time, since the elements other than the selected element are in the high resistance state, the current flowing into the electron source substrate 101 through the connection terminals Dy1 to Dyn is nothing but the individual element current on the first line.
【0064】この時の等価回路を図7に示す。An equivalent circuit at this time is shown in FIG.
【0065】また、この時の個別素子電流が活性化の進
行に伴って増加していく様子を示したのが図8である。
この図8において、図7に示した等価回路における列方
向のi,j,k番目の各素子Fi,Fj,Fkに流れる素
子電流Ifi,Ifj,Ifkを抜き出したものである。この
図8に示したように、活性化時間が長くなるに従って各
素子電流とも増加していく。そして、図8に示すよう
に、素子電流Ifiが予め定められている目標値Iftに達
したとき、制御部104は画素選択部106に信号を出
力してスイッチSWyiをオフにする。これにより列方向
配線端子Dyiは接地される。FIG. 8 shows how the individual element current at this time increases with the progress of activation.
In FIG. 8, element currents Ifi, Ifj, Ifk flowing through the i-th, j-th, and k-th elements Fi, Fj, Fk in the column direction in the equivalent circuit shown in FIG. 7 are extracted. As shown in FIG. 8, each device current increases as the activation time becomes longer. Then, as shown in FIG. 8, when the device current Ifi reaches a predetermined target value Ift, the control unit 104 outputs a signal to the pixel selection unit 106 to turn off the switch SWyi. As a result, the column direction wiring terminal Dyi is grounded.
【0066】これにより素子Fiには半選択電圧が印加
されるようになり、活性化が進行しなくなる。このよう
にして素子電流Ifj,Ifkも次々と電流値Iftに達する
と、スイッチSWyj,SWykがオフされて、素子Fj,
Fkもそれぞれ活性化が終了する。同様にして、その他
の素子も電流値Iftに達すると、画素選択部106の対
応するスイッチがオフされて活性化が終了されていき、
最終的には画素選択部106の全てのスイッチがオフさ
れて、1行目の全ての表面伝導型電子放出素子の活性化
が終了する。ここで、目標となる素子電流Iftは、素子
のばらつき、或は必要とする電子放出量などから実験に
よって予め求められているものとする。As a result, the half-select voltage is applied to the element Fi and the activation does not proceed. In this way, when the device currents Ifj and Ifk also reach the current value Ift one after another, the switches SWyj and SWyk are turned off and the devices Fj and
Activation of Fk is completed. Similarly, when the other elements reach the current value Ift, the corresponding switch of the pixel selection unit 106 is turned off and the activation is completed,
Finally, all the switches of the pixel selection unit 106 are turned off, and the activation of all the surface conduction electron-emitting devices in the first row is completed. Here, it is assumed that the target device current Ift has been previously obtained by an experiment from device variations, the required electron emission amount, and the like.
【0067】このようにして1ライン目の活性化が終了
すると、制御部104は2ライン目を選択するようライ
ン選択部102に信号を送り、前述の1ライン目と同じ
手順で、2行目以外のラインに高抵抗化パルスを出力し
ながら活性化を行い、それぞれの素子電流の目標値に合
わせて活性化処理を行う。When the activation of the first line is completed in this way, the control unit 104 sends a signal to the line selection unit 102 to select the second line, and the second line is processed in the same procedure as the first line. Activation is performed while outputting a high resistance pulse to lines other than, and activation processing is performed according to the target value of each device current.
【0068】このような手順で全てのラインの表面伝導
型電子放出素子を順次活性化して、表面伝導型放出素子
基板101の活性化を終了する。In this procedure, the surface conduction electron-emitting devices of all the lines are sequentially activated, and the activation of the surface conduction electron-emitting device substrate 101 is completed.
【0069】図9は、本実施の形態の通電活性化装置の
制御部104の処理動作を示すフローチャートである。FIG. 9 is a flow chart showing the processing operation of the control unit 104 of the energization activation device according to this embodiment.
【0070】まずステップS1で、ライン選択部102
の全てのスイッチSWx1〜SWxmをオン(電源103側
に接続)にして基板101の行方向配線の全てを選択す
る。そしてステップS2に進み、画素選択部106に指
示して、画素選択部106の全てのスイッチSWy1〜S
Wynをオフ(接地に接続)する。そしてステップS3に
進み、電源103に指示して、図5に示したような高抵
抗化パルスを出力する。これにより、基板101の全素
子が高抵抗化状態となる。尚、この時タイマ104aに
よる計時を開始する。次にステップS4に進み、ライン
選択部102により1ライン(行)目を選択し、ステッ
プS5で、画素選択部106の全スイッチを電源側にし
て、電源103より図4(a)に示すようなパルス信号
を出力し、これと同期して電源105より図4(b)に
示すようなパルス信号を出力する(ステップS6)。こ
れにより、基板101の1行目の全ての素子に電圧Vf
が印加される。First, in step S1, the line selection unit 102
All the switches SWx1 to SWxm are turned on (connected to the power supply 103 side) to select all the row-direction wirings of the substrate 101. Then, in step S2, the pixel selection unit 106 is instructed to switch all the switches SWy1 to SWy of the pixel selection unit 106.
Turn Wyn off (connect to ground). Then, in step S3, the power supply 103 is instructed to output the high resistance pulse as shown in FIG. As a result, all the elements of the substrate 101 are in a high resistance state. At this time, the time counting by the timer 104a is started. Next, in step S4, the line selection unit 102 selects the first line (row), and in step S5, all the switches of the pixel selection unit 106 are set to the power supply side, and the power supply 103 is set as shown in FIG. 4B, the pulse signal as shown in FIG. 4B is output from the power supply 105 in synchronization therewith (step S6). As a result, the voltage Vf is applied to all the elements on the first row of the substrate 101.
Is applied.
【0071】次にステップS7に進み、電流検出部10
7で検出された電圧値を基に、その行の各素子に流れる
電流値を求める。そして、その行の内で、電流値がIft
になった素子があるかどうかを調べ(S8)、あればス
テップS9に進み、その素子に対応する画素選択部10
6のスイッチSWyiをオフ(接地側に接続)にする。そ
してステップS10に進み、1ラインの全ての素子に対
する活性化処理が終了したかどうかを調べ、終了してい
るときはステップS15に進むが、終了していないとき
はステップS11に進み、タイマ104aによる計時が
前述した所定時間Thrになったかどうかを調べ、そうで
ないときはステップS6に戻るが、時間Thrが経過する
とステップS12に進み、再度、前述のステップS1〜
S3と同様にして基板101の全素子を選択して高抵抗
化パルスを印加する。Next, in step S7, the current detector 10
Based on the voltage value detected in 7, the value of the current flowing through each element in that row is obtained. And in that line, the current value is Ift
It is checked whether or not there is any element that has become a pixel (S8).
The switch SWyi of 6 is turned off (connected to the ground side). Then, the process proceeds to step S10, and it is checked whether or not the activation process for all the elements on one line is completed. If it is completed, the process proceeds to step S15. If not completed, the process proceeds to step S11, and the timer 104a is used. It is checked whether or not the time count has reached the above-described predetermined time Thr, and if not, the process returns to step S6, but when the time Thr has elapsed, the process proceeds to step S12, and again the above-mentioned steps S1 to S1.
Similar to S3, all the elements of the substrate 101 are selected and a high resistance pulse is applied.
【0072】一方、ステップS10で1ラインの全素子
に対する処理が終了しているときはステップS15に進
み、全ラインが終了していない時は、ライン選択部10
2で次のラインを選択して(S16)ステップS6に戻
り、前述の処理を実行する。On the other hand, when the processing for all the elements of one line is completed in step S10, the process proceeds to step S15, and when the processing for all the elements is not completed, the line selection unit 10
In step 2, the next line is selected (S16), the process returns to step S6, and the above-described processing is executed.
【0073】以上説明したように本実施の形態の通電活
性化装置によれば、全ての素子の電子放出特性が均一化
される。これにより、この電子源基板を用いて輝度又は
濃度のばらつきが少ない高品位な画像表示装置が実現さ
れた。尚、本実施の形態の表面伝導型放出素子基板10
1は、片側配線取り出しの場合で説明したが、両側配線
取り出しのものについても同様に実施可能であり、この
ような表面伝導型放出素子基板を用いても高品位な画像
形成装置が実現される。As described above, according to the current activation device of the present embodiment, the electron emission characteristics of all the elements are made uniform. As a result, a high-quality image display device with little variation in brightness or density was realized using this electron source substrate. The surface conduction electron-emitting device substrate 10 of the present embodiment
1 has been described in the case of taking out one side wiring, but it can be similarly applied to the case of taking out both side wirings, and a high-quality image forming apparatus can be realized even by using such a surface conduction electron-emitting device substrate. .
【0074】(第2実施の形態)以下に、本発明に係る
第2の実施の形態について詳細に説明する。この第2実
施の形態における通電活性化装置は第1実施の形態と同
様の構成であり、マルチ表面伝導型放出素子としても同
じであるため、装置全体の構成に関する説明は省略す
る。(Second Embodiment) The second embodiment according to the present invention will be described in detail below. The energization activation device according to the second embodiment has the same configuration as that of the first embodiment, and is the same as the multi-surface conduction type emission element, and therefore the description of the configuration of the entire device is omitted.
【0075】この実施の形態2と前述の実施の形態1と
異なる点は、電源103、電源105で発生される電圧
波形と、ライン切り替えをする手順にある。The difference between the second embodiment and the first embodiment described above lies in the voltage waveforms generated by the power supply 103 and the power supply 105 and the procedure for line switching.
【0076】図4(a)(b)を参照して電源103、
電源105で発生する活性化電圧波形について説明す
る。本実施の形態においては、電圧が印加される時間T
1を1msec、周期T2を2msecとした。Referring to FIGS. 4A and 4B, the power source 103,
The activation voltage waveform generated by the power supply 105 will be described. In the present embodiment, the time T during which the voltage is applied
1 was 1 msec and the cycle T2 was 2 msec.
【0077】次にライン選択部102における切り換え
タイミングについて図10を参照して説明する。Next, the switching timing in the line selection unit 102 will be described with reference to FIG.
【0078】ここで印加される電圧波形は上述したよう
に連続したパルス波形であり、この電圧波形を図10の
一番上の電源波形で示している。The voltage waveform applied here is a continuous pulse waveform as described above, and this voltage waveform is shown by the power supply waveform at the top of FIG.
【0079】パルス信号の出力が始まると、まず最初に
ライン選択部スイッチSWx1がオンになり、電源103
より出力される電圧パルス波形がマルチ表面伝導型放出
素子基板101のDx1端子に出力される。しかしこのス
イッチSWx1がオンになっているのは1パルス分であ
り、すぐにオフとなって直後にスイッチSWx2がオンに
なる。この様にして電源103,105からのパルス出
力に合わせて、ライン選択部102のスイッチSWx1
〜SWxmが順次切り替わり、1パルスずつDx1〜Dxm印
加された後、またスイッチSWx1から順に繰り返し印加
される。When the output of the pulse signal starts, first, the line selector switch SWx1 is turned on, and the power source 103
The output voltage pulse waveform is output to the Dx1 terminal of the multi-surface conduction electron-emitting device substrate 101. However, the switch SWx1 is turned on for one pulse, and the switch SWx2 is turned on immediately and the switch SWx2 is turned on immediately thereafter. In this way, the switch SWx1 of the line selection unit 102 is synchronized with the pulse output from the power supplies 103 and 105.
.. to SWxm are sequentially switched, Dx1 to Dxm are applied pulse by pulse, and then repeatedly applied in order from the switch SWx1.
【0080】この様にして、行方向配線を順次スクロー
ルするように切換えながら、基板101の全素子を活性
化していく。尚、前述した保持時間Thrの期間毎に、基
板101全体に高抵抗化パルスを印加するのは前述の実
施の形態1と同様である。また一定のサンプリング周期
毎に、スクロールされた行方向配線毎の各素子電流を測
定し、素子電流Iftに達した画素については、その行方
向配線が選択された時に、その素子に対応するスイッチ
(SWyi)をオフにして活性化を終了させる。この素子
電流の測定法については、前述の実施の形態1と同様で
ある。In this way, all the elements of the substrate 101 are activated while switching the row-direction wiring so as to scroll sequentially. Note that the high resistance pulse is applied to the entire substrate 101 for each period of the holding time Thr described above, as in the first embodiment. Further, each element current of each scrolled row-direction wiring is measured at a constant sampling cycle, and for a pixel reaching the element current Ift, when the row-direction wiring is selected, a switch (corresponding to the element) is selected. SWyi) is turned off to terminate the activation. The method of measuring the device current is the same as in the first embodiment described above.
【0081】この様にして、全ての素子電流が所定値I
ftに達すると表面伝導型放出素子基板101の活性化を
終了する。尚、本実施の形態2においては、前述の実施
の形態1と比較して、活性化の時間が約5分の1に短縮
された。In this way, all the device currents have the predetermined value I.
When it reaches ft, the activation of the surface conduction electron-emitting device substrate 101 is completed. In the second embodiment, the activation time is shortened to about 1/5 as compared with the first embodiment.
【0082】この第2の実施の形態の通電活性化装置の
制御部104の処理を図11のフローチャートで示す。The process of the control unit 104 of the energization activation device according to the second embodiment is shown in the flowchart of FIG.
【0083】まずステップS21で、前述の図9のステ
ップS1〜S3と同様にして、基板101の全ての素子
に高抵抗化パルスを印加し、次にステップS22で、ラ
イン選択部102により基板101の1ライン目を選択
する。次にステップS23に進み、電源103より−V
f/2の電圧を列方向配線に印加し、電源105からVf
/2の電圧を列方向配線に印加して、活性化のためのパ
ルスを印加する。次にステップS24に進み、その電圧
が印加されたラインの素子の中で、素子電流値がIftに
なった素子があるかどうかを判断し、あればステップS
25に進み、その素子の番号とライン番号とを制御部1
04のメモリに記憶する。First, in step S21, the high resistance pulse is applied to all the elements of the substrate 101 in the same manner as in steps S1 to S3 of FIG. 9 described above. Then, in step S22, the line selection unit 102 causes the substrate 101 to be processed. Select the first line of. Next, in step S23, the power source 103 outputs -V.
A voltage of f / 2 is applied to the wiring in the column direction, and Vf is supplied from the power supply 105.
A voltage of / 2 is applied to the column wiring to apply a pulse for activation. Next, in step S24, it is determined whether or not there is an element whose element current value becomes Ift among the elements in the line to which the voltage is applied.
25, the element number and line number are assigned to the control unit 1.
04 memory.
【0084】次にステップS26に進み、前述の制御部
104のメモリの内容を参照して、全ラインの全ての素
子に対する活性化が終了したかを調べ、終了していなけ
ればステップS27に進み、前述した高抵抗化状態が保
持される時間Thrが経過したかをみる。時間Thrが経過
しているときはステップS28に進み、再度、基板10
1の全素子に高抵抗化パルスを印加する。そしてステッ
プS29に進み、次のラインを選択してステップS23
に進む。そしてステップS23では、制御部104のメ
モリに記憶されている内容を参照して、既に活性化が終
了している素子を除く、そのラインの全ての素子に活性
化パルスを印加する。こうしてステップS26で、基板
101の全ての素子の活性化が終了すると、この処理を
終了する。Next, in step S26, it is checked by referring to the contents of the memory of the control unit 104 described above whether activation of all elements on all lines is completed. If not completed, the process proceeds to step S27. It is checked whether the time Thr, in which the above-mentioned high resistance state is maintained, has elapsed. When the time Thr has elapsed, the process proceeds to step S28, and the substrate 10 is restarted.
A high resistance pulse is applied to all the elements of No. 1. Then, the process proceeds to step S29, the next line is selected and step S23.
Proceed to. Then, in step S23, the activation pulse is applied to all the elements of the line except for the elements which have already been activated with reference to the contents stored in the memory of the control unit 104. Thus, in step S26, when the activation of all the elements of the substrate 101 is completed, this process is completed.
【0085】以上説明したように本実施の形態2の通電
活性化装置によれば、基板101上の全ての表面伝導型
放出素子の電子放出特性が均一化され、このような電子
源基板101を用いて輝度又は濃度のばらつきが少ない
高品位な画像表示装置を提供できた。尚、この実施の形
態の表面伝導型放出素子基板101は片側配線取り出し
であるが、両側配線取り出しのであっても同様に実施可
能であり、この表面伝導型放出素子基板101を用いて
も高品位な画像形成装置が実現された。As described above, according to the current activation device of the second embodiment, the electron emission characteristics of all the surface conduction electron-emitting devices on the substrate 101 are made uniform, and the electron source substrate 101 is It was possible to provide a high-quality image display device with little variation in brightness or density by using it. Although the surface-conduction type electron-emitting device substrate 101 of this embodiment has one-sided wiring taken out, it can also be implemented in the case of taking out both-sided wiring. Even if this surface-conduction type electron-emitting device substrate 101 is used, high quality is achieved. Image forming apparatus was realized.
【0086】(表示パネルの構成と製造法)次に、本発
明を適用した画像表示装置の表示パネルの構成と製造法
について、具体的な例を示して説明する。(Structure and Manufacturing Method of Display Panel) Next, the structure and manufacturing method of the display panel of the image display device to which the present invention is applied will be described with reference to specific examples.
【0087】図12は、本実施の形態に用いた表示パネ
ル1000の斜視図であり、内部構造を示すために表示
パネル1000の1部を切り欠いて示している。FIG. 12 is a perspective view of the display panel 1000 used in this embodiment, in which a part of the display panel 1000 is cut away to show the internal structure.
【0088】図中、1005はリアプレート、1006
は側壁、1007はフェースプレートであり、1005
〜1007により表示パネルの内部を真空に維持するた
めの気密容器を形成している。この気密容器を組み立て
るにあたっては、各部材の接合部に十分な強度と気密性
を保持させるため封着する必要があるが、例えばフリッ
トガラスを接合部に塗布し、大気中或は窒素雰囲気中
で、摂氏400〜500度で10分以上焼成することに
より封着を達成した。この気密容器の内部を真空に排気
する方法については後述する。In the figure, 1005 is a rear plate, and 1006.
Is a side wall, 1007 is a face plate, 1005
˜1007 form an airtight container for maintaining a vacuum inside the display panel. When assembling this airtight container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, frit glass is applied to the joints, and the joints are placed in the air or in a nitrogen atmosphere. The sealing was achieved by firing at 400 to 500 degrees Celsius for 10 minutes or more. A method of evacuating the inside of this airtight container will be described later.
【0089】リアプレート1005には基板1001が
固定されているが、この基板は、例えば前述した図1の
表面伝導型放出素子基板101に相当するものであり、
この基板上には表面伝導型放出素子1002がN×M個
形成されている。このN,Mは共に2以上の正の整数で
あり、目的とする表示画素数に応じて適宜設定される。
例えば、高品位テレビジョンの表示を目的とした表示装
置においては、N=3000,M=1000以上の数を
設定することが望ましい。本実施の形態においては、N
=3072,M=1024とした。これらN×M個の表
面伝導型放出素子1002は、M本の行方向配線100
3とN本の列方向配線1004により単純マトリクス配
線されている。前記、1001〜1004によって構成
される部分をマルチ電子ビーム源と呼ぶ。なお、このマ
ルチ電子ビーム源の製造方法や構造については後で詳し
く述べる。A substrate 1001 is fixed to the rear plate 1005. This substrate corresponds to, for example, the surface conduction electron-emitting device substrate 101 of FIG. 1 described above,
N × M surface conduction electron-emitting devices 1002 are formed on this substrate. Both N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels.
For example, in a display device intended for high-definition television display, it is desirable to set the numbers N = 3000 and M = 1000 or more. In the present embodiment, N
= 3072, M = 1024. These N × M surface conduction electron-emitting devices 1002 are M row-direction wirings 100.
Simple matrix wiring is provided by 3 and N column-direction wirings 1004. The portion constituted by 1001 to 1004 is called a multi-electron beam source. The manufacturing method and structure of this multi-electron beam source will be described in detail later.
【0090】尚、本実施の形態においては、気密容器の
リアプレート1005にマルチ電子ビーム源の基板10
01を固定する構成としたが、マルチ電子ビーム源の基
板1001が十分な強度を有するものである場合には、
気密容器のリアプレートとしてマルチ電子ビーム源の基
板1001自体を用いてもよい。In this embodiment, the rear plate 1005 of the airtight container is attached to the substrate 10 of the multi-electron beam source.
01 is fixed, but when the substrate 1001 of the multi-electron beam source has sufficient strength,
The substrate 1001 itself of the multi-electron beam source may be used as the rear plate of the airtight container.
【0091】また、フェースプレート1007の下面に
は、蛍光膜1008が形成されている。本実施の形態は
カラー表示装置であるため、蛍光膜1008の部分には
CRTの分野で用いられる赤(R)、緑(G)、青
(B)の3原色の蛍光体が塗り分けられている。各色の
蛍光体は、例えば図13(A)に示すようにストライプ
状に塗り分けられ、蛍光体のストライプの間には黒色の
導電体1010が設けてある。黒色の導電体1010を
設ける目的は、電子ビームの照射位置に多少のずれがあ
っても表示色にずれが生じないようにするためや、外光
の反射を防止して表示コントラストの低下を防ぐため、
電子ビームによる蛍光膜のチャージアップを防止するた
めなどである。黒色の導電体1010には、黒鉛を主成
分として用いたが、上記の目的に適するものであればこ
れ以外の材料を用いても良い。A fluorescent film 1008 is formed on the lower surface of the face plate 1007. Since the present embodiment is a color display device, the phosphor film 1008 is coated with phosphors of three primary colors of red (R), green (G), and blue (B), which are used in the field of CRT. There is. The phosphors of the respective colors are applied in stripes, for example, as shown in FIG. 13A, and black conductors 1010 are provided between the stripes of the phosphors. The purpose of providing the black conductor 1010 is to prevent the display color from deviating even if the irradiation position of the electron beam is slightly deviated, and to prevent the reflection of external light to prevent the deterioration of the display contrast. For,
This is to prevent the fluorescent film from being charged up by the electron beam. Although graphite was used as a main component for the black conductor 1010, other materials may be used as long as they are suitable for the above purpose.
【0092】また、3原色の蛍光体の塗り分け方は図1
3(A)に示したストライプ状の配列に限られるもので
はなく、例えば図13(B)に示すようなデルタ状配列
や、それ以外の配列であってもよい。尚、モノクローム
の表示パネルを作成する場合には、単色の蛍光体材料を
蛍光膜1008に用いればよく、また黒色導電材料は必
ずしも用いなくともよい。Further, the method of separately applying the phosphors of the three primary colors is shown in FIG.
The arrangement is not limited to the stripe-shaped arrangement shown in FIG. 3 (A), but may be a delta arrangement as shown in FIG. 13 (B) or other arrangements. When a monochrome display panel is created, a monochromatic phosphor material may be used for the phosphor film 1008, and a black conductive material may not be necessarily used.
【0093】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。メタルバック1009を設けた目的は、
蛍光膜1008が発する光の一部を鏡面反射して光利用
率を向上させるためや、負イオンの衝突から蛍光膜10
08を保護するためや、電子ビーム加速電圧を印加する
ための電極として作用させるためや、蛍光膜1008を
励起した電子の導電路として作用させるためなどであ
る。メタルバック1009は、蛍光膜1008をフェー
スプレート基板1007上に形成した後、蛍光膜表面を
平滑化処理し、その上にAlを真空蒸着する方法により
形成した。なお、蛍光膜1008に低電圧用の蛍光体材
料を用いた場合には、メタルバック1009は用いな
い。On the rear plate side surface of the fluorescent film 1008, a metal back 1009 known in the field of CRT is used.
Is provided. The purpose of providing the metal back 1009 is
In order to improve the light utilization efficiency by specularly reflecting a part of the light emitted by the fluorescent film 1008, and from the collision of negative ions, the fluorescent film 10
This is for protecting 08, for acting as an electrode for applying an electron beam accelerating voltage, and for acting as a conductive path for excited electrons in the fluorescent film 1008. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon. The metal back 1009 is not used when a low voltage fluorescent material is used for the fluorescent film 1008.
【0094】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板1007と蛍光膜1008との間
に、たとえばITOを材料とする透明電極を設けてもよ
い。Although not used in this embodiment,
For the purpose of applying acceleration voltage and improving the conductivity of the fluorescent film,
A transparent electrode made of, for example, ITO may be provided between the face plate substrate 1007 and the fluorescent film 1008.
【0095】また、行方向の端子Dx1〜Dxmおよび列方
向の端子Dy1〜DynおよびHvは、当該表示パネル10
00と不図示の電気回路とを電気的に接続するために設
けた気密構造の電気接続用端子である。Dx1〜Dxmはマ
ルチ電子ビーム源の行方向配線1003と、Dy1〜Dyn
はマルチ電子ビーム源の列方向配線1004と、端子H
vはフェースプレートのメタルバック1009と電気的
に接続されている。Further, the terminals Dx1 to Dxm in the row direction and the terminals Dy1 to Dyn and Hv in the column direction are the display panel 10 concerned.
00 and an electric circuit (not shown) are electrically connected terminals provided with an airtight structure. Dx1 to Dxm are row-direction wiring 1003 of the multi-electron beam source and Dy1 to Dyn.
Is the column direction wiring 1004 of the multi-electron beam source and the terminal H
v is electrically connected to the metal back 1009 of the face plate.
【0096】また、この気密容器の内部を真空に排気す
るには、気密容器を組み立てた後、不図示の排気管と真
空ポンプとを接続し、気密容器内を10のマイナス7乗
[torr]程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜(不図示)を形成する。ゲッター膜とは、例え
ばBaを主成分とするゲッター材料をヒータもしくは高
周波加熱により加熱し蒸着して形成した膜であり、該ゲ
ッター膜の吸着作用により気密容器内は1×10のマイ
ナス5乗〜1×10のマイナス7乗[torr]の真空度に
維持される。To evacuate the inside of this airtight container to a vacuum, after assembling the airtight container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the airtight container is reduced to the power of 10 minus 7 [torr]. Evacuate to a degree of vacuum. Then, the exhaust pipe is sealed, but in order to maintain the degree of vacuum in the airtight container, a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing. The getter film is, for example, a film formed by heating a getter material containing Ba as a main component with a heater or high-frequency heating and vapor-depositing the film. The degree of vacuum is maintained at 1 × 10 minus 7 [torr].
【0097】以上、本実施の形態の表示パネル1000
の基本構成と製法を説明した。As described above, the display panel 1000 according to the present embodiment.
I explained the basic composition and manufacturing method.
【0098】次に、本実施の形態の表示パネル1000
に用いたマルチ電子ビーム源の製造方法について説明す
る。Next, the display panel 1000 of this embodiment.
A method for manufacturing the multi-electron beam source used in the above will be described.
【0099】図14は、本実施の形態の表示パネルのマ
ルチ電子源の製造工程の概略を示す図である。FIG. 14 is a diagram showing an outline of a manufacturing process of the multi electron source of the display panel of the present embodiment.
【0100】まずステップS100で、後述するように
基板上に電極及び導電性薄膜を形成し、ステップS10
1で、その電極間に電圧を印加して電子放出部を形成す
る。そしてステップS102で、その電子放出部に対し
て通電して活性化を実施する。この活性化処理は、前述
した実施の形態に基づくものである。これで基本的なマ
ルチ電子源が製造できたことになる。First, in step S100, an electrode and a conductive thin film are formed on a substrate as described later, and then step S10.
At 1, a voltage is applied between the electrodes to form an electron-emitting portion. Then, in step S102, the electron emission portion is activated by energizing. This activation processing is based on the above-described embodiment. The basic multi-electron source is now manufactured.
【0101】本実施の形態の画像表示装置に用いるマル
チ電子ビーム源は、表面伝導型放出素子を単純マトリク
ス配線した電子源であれば、表面伝導型放出素子の材料
や形状あるいは製法に制限はない。しかしながら、本願
発明者らは、表面伝導型放出素子の中では、電子放出部
もしくはその周辺部を微粒子膜から形成したものが電子
放出特性に優れ、しかも製造が容易に行えることを見出
している。従って、高輝度で大画面の画像表示装置のマ
ルチ電子ビーム源に用いるには最も好適であると言え
る。そこで、上記実施の形態の表示パネル1000にお
いては、電子放出部もしくはその周辺部を微粒子膜から
形成した表面伝導型放出素子を用いた。そこで、まず好
適な表面伝導型放出素子について基本的な構成と製法お
よび特性を説明し、その後で多数の素子を単純マトリク
ス配線したマルチ電子ビーム源の構造について述べる。The multi-electron beam source used in the image display device of this embodiment is not limited in the material, shape or manufacturing method of the surface conduction electron-emitting device as long as it is an electron source in which surface conduction electron-emitting devices are wired in a simple matrix. . However, the inventors of the present application have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device. Therefore, in the display panel 1000 of the above-described embodiment, the surface conduction electron-emitting device in which the electron emitting portion or its peripheral portion is formed of the fine particle film is used. Therefore, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which many devices are arranged in a simple matrix will be described.
【0102】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。(Preferable Element Structure and Manufacturing Method of Surface Conduction Type Emitting Element) Typical structures of the surface conduction type emitting element in which the electron emitting portion or its peripheral portion is formed of a fine particle film include a planar type and a vertical type. There are different types.
【0103】(平面型の表面伝導型放出素子)最初に、
平面型の表面伝導型放出素子の素子構成と製法について
説明する。(Plane type surface conduction electron-emitting device) First,
The element structure and manufacturing method of the flat surface conduction electron-emitting device will be described.
【0104】図15に示すのは、平面型の表面伝導型放
出素子の構成を説明するための平面図(a)および断面
図(b)である。FIG. 15 is a plan view (a) and a sectional view (b) for explaining the structure of the flat surface conduction electron-emitting device.
【0105】図中、1101は基板、1102と110
3は素子電極、1104は導電性薄膜、1105は通電
フォーミング処理により形成した電子放出部、1113
は通電活性化処理により形成した薄膜である。In the figure, 1101 is a substrate, 1102 and 110.
Reference numeral 3 denotes an element electrode; 1104, a conductive thin film; 1105, an electron-emitting portion formed by an energization forming process;
Is a thin film formed by energization activation treatment.
【0106】基板1101としては、例えば、石英ガラ
スや青板ガラスをはじめとする各種ガラス基板や、アル
ミナをはじめとする各種セラミクス基板、あるいは上述
の各種基板上に、例えばSiO2を材料とする絶縁層を
積層した基板などを用いることができる。また、基板1
101上に基板面と平行に対向して設けられた素子電極
1102と1103は、導電性を有する材料によって形
成されている。例えば、Ni,Cr,Au,Mo,W,
Pt,Ti,Cu,Pd,Ag等をはじめとする金属、
或はこれらの金属の合金、或はIn2O3−SnO2をは
じめとする金属酸化物、ポリシリコンなどの半導体、な
どの中から適宜材料を選択して用いればよい。これら電
極1102,1103を形成するには、例えば真空蒸着
などの製膜技術とフォトリソグラフィ、エッチングなど
のパターニング技術を組み合わせて用いれば容易に形成
できるが、それ以外の方法(例えば印刷技術)を用いて
形成してもさしつかえない。As the substrate 1101, for example, various glass substrates such as quartz glass and soda lime glass, various ceramics substrates such as alumina, or the above-mentioned various substrates, an insulating layer made of, for example, SiO 2 is provided. A laminated substrate or the like can be used. Also, substrate 1
The element electrodes 1102 and 1103 provided on the substrate 101 in parallel with the substrate surface are formed of a conductive material. For example, Ni, Cr, Au, Mo, W,
Metals including Pt, Ti, Cu, Pd, Ag, etc.,
Alternatively, an appropriate material may be selected from alloys of these metals, metal oxides such as In2O3-SnO2, semiconductors such as polysilicon, and the like. The electrodes 1102 and 1103 can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, other methods (eg, printing technique) are used. It can be formed even if it is formed.
【0107】素子電極1102と1103の形状は、こ
の電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも表示装置に応用するために好ま
しいのは数マイクロメータより数十マイクロメータの範
囲である。また、素子電極の厚さdについては、通常は
数百オングストロームから数マイクロメータの範囲から
適当な数値が選ばれる。The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of this electron-emitting device.
Generally, the electrode spacing L is designed by selecting an appropriate value from the range of several hundred angstroms to several hundreds of micrometers, but it is preferable that the electrode spacing L is more than several micrometers for application to a display device. It is in the range of 10 micrometers. As for the thickness d of the device electrode, an appropriate numerical value is usually selected from a range of several hundred angstroms to several micrometers.
【0108】また、導電性薄膜1104の部分には微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜(島状の集合体も含む)の
ことをさす。この微粒子膜を微視的に調べれば、通常
は、個々の微粒子が離間して配置された構造か、或は微
粒子が互いに隣接した構造か、或は微粒子が互いに重な
り合った構造が観測される。この微粒子膜に用いた微粒
子の粒径は、数オングストロームから数千オングストロ
ームの範囲に含まれるものであるが、なかでも好ましい
のは10オングストロームから200オングストローム
の範囲のものである。また、微粒子膜の膜厚は、以下に
述べるような諸条件を考慮して適宜設定される。即ち、
素子電極1102あるいは1103と電気的に良好に接
続するのに必要な条件、後述する通電フォーミングを良
好に行うのに必要な条件、微粒子膜自身の電気抵抗を後
述する適宜の値にするために必要な条件などである。具
体的には、数オングストロームから数千オングストロー
ムの範囲のなかで設定するが、なかでも好ましいのは1
0オングストロームから500オングストロームの間で
ある。A fine particle film is used for the conductive thin film 1104. The fine particle film described here refers to a film including a large number of fine particles as constituent elements (including an island-shaped aggregate). When the fine particle film is examined microscopically, usually, a structure in which the individual fine particles are spaced apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed. The particle size of the fine particles used in the fine particle film is in the range of several Angstroms to several thousand Angstroms, but is preferably in the range of 10 Angstroms to 200 Angstroms. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is,
Conditions necessary for good electrical connection with the device electrode 1102 or 1103, conditions necessary for good energization forming described later, and necessary for setting the electrical resistance of the fine particle film itself to an appropriate value described later. Conditions. Specifically, it is set within the range of several Angstroms to several thousand Angstroms.
It is between 0 Angstroms and 500 Angstroms.
【0109】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Pd,Pt,Ru,Ag,A
u,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pbなどをはじめとする金属や、PdO,Sn
O2,In2O3,PbO,Sb2O3などをはじめとする
酸化物や、HfB2,ZrB2,LaB6,CeB6,YB
4,GdB4などをはじめとする硼化物や、TiC,Zr
C,HfC,TaC,SiC,WCなどをはじめとする
炭化物や、TiN,ZrN,HfNなどをはじめとする
窒化物や、Si,Geなどをはじめとする半導体や、カ
ーボンなどがあげられ、これらの中から適宜選択され
る。Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag, and A.
u, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb and other metals, PdO, Sn
Oxides such as O2, In2O3, PbO, Sb2O3, etc .; HfB2, ZrB2, LaB6, CeB6, YB
4, borides such as GdB4, TiC, Zr
Carbides such as C, HfC, TaC, SiC, WC, etc .; nitrides such as TiN, ZrN, HfN, etc .; semiconductors such as Si, Ge, etc .; and carbon. It is appropriately selected from among them.
【0110】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[オーム/sq]の範囲に含
まれるよう設定した。As described above, the conductive thin film 1104 is formed of a fine particle film, and its sheet resistance value is
It was set to be included in the range of 10 3 to 10 7 [Ohm / sq].
【0111】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図15の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。The conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. In the example of FIG. 15, the overlapping manner is
Although the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, in some cases, the substrate, the conductive thin film, and the device electrode may be stacked in this order from the bottom.
【0112】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。この亀裂は、導電性薄膜1104に対して、後述す
る通電フォーミングの処理を行うことにより形成する。
この亀裂内には、数オングストロームから数百オングス
トロームの粒径の微粒子を配置する場合がある。なお、
実際の電子放出部の位置や形状を精密かつ正確に図示す
るのは困難なため、図15においては模式的に示した。Further, the electron emission portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrically higher resistance than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104.
Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. In addition,
Since it is difficult to accurately and accurately show the actual position and shape of the electron emitting portion, the electron emitting portion is schematically shown in FIG.
【0113】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。The thin film 1113 is a thin film made of carbon or a carbon compound and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.
【0114】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボンのいずれかか、もし
くはその混合物であり、膜厚は500[オングストロー
ム]以下とするが、300[オングストローム]以下と
するのがさらに好ましい。The thin film 1113 is made of any one of single crystal graphite, polycrystalline graphite and amorphous carbon, or a mixture thereof, and the film thickness is 500 [angstrom] or less, but 300 [angstrom] or less. Is more preferable.
【0115】なお、実際の薄膜1113の位置や形状を
精密に図示するのは困難なため、図15においては模式
的に示した。また、平面図(a)においては、薄膜11
13の一部を除去した素子を図示した。Since it is difficult to accurately illustrate the actual position and shape of the thin film 1113, it is schematically shown in FIG. Also, in the plan view (a), the thin film 11
13 shows a device in which a part of the device 13 is removed.
【0116】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。The basic structure of a preferable element has been described above, but the following elements were used in the embodiments.
【0117】即ち、基板1101には青板ガラスを用
い、素子電極1102と1103にはNi薄膜を用い
た。素子電極の厚さdは1000[オングストロー
ム]、電極間隔Lは2[マイクロメータ]とした。That is, soda lime glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer].
【0118】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメータ]とした。Pd or P as the main material of the fine particle film
The thickness of the fine particle film was about 100 [angstrom] and the width W was 100 [micrometer] using dO.
【0119】次に、好適な平面型の表面伝導型電子放出
素子の製造方法について説明する。図16の(a)〜
(d)は、表面伝導型電子放出素子の製造工程を説明す
るための断面図で、各部材の表記は図15と同一であ
る。Next, a method of manufacturing a suitable flat surface conduction electron-emitting device will be described. (A) of FIG.
15D is a cross-sectional view for explaining the manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as FIG. 15.
【0120】(1)まず、図16(a)に示すように、
基板1101上に素子電極1102および1103を形
成する。この素子電極1102,1103を形成するに
あたっては、予め基板1101を洗剤、純水、有機溶剤
を用いて十分に洗浄した後、素子電極の材料を堆積させ
る。この材料を堆積する方法としては、例えば、蒸着法
やスパッタ法などの真空成膜技術を用ればよい。その
後、堆積した電極材料をフォトリソグラフィ・エッチン
グ技術を用いてパターニングし、(a)に示した一対の
素子電極(1102と1103)を形成する。(1) First, as shown in FIG.
Element electrodes 1102 and 1103 are formed over a substrate 1101. In forming the element electrodes 1102 and 1103, the substrate 1101 is sufficiently washed in advance with a detergent, pure water, and an organic solvent, and then a material for the element electrodes is deposited. As a method of depositing this material, for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used. Thereafter, the deposited electrode material is patterned by using a photolithography / etching technique to form a pair of device electrodes (1102 and 1103) shown in FIG.
【0121】(2)次に、同図(b)に示すように、導
電性薄膜1104を形成する。(2) Next, a conductive thin film 1104 is formed as shown in FIG.
【0122】この導電性薄膜を形成するにあたっては、
まず前記(a)の基板に有機金属溶液を塗布して乾燥
し、加熱焼成処理して微粒子膜を成膜した後、フォトリ
ソグラフィー・エッチングにより所定の形状にパターニ
ングする。ここで、有機金属溶液とは、導電性薄膜に用
いる微粒子の材料を主要元素とする有機金属化合物の溶
液である。具体的には、本実施の形態では主要元素とし
てPdを用いた。また、実施の形態では塗布方法とし
て、ディッピング法を用いたが、それ以外のたとえばス
ピンナー法やスプレー法を用いてもよい。In forming this conductive thin film,
First, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. Here, the organometallic solution is a solution of an organometallic compound whose main element is a material of fine particles used for the conductive thin film. Specifically, in the present embodiment, Pd is used as a main element. Further, although the dipping method is used as the coating method in the embodiment, other methods such as a spinner method and a spray method may be used.
【0123】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、例えば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。As a method of forming a conductive thin film formed of a fine particle film, other than the method of applying the organic metal solution used in this embodiment, for example, a vacuum vapor deposition method, a sputtering method, or a chemical vapor phase method. A deposition method may be used in some cases.
【0124】(3)次に、同図(c)に示すように、フ
ォーミング用電源1110から素子電極1102と11
03の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部1105を形成する(図14の通
電フォーミング処理に相当)。この通電フォーミング処
理とは、微粒子膜で作られた導電性薄膜1104に通電
を行って、その一部を適宜に破壊、変形もしくは変質せ
しめ、電子放出を行うのに好適な構造に変化させる処理
のことである。微粒子膜で作られた導電性薄膜のうち電
子放出を行うのに好適な構造に変化した部分(即ち、電
子放出部1105)においては、薄膜に適当な亀裂が形
成されている。尚、この電子放出部1105が形成され
る前と比較すると、形成された後は、素子電極1102
と1103の間で計測される電気抵抗は大幅に増加す
る。(3) Next, as shown in FIG. 10C, the forming power source 1110 to the device electrodes 1102 and 11
An appropriate voltage is applied during the period 03, and the energization forming process is performed to form the electron-emitting portion 1105 (corresponding to the energization forming process of FIG. 14). The energization forming process is a process of energizing the conductive thin film 1104 made of a fine particle film to appropriately break, deform, or alter a part of the conductive thin film 1104 to change the structure to a structure suitable for electron emission. That is. Appropriate cracks are formed in the thin film in the portion of the conductive thin film made of the fine particle film that has changed to a structure suitable for electron emission (that is, the electron emitting portion 1105). Note that, after the formation of the electron emission portion 1105, the device electrode 1102 is formed after the formation.
And the electrical resistance measured between 1103 increases significantly.
【0125】このフォーミング時の通電方法をより詳し
く説明するために、図17に、フォーミング用電源11
10から印加する適宜の電圧波形の一例を示す。In order to explain in more detail the energizing method at the time of forming, FIG.
An example of an appropriate voltage waveform applied from FIG.
【0126】微粒子膜で作られた導電性薄膜をフォーミ
ングする場合には、パルス状の電圧が好ましく、本実施
の形態の場合には、同図に示したようにパルス幅T1の
三角波パルスをパルス間隔T2で連続的に印加した。そ
の際には、三角波パルスの波高値Vpfを、順次昇圧し
た。また、電子放出部1105の形成状況をモニタする
ためのモニタパルスPmを適宜の間隔で三角波パルスの
間に挿入し、その際に流れる電流を電流計1111で計
測した。When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable, and in the case of the present embodiment, a triangular wave pulse having a pulse width T1 is pulsed as shown in FIG. The voltage was continuously applied at the interval T2. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. Further, monitor pulses Pm for monitoring the formation state of the electron emitting portion 1105 were inserted between the triangular wave pulses at appropriate intervals, and the current flowing at that time was measured by the ammeter 1111.
【0127】本実施の形態においては、例えば10のマ
イナス5乗[torr]程度の真空雰囲気下において、例え
ばパルス幅T1を1[ミリ秒]、パルス間隔T2を10
[ミリ秒]とし、波高値Vpfを1パルスごとに0.1
[V]ずつ昇圧した。そして、三角波を5パルス印加す
るたびに1回の割りで、モニタパルスPmを挿入した。
ここでフォーミング処理に悪影響を及ぼすことがないよ
うに、モニタパルスの電圧Vpmは0.1[V]に設定し
た。そして、素子電極1102と1103の間の電気抵
抗が1×10の6乗[オーム]になった段階、即ち、モ
ニタパルス印加時に電流計1111で計測される電流が
1×10のマイナス7乗[A]以下になった段階で、フ
ォーミング処理にかかわる通電を終了した。In the present embodiment, for example, in a vacuum atmosphere of about 10 −5 [torr], for example, the pulse width T1 is 1 [millisecond] and the pulse interval T2 is 10.
[Millisecond], and the peak value Vpf is 0.1 for each pulse.
The voltage was increased by [V]. Then, each time five triangular waves were applied, the monitor pulse Pm was inserted at a rate of once.
Here, the monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [ohm], that is, the current measured by the ammeter 1111 when the monitor pulse is applied is 1 × 10 −7 [ohm]. A] When the following conditions were reached, the energization related to the forming process was terminated.
【0128】尚、上記の方法は、本実施の形態の表面伝
導型電子放出素子に関する好ましい方法であり、例えば
微粒子膜の材料や膜厚、或は素子電極間隔Lなど表面伝
導型電子放出素子の設計を変更した場合には、それに応
じて通電の条件を適宜変更するのが望ましい。The above method is a preferable method for the surface conduction electron-emitting device according to the present embodiment. For example, the material and film thickness of the fine particle film or the device electrode interval L such as the surface conduction electron emission device is used. When the design is changed, it is desirable to appropriately change the energization conditions accordingly.
【0129】(4)次に、図16(d)に示すように、
活性化用電源1112から素子電極1102と1103
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う(図14のステップS102
の処理に相当)。この通電活性化処理とは、前記通電フ
ォーミング処理により形成された電子放出部1105に
適宜の条件で通電を行って、その近傍に炭素もしくは炭
素化合物を堆積せしめる処理のことである。(図におい
ては、炭素もしくは炭素化合物よりなる堆積物を部材1
113として模式的に示した。)なお、通電活性化処理
を行うことにより、行う前と比較して、同じ印加電圧に
おける放出電流を典型的には100倍以上に増加させる
ことができる。(4) Next, as shown in FIG.
The device electrodes 1102 and 1103 are supplied from the activation power source 1112.
During the energization activation process, apply an appropriate voltage during
The electron emission characteristics are improved (Step S102 in FIG. 14)
Equivalent to processing). The energization activation process is a process of energizing the electron-emitting portion 1105 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is
It is shown schematically as 113. In addition, by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more as compared to before the activation process.
【0130】具体的には、10のマイナス2乗乃至10
のマイナス5乗[torr]の範囲内の真空雰囲気中で、電
圧パルスを定期的に印加することにより、真空雰囲気中
に存在する有機化合物を起源とする炭素もしくは炭素化
合物を堆積させる。堆積物1113は、単結晶グラファ
イト、多結晶グラファイト、非晶質カーボンのいずれか
か、もしくはその混合物であり、膜厚は500[オング
ストローム]以下、より好ましくは300[オングスト
ローム]以下である。Specifically, 10 to the power of minus 2 to 10
By applying a voltage pulse periodically in a vacuum atmosphere within the range of minus the fifth power [torr], carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The deposit 1113 is any of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 Å or less, and more preferably 300 Å or less.
【0131】この通電活性化における通電方法をより詳
しく説明するために、図18に、活性化用電源1112
から印加する適宜の電圧波形の一例を示す。本実施の形
態においては、一定電圧の矩形波を定期的に印加して通
電活性化処理を行ったが、具体的には、前述の実施の形
態1及び実施の形態2で説明した方法を用いた。In order to explain the energization method in the energization activation in more detail, FIG. 18 shows an activation power supply 1112.
An example of an appropriate voltage waveform applied from the following is shown. In the present embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically. Specifically, the method described in the first and second embodiments is used. I was there.
【0132】以上のようにして、図16(e)に示す平
面型の表面伝導型放出素子を製造した。As described above, the plane type surface conduction electron-emitting device shown in FIG. 16 (e) was manufactured.
【0133】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型電子放出素子のもうひとつの代表的な構成、すな
わち垂直型の表面伝導型電子放出素子の構成について説
明する。(Vertical Surface Conduction Type Emitting Element) Next, another typical structure of the surface conduction type electron emitting element in which the electron emitting portion or its periphery is formed of a fine particle film, that is, the vertical surface conduction type The structure of the electron-emitting device will be described.
【0134】図19は、垂直型の基本構成を説明するた
めの模式的な断面図である。FIG. 19 is a schematic sectional view for explaining the basic structure of the vertical type.
【0135】図において、1201は基板、1202と
1203は素子電極、1206は段差形成部材、120
4は微粒子膜を用いた導電性薄膜、1205は通電フォ
ーミング処理により形成した電子放出部、1213は通
電活性化処理により形成した薄膜である。In the figure, 1201 is a substrate, 1202 and 1203 are element electrodes, 1206 is a step forming member, and 120
Reference numeral 4 denotes a conductive thin film using a fine particle film, 1205 denotes an electron-emitting portion formed by an energization forming process, and 1213 denotes a thin film formed by an energization activation process.
【0136】この垂直型の表面伝導型電子放出素子が先
に説明した平面型の電子放出素子と異なる点は、素子電
極のうちの片方(1202)が段差形成部材1206上
に設けられており、導電性薄膜1204が段差形成部材
1206の側面を被覆している点にある。従って、図1
5の平面型素子における素子電極間隔Lは、垂直型にお
いては、段差形成部材1206の段差高Lsとして設定
される。尚、基板1201、素子電極1202および1
203、微粒子膜を用いた導電性薄膜1204、につい
ては、前記平面型の説明中に列挙した材料を同様に用い
ることが可能である。また、段差形成部材1206に
は、例えばSiO2のような電気的に絶縁性の材料を用
いる。This vertical type surface conduction electron-emitting device is different from the above-mentioned plane type electron-emitting device in that one of the device electrodes (1202) is provided on the step forming member 1206. The conductive thin film 1204 covers the side surface of the step forming member 1206. Therefore, FIG.
In the vertical type, the element electrode interval L in the planar element of No. 5 is set as the step height Ls of the step forming member 1206. The substrate 1201, the device electrodes 1202 and 1
As for 203 and the conductive thin film 1204 using the fine particle film, the materials listed in the description of the flat type can be used in the same manner. An electrically insulating material such as SiO2 is used for the step forming member 1206.
【0137】次に、垂直型の表面伝導型電子放出素子の
製法について説明する。図20(a)〜(f)は、製造
工程を説明するための断面図で、各部材の表記は前記図
21と同一である。Next, a method of manufacturing a vertical type surface conduction electron-emitting device will be described. 20A to 20F are cross-sectional views for explaining the manufacturing process, and the notation of each member is the same as that in FIG.
【0138】(1)まず、図20(a)に示すように、
基板1201上に素子電極1203を形成する。(1) First, as shown in FIG.
An element electrode 1203 is formed over a substrate 1201.
【0139】(2)次に、同図(b)に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、例えばSiO2をスパッタ法で積層すればよいが、
例えば、真空蒸着法や印刷法などの他の成膜方法を用い
てもよい。(2) Next, as shown in FIG. 13B, an insulating layer for forming the step forming member is laminated. The insulating layer may be formed by stacking, for example, SiO2 by sputtering,
For example, another film formation method such as a vacuum evaporation method or a printing method may be used.
【0140】(3)次に、同図(c)に示すように、絶
縁層の上に素子電極1202を形成する。(3) Next, as shown in FIG. 10C, the device electrode 1202 is formed on the insulating layer.
【0141】(4)次に、同図(d)に示すように、絶
縁層の一部を、例えばエッチング法を用いて除去し、素
子電極1203を露出させる。(4) Next, as shown in FIG. 9D, a part of the insulating layer is removed by using, for example, an etching method to expose the device electrode 1203.
【0142】(5)次に、同図(e)に示すように、微
粒子膜を用いた導電性薄膜1204を形成する。形成す
るには、前記平面型の場合と同じく、例えば塗布法など
の成膜技術を用いればよい。(5) Next, as shown in FIG. 7E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the planar type, a film forming technique such as a coating method may be used.
【0143】(6)次に、前記平面型の場合と同じく、
通電フォーミング処理を行い、電子放出部を形成する
(図16(c)を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行えばよい)。(6) Next, as in the case of the flat type,
The energization forming process is performed to form the electron-emitting portion (the same process as the planar energization forming process described with reference to FIG. 16C may be performed).
【0144】(7)次に、前記平面型の場合と同じく、
通電活性化処理を行い、電子放出部近傍に炭素もしくは
炭素化合物を堆積させる(図16(d)を用いて説明し
た平面型の通電活性化処理と同様の処理を行えばよ
い)。(7) Next, as in the case of the flat type,
The energization activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emission portion (the same process as the planar energization activation process described with reference to FIG. 16D may be performed).
【0145】以上のようにして、図20(f)に示す垂
直型の表面伝導型電子放出素子を製造した。As described above, the vertical type surface conduction electron-emitting device shown in FIG. 20 (f) was manufactured.
【0146】(表示装置に用いた表面伝導型電子放出素
子の特性)以上、平面型と垂直型の表面伝導型電子放出
素子について、その素子構成と製法を説明したが、次に
表示装置に用いた素子の特性について述べる。(Characteristics of Surface Conduction Electron-Emitting Element Used in Display Device) The element structure and manufacturing method of the surface conduction electron-emitting device of the plane type and the vertical type have been described above. The characteristics of the existing device will be described.
【0147】図21は、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、及び(素子電
流If)対(素子印加電圧Vf)特性の典型的な例を示
す。尚、放出電流Ieは素子電流Ifに比べて著しく小さ
く、同一尺度で図示するのが困難であるうえ、これらの
特性は素子の大きさや形状等の設計パラメータを変更す
ることにより変化するものであるため、2本のグラフは
各々任意の単位で図示した。FIG. 21 shows typical examples of (emission current Ie) vs. (device applied voltage Vf) characteristics and (device current If) vs. (device applied voltage Vf) characteristics of a device used in a display device. . Note that the emission current Ie is significantly smaller than the device current If, and it is difficult to show them on the same scale. In addition, these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, the two graphs are shown in arbitrary units.
【0148】この表示装置に用いた表面伝導型電子放出
素子は、放出電流Ieに関して以下に述べる3つの特性
を有している。The surface conduction electron-emitting device used in this display device has the following three characteristics regarding the emission current Ie.
【0149】第1に、ある電圧(これを閾値電圧Vthと
呼ぶ)以上の大きさの電圧を素子に印加すると急激に放
出電流Ieが増加するが、一方、閾値電圧Vth未満の電
圧では放出電流Ieはほとんど検出されない。即ち、放
出電流Ieに関して、明確な閾値電圧Vthを持った非線
形素子である。First, when a voltage larger than a certain voltage (which is referred to as a threshold voltage Vth) is applied to the element, the emission current Ie rapidly increases. On the other hand, when the voltage is less than the threshold voltage Vth, the emission current Ie increases. Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.
【0150】第2に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流Ie
の大きさを制御できる。Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie at the voltage Vf.
Size can be controlled.
【0151】第3に、表面伝導型電子放出素子に印加す
る電圧Vfに対して素子から放出される電流Ieの応答速
度が速いため、電圧Vfを印加する時間の長さによって
素子から放出される電子の電荷量を制御できる。Third, since the response speed of the current Ie emitted from the device is fast with respect to the voltage Vf applied to the surface conduction electron-emitting device, the current Ie is emitted from the device depending on the length of time for applying the voltage Vf. The amount of charge of electrons can be controlled.
【0152】以上のような特性を有するため、表面伝導
型電子放出素子を表示装置に好適に用いることができ
た。例えば、多数の素子を表示画面の画素に対応して設
けた表示装置において、第1の特性を利用すれば、表示
画面を順次走査して表示を行うことが可能である。即
ち、駆動中の素子には所望の発光輝度に応じて閾値電圧
Vth以上の電圧を適宜印加し、非選択状態の素子には閾
値電圧Vth未満の電圧を印加する。そして駆動する素子
を順次切り替えてゆくことにより、表示画面を順次走査
して表示を行うことが可能である。Due to the above-mentioned characteristics, the surface conduction electron-emitting device could be suitably used for the display device. For example, in a display device in which a number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the element being driven, and a voltage lower than the threshold voltage Vth is applied to the non-selected element. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.
【0153】また、第2の特性か、又は第3の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。Further, by utilizing the second characteristic or the third characteristic, the emission brightness can be controlled, so that it is possible to perform the gradation display.
【0154】(多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造)次に、上述の表面伝導型電子放
出素子を基板上に配列して単純マトリクス配線したマル
チ電子ビーム源の構造について述べる。(Structure of multi-electron beam source in which a large number of elements are wired in a simple matrix) Next, the structure of a multi-electron beam source in which the above surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.
【0155】図22に示すのは、前述の図12の表示パ
ネル1000に用いたマルチ電子ビーム源の平面図であ
る。ここで、基板1001上には、前記図15で示した
ものと同様な表面伝導型電子放出素子が配列され、これ
らの素子は行方向配線電極1003と列方向配線電極1
004とにより、単純マトリクス状に配線されている。
行方向配線電極1003と列方向配線電極1004の交
差する部分には、電極間に絶縁層(不図示)が形成され
ており、電気的な絶縁が保たれている。FIG. 22 is a plan view of the multi-electron beam source used for the display panel 1000 shown in FIG. Here, the surface conduction electron-emitting devices similar to those shown in FIG. 15 are arranged on the substrate 1001, and these devices are arranged in the row direction wiring electrodes 1003 and the column direction wiring electrodes 1.
004, the wires are arranged in a simple matrix.
An insulating layer (not shown) is formed between the row-directional wiring electrodes 1003 and the column-directional wiring electrodes 1004 where they intersect, so that electrical insulation is maintained.
【0156】図22のA−A’に沿った断面図を図23
に示す。FIG. 23 is a sectional view taken along the line AA ′ of FIG.
Shown in
【0157】尚、このような構造のマルチ電子源は、予
め基板上に行方向配線電極1003、列方向配線電極1
004、電極間絶縁層(不図示)および表面伝導型電子
放出素子の素子電極と導電性薄膜を形成した後、行方向
配線電極1003および列方向配線電極1004を介し
て各素子に給電して、前述したように、通電フォーミン
グ処理と通電活性化処理を行うことにより製造した。The multi-electron source having such a structure has a row-direction wiring electrode 1003 and a column-direction wiring electrode 1 previously formed on the substrate.
004, an interelectrode insulating layer (not shown) and the device electrodes of the surface conduction electron-emitting device and the conductive thin film are formed, and then power is supplied to each device through the row-direction wiring electrode 1003 and the column-direction wiring electrode 1004. As described above, it was manufactured by performing the energization forming process and the energization activation process.
【0158】図24は、本実施の形態の表面伝導型電子
放出素子を電子ビーム源として用いたディスプレイパネ
ルに、例えばテレビジョン放送をはじめとする種々の画
像情報源より提供される画像情報を表示できるように構
成した多機能表示装置の一例を示すブロック図である。FIG. 24 shows image information provided by various image information sources such as television broadcasting on a display panel using the surface conduction electron-emitting device of this embodiment as an electron beam source. It is a block diagram which shows an example of the multifunctional display apparatus comprised so that it could be performed.
【0159】図中、1は本実施の形態の表示(ディスプ
レイ)パネル、2101はディスプレイパネル1の駆動
回路、2102はディスプレイコントローラ、2103
はマルチプレクサ、2104はデコーダ、2105は入
出力インターフェース回路、2106はCPU、210
7は画像生成回路、2108および2109および21
10は画像メモリインターフェース回路、2111は画
像入力インターフェース回路、2112および2113
はTV信号受信回路、2114は入力部である。尚、本
実施の形態の表示装置は、例えばテレビジョン信号のよ
うに映像情報と音声情報の両方を含む信号を受信する場
合には、当然映像の表示と同時に音声を再生するもので
あるが、本実施の形態の表示パネルの特徴と直接関係し
ない音声情報の受信、分離、再生、処理、記憶などに関
する回路やスピーカなどについては説明を省略する。以
下、画像信号の流れに沿って各部の機能を説明する。In the figure, 1 is a display (display) panel of the present embodiment, 2101 is a drive circuit for the display panel 1, 2102 is a display controller, 2103.
Is a multiplexer, 2104 is a decoder, 2105 is an input / output interface circuit, 2106 is a CPU, 210
7 is an image generation circuit, 2108, 2109 and 21.
10 is an image memory interface circuit, 2111 is an image input interface circuit, 2112 and 2113.
Is a TV signal receiving circuit, and 2114 is an input unit. Note that the display device of the present embodiment, when receiving a signal including both video information and audio information, such as a television signal, naturally reproduces audio simultaneously with the display of video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that is not directly related to the characteristics of the display panel of this embodiment are omitted. Hereinafter, the function of each unit will be described along the flow of the image signal.
【0160】まず、TV信号受信回路2113は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるTV画像信号を受信するための回路である。受
信するTV信号の方式は特に限られるものではなく、例
えば、NTSC方式、PAL方式、SECAM方式など
の諸方式でもよい。また、これらより更に多数の走査線
よりなるTV信号(例えばMUSE方式をはじめとする
いわゆる高品位TV)は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。TV信号受信回路2113で受信されたT
V信号は、デコーダ2104に出力される。TV信号受
信回路2112は、例えば同軸ケーブルや光ファイバな
どのような有線伝送系を用いて伝送されるTV画像信号
を受信するための回路である。またTV信号受信回路2
113と同様に、受信するTV信号の方式は特に限られ
るものではなく、また本回路で受信されたTV信号もデ
コーダ2104に出力される。First, the TV signal receiving circuit 2113 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The format of the received TV signal is not particularly limited, and may be, for example, various systems such as the NTSC system, the PAL system, and the SECAM system. Further, a TV signal (for example, a so-called high-definition TV such as the MUSE system) including a larger number of scanning lines than these is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. It is a signal source. T received by the TV signal receiving circuit 2113
The V signal is output to the decoder 2104. The TV signal receiving circuit 2112 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. TV signal receiving circuit 2
As in the case of 113, the format of the received TV signal is not particularly limited, and the TV signal received by the present circuit is also output to the decoder 2104.
【0161】画像入力インターフェース回路2111
は、例えばTVカメラや画像読み取りスキャナなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ2104に出力
される。画像メモリインターフェース回路2110は、
ビデオテープレコーダ(以下VTRと略す)に記憶され
ている画像信号を取り込むための回路で、取り込まれた
画像信号はデコーダ2104に出力される。画像メモリ
インターフェース回路2109は、ビデオディスクに記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ2104に出力される。画像
メモリインターフェース回路2108は、いわゆる静止
画ディスクのように、静止画像データを記憶している装
置から画像信号を取り込むための回路で、取り込まれた
静止画像データはデコーダ2104に出力される。入出
力インターフェース回路2105は、本表示装置と、外
部のコンピュータもしくはコンピュータネットワークも
しくはプリンタなどの出力装置とを接続するための回路
である。画像データや文字データ・図形情報の入出力を
行うのはもちろんのこと、場合によっては本表示装置の
備えるCPU2106と外部との間で制御信号や数値デ
ータの入出力などを行うことも可能である。Image input interface circuit 2111
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 2104. The image memory interface circuit 2110 is
A circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR), and the captured image signal is output to the decoder 2104. The image memory interface circuit 2109 is a circuit for capturing the image signal stored in the video disc, and the captured image signal is output to the decoder 2104. The image memory interface circuit 2108 is a circuit for capturing an image signal from a device that stores still image data, such as a so-called still image disc, and the captured still image data is output to the decoder 2104. The input / output interface circuit 2105 is a circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. In addition to inputting and outputting image data, character data, and graphic information, control signals and numerical data can be input and output between the CPU 2106 included in the display device and the outside in some cases. .
【0162】また、画像生成回路2107は、前記入出
力インターフェース回路2105を介して外部から入力
される画像データや文字・図形情報や、或はCPU21
06より出力される画像データや文字・図形情報に基づ
き表示用画像データを生成するための回路である。本回
路の内部には、例えば画像データや文字・図形情報を蓄
積するための書き換え可能メモリや、文字コードに対応
する画像パターンが記憶されている読み出し専用メモリ
や、画像処理を行うためのプロセッサなどをはじめとし
て画像の生成に必要な回路が組み込まれている。本回路
により生成された表示用画像データは、デコーダ210
4に出力されるが、場合によっては前記入出力インター
フェース回路2105を介して外部のコンピュータネッ
トワークやプリンタ入出力することも可能である。Further, the image generation circuit 2107 is provided with image data, character / graphic information, or the CPU 21 which is externally input via the input / output interface circuit 2105.
This is a circuit for generating display image data based on the image data and character / graphic information output from the controller 06. The circuit includes, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code, and a processor for performing image processing. And other circuits necessary for generating an image. The display image data generated by this circuit is the decoder 210.
However, in some cases, it is possible to input / output to / from an external computer network or printer via the input / output interface circuit 2105.
【0163】CPU2106は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。例えば、マルチプレクサ2103に制御信号を
出力し、ディスプレイパネルに表示する画像信号を適宜
選択したり組み合わせたりする。また、その際には表示
する画像信号に応じてディスプレイパネルコントローラ
2102に対して制御信号を発生し、画面表示周波数や
走査方法(例えばインターレースか、ノンインターレー
スか)や一画面の走査線の数など表示装置の動作を適宜
制御する。そして画像生成回路2107に対して画像デ
ータや文字・図形情報を直接出力したり、あるいは前記
入出力インターフェース回路2105を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。なお、CPU2106は、むろん
これ以外の目的の作業にも関わるものであっても良い。
例えば、パーソナルコンピュータやワードプロセッサな
どのように、情報を生成したり処理する機能に直接関わ
っても良い。あるいは、前述したように入出力インター
フェース回路2105を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協動して行っても良い。The CPU 2106 mainly performs operations related to operation control of the display device and generation, selection and editing of a display image. For example, a control signal is output to the multiplexer 2103 to appropriately select or combine image signals to be displayed on the display panel. In this case, a control signal is generated for the display panel controller 2102 in accordance with an image signal to be displayed, and a screen display frequency, a scanning method (for example, interlaced or non-interlaced), the number of scanning lines on one screen, and the like are set. The operation of the display device is appropriately controlled. Then, the image data or character / graphic information is directly output to the image generation circuit 2107, or an external computer or memory is accessed through the input / output interface circuit 2105 to access the image data, character / graphic information, or the like.
Enter graphic information. The CPU 2106 may, of course, be involved in work for other purposes.
For example, it may be directly related to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the computer may be connected to an external computer network via the input / output interface circuit 2105, and work such as numerical calculation may be performed in cooperation with an external device.
【0164】入力部2114は、前記CPU2106に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスのほ
か、ジョイスティック、バーコードリーダ、音声認識装
置など多様な入力機器を用いる事が可能である。また、
デコーダ2104は、前記2107ないし2113より
入力される種々の画像信号を3原色信号、または輝度信
号とI信号、Q信号に逆変換するための回路である。な
お、同図中に点線で示すように、デコーダ2104は内
部に画像メモリを備えるのが望ましい。これは、例えば
MUSE方式をはじめとして、逆変換するに際して画像
メモリを必要とするようなテレビ信号を扱うためであ
る。また、画像メモリを備えることにより、静止画の表
示が容易になる、あるいは前記画像生成回路2107お
よびCPU2106と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
行えるようになるという利点が生まれるからである。The input unit 2114 is used by the user to input commands, programs, data, etc. to the CPU 2106. For example, a keyboard, a mouse, a joystick, a bar code reader, a voice recognition device, and other various inputs can be input. It is possible to use equipment. Also,
The decoder 2104 is a circuit for inversely converting various image signals input from the above 2107 to 2113 into three primary color signals, or luminance signals and I signals and Q signals. It is to be noted that the decoder 2104 desirably includes an image memory therein, as indicated by a dotted line in FIG. This is to handle a television signal that requires an image memory for reverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image, or enables image processing and editing including image thinning, interpolation, enlargement, reduction, and synthesis in cooperation with the image generation circuit 2107 and the CPU 2106. This is because there is an advantage that it can be easily performed.
【0165】マルチプレクサ2103は、CPU210
6より入力される制御信号に基づき表示画像を適宜選択
するものである。即ち、マルチプレクサ2103はデコ
ーダ2104から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路2101に出
力する。その場合には、一画面表示時間内で画像信号を
切り替えて選択することにより、いわゆる多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。ディスプレイパ
ネルコントローラ2102は、CPU2106より入力
される制御信号に基づき駆動回路2101の動作を制御
するための回路である。The multiplexer 2103 has a CPU 210.
The display image is appropriately selected on the basis of the control signal input from S6. That is, the multiplexer 2103 selects a desired image signal from the inversely converted image signals input from the decoder 2104 and outputs the selected image signal to the drive circuit 2101. In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. . The display panel controller 2102 is a circuit for controlling the operation of the driving circuit 2101 based on a control signal input from the CPU 2106.
【0166】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源(図示せず)の動作シーケンスを制御するため
の信号を駆動回路2101に対して出力する。また、デ
ィスプレイパネルの駆動方法に関わるものとして、例え
ば画面表示周波数や走査方法(例えばインターレースか
ノンインターレースか)を制御するための信号を駆動回
路2101に対して出力する。また場合によっては表示
画像の輝度やコントラストや色調やシャープネスといっ
た画質の調整に関わる制御信号を駆動回路2101に対
して出力する場合もある。駆動回路2101は、ディス
プレイパネル2100に印加する駆動信号を発生するた
めの回路であり、マルチプレクサ2103から入力され
る画像信号と、前記ディスプレイパネルコントローラ2
102より入力される制御信号に基づいて動作するもの
である。First, as a device related to the basic operation of the display panel, for example, a signal for controlling the operation sequence of a display panel drive power source (not shown) is output to the drive circuit 2101. In addition, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlaced or non-interlaced), which is related to the display panel driving method, is output to the driving circuit 2101. In some cases, a control signal related to adjustment of image quality such as luminance, contrast, color tone, and sharpness of a display image may be output to the drive circuit 2101. The drive circuit 2101 is a circuit for generating a drive signal to be applied to the display panel 2100, and includes an image signal input from the multiplexer 2103 and the display panel controller 2100.
The operation is based on a control signal input from 102.
【0167】以上、各部の機能を説明したが、図24に
例示した構成により、本実施の形態の表示装置において
は、多様な画像情報源より入力される画像情報をディス
プレイパネル2100に表示することが可能である。即
ち、テレビジョン放送をはじめとする各種の画像信号は
デコーダ2104において逆変換された後、マルチプレ
クサ2103において適宜選択され、駆動回路2101
に入力される。一方、ディスプレイコントローラ210
2は、表示する画像信号に応じて駆動回路2101の動
作を制御するための制御信号を発生する。駆動回路21
01は、上記画像信号と制御信号に基づいてディスプレ
イパネル2100に駆動信号を印加する。これにより、
ディスプレイパネル2100において画像が表示され
る。これらの一連の動作は、CPU2106により統括
的に制御される。The functions of the respective parts have been described above. With the configuration illustrated in FIG. 24, in the display device of the present embodiment, image information input from various image information sources is displayed on the display panel 2100. Is possible. That is, various image signals such as television broadcasts are inversely converted by the decoder 2104, and then appropriately selected by the multiplexer 2103, and the driving circuit 2101
Is input to On the other hand, the display controller 210
2 generates a control signal for controlling the operation of the drive circuit 2101 according to the image signal to be displayed. Drive circuit 21
01 applies a drive signal to the display panel 2100 based on the image signal and the control signal. This allows
An image is displayed on the display panel 2100. These series of operations are totally controlled by the CPU 2106.
【0168】また、本実施の形態の表示装置において
は、前記デコーダ2104に内蔵する画像メモリや、画
像生成回路2107およびCPU2106が関与するこ
とにより、単に複数の画像情報の中から選択したものを
表示するだけでなく、表示する画像情報に対して、例え
ば拡大、縮小、回転、移動、エッジ強調、間引き、補
間、色変換、画像の縦横比変換などをはじめとする画像
処理や、合成、消去、接続、入れ換え、はめ込みなどを
はじめとする画像編集を行う事も可能である。また、本
実施の形態の説明では特に触れなかったが、上記画像処
理や画像編集と同様に、音声情報に関しても処理や編集
を行うための専用回路を設けても良い。Further, in the display device of the present embodiment, the image memory built in the decoder 2104, the image generation circuit 2107 and the CPU 2106 are involved, so that one selected from a plurality of image information is simply displayed. In addition to performing image processing such as enlargement, reduction, rotation, movement, edge enhancement, thinning, interpolation, color conversion, and aspect ratio conversion of images, combining, erasing, It is also possible to perform image editing such as connection, replacement, and fitting. Although not particularly described in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.
【0169】従って、本実施の形態の表示装置は、テレ
ビジョン放送の表示機器、テレビ会議の端末機器、静止
画像および動画像を扱う画像編集機器、コンピュータの
端末機器、ワードプロセッサをはじめとする事務用端末
機器、ゲーム機などの機能を一台で兼ね備える事が可能
で、産業用あるいは民生用として極めて応用範囲が広
い。尚、この図24は、表面伝導型電子放出素子を電子
ビーム源とするディスプレイパネルを用いた表示装置の
構成の一例を示したにすぎず、これのみに限定されるも
のではない。例えば、図24の構成要素のうち使用目的
上必要のない機能に関わる回路は省いても差し支えな
い。またこれとは逆に、使用目的によってはさらに構成
要素を追加しても良い。例えば、この表示装置をテレビ
電話機として応用する場合には、テレビカメラ、音声マ
イク、照明機、モデムを含む送受信回路などを構成要素
に追加するのが好適である。Therefore, the display device of this embodiment is used for office equipment such as display equipment for television broadcasting, terminal equipment for video conferences, image editing equipment for handling still images and moving images, computer terminal equipment, and word processors. It is possible to combine the functions of a terminal device, a game machine, etc. with one unit, and has a very wide range of applications for industrial or consumer use. Note that FIG. 24 only shows an example of the configuration of a display device using a display panel having a surface conduction electron-emitting device as an electron beam source, and the present invention is not limited to this. For example, of the constituent elements in FIG. 24, circuits relating to functions that are unnecessary for the purpose of use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when this display device is applied as a videophone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.
【0170】この表示装置においては、とりわけ表面伝
導型電子放出素子を電子ビーム源とするディスプレイパ
ネルが容易に薄形化できるため、表示装置全体の奥行き
を小さくすることが可能である。それに加えて、表面伝
導型電子放出素子を電子ビーム源とするディスプレイパ
ネルは大画面化が容易で輝度が高く視野角特性にも優れ
るため、本実施の形態の表示装置は臨場感に溢れ迫力に
富んだ画像を視認性良く表示することが可能である。In this display device, in particular, since the display panel using the surface conduction electron-emitting device as the electron beam source can be easily thinned, the depth of the entire display device can be reduced. In addition, a display panel using a surface conduction electron-emitting device as an electron beam source can easily have a large screen, has high brightness, and has excellent viewing angle characteristics, so that the display device of this embodiment is realistic and powerful. It is possible to display rich images with good visibility.
【0171】また、本発明は、ホストコンピュータ、イ
ンタフェース、プリンタ等の複数の機器から構成される
システムに適用しても、1つの機器からなる装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって実施される場合にも適用で
きることは言うまでもない。この場合、本発明に係るプ
ログラムを格納した記憶媒体が本発明を構成することに
なる。そして、該記憶媒体からそのプログラムをシステ
ム或は装置に読み出すことによって、そのシステム或は
装置が、予め定められた仕方で動作する。The present invention may be applied to a system composed of a plurality of devices such as a host computer, an interface and a printer, or to an apparatus composed of a single device. Further, it goes without saying that the present invention can be applied to the case where it is implemented by supplying a program to a system or an apparatus. In this case, the storage medium storing the program according to the present invention constitutes the present invention. Then, by reading the program from the storage medium to the system or device, the system or device operates in a predetermined manner.
【0172】尚、本実施の形態では、行方向配線に負の
電位、列方向配線に正の電位を印加する例で説明した
が、本発明はこれに限定されるものでなくその逆でも良
い。また、本実施の形態では、1ライン毎に順次活性化
を行うように説明したが、本初頴娃はこれに限定される
ものでなく、例えば列単位に順次行っても良い。In the present embodiment, an example in which a negative potential is applied to the row-direction wiring and a positive potential is applied to the column-direction wiring has been described, but the present invention is not limited to this and may be the reverse. . In addition, in the present embodiment, the activation is sequentially performed for each line, but the present invention is not limited to this, and the activation may be sequentially performed for each column, for example.
【0173】以上説明したように本実施の形態によれ
ば、通電活性化時に一定時間間隔に高抵抗化パルスを印
加しつつ、個別素子の素子電流を予め記憶された目標値
に合わせ込むことにより、基板全体で特性が揃ったマル
チ表面伝導型放出素子が得られる。As described above, according to the present embodiment, the device current of the individual device is adjusted to the prestored target value while applying the high resistance pulse at the constant time interval when the energization is activated. Thus, it is possible to obtain a multi-surface conduction electron-emitting device having uniform characteristics over the entire substrate.
【0174】このような複数の表面伝導型放出素子を配
設したマルチ電子源を用いて表示パネルを形成すること
により、輝度分布が少なく、高輝度で高品位な画像が形
成できる画像形成装置を実現することができる。By forming a display panel using a multi-electron source having a plurality of such surface conduction electron-emitting devices, it is possible to provide an image forming apparatus capable of forming a high-quality image with high brightness and a small brightness distribution. Can be realized.
【0175】[0175]
【発明の効果】以上説明したように本発明によれば、通
電活性化時において、非選択の素子に流れる無効電流を
減少させることができる。As described above, according to the present invention, it is possible to reduce the reactive current flowing in the non-selected element at the time of energization activation.
【0176】また本発明によれば、選択した素子だけを
活性化することにより、均一な電子放出特性を持つ電子
源とその製造方法と通電活性化装置及び前記電子源を用
いた画像形成装置を提供できる。According to the present invention, an electron source having uniform electron emission characteristics by activating only selected elements, a method of manufacturing the same, a current activation device, and an image forming apparatus using the electron source are provided. Can be provided.
【0177】又本発明によれば、非選択素子に流れる無
効電流を抑えて、通電活性化装置の電源容量を小さく抑
えることができるという効果がある。Further, according to the present invention, there is an effect that the reactive current flowing in the non-selected element can be suppressed and the power supply capacity of the energization activation device can be suppressed small.
【0178】更に本発明によれば、表面伝導型電子放出
素子の劣化を防止できるという効果がある。Further, according to the present invention, there is an effect that deterioration of the surface conduction electron-emitting device can be prevented.
【0179】[0179]
【図1】本実施の形態の通電活性化装置の構成を示すブ
ロック図である。FIG. 1 is a block diagram showing a configuration of an energization activation device according to an embodiment.
【図2】本実施の形態のライン選択部と画素選択部の構
成を示す回路図である。FIG. 2 is a circuit diagram showing configurations of a line selection unit and a pixel selection unit according to the present embodiment.
【図3】本実施の形態の電流検出回路の構成を示す回路
図である。FIG. 3 is a circuit diagram showing a configuration of a current detection circuit according to the present embodiment.
【図4】本実施の形態の通電活性化装置における活性化
パルス信号の波形例を示す図である。FIG. 4 is a diagram showing a waveform example of an activation pulse signal in the energization activation device according to the present embodiment.
【図5】本実施の形態の通電活性化装置における高抵抗
化パルス信号の波形例を示す図である。FIG. 5 is a diagram showing a waveform example of a high resistance pulse signal in the energization activation device according to the present embodiment.
【図6】本実施の形態の表面伝導型電子放出素子のI−
V特性を説明するための図である。FIG. 6 shows I- of the surface conduction electron-emitting device of the present embodiment.
It is a figure for demonstrating V characteristic.
【図7】本実施の形態の通電活性化装置における1ライ
ンの活性化時を示す等価回路図である。FIG. 7 is an equivalent circuit diagram showing activation of one line in the energization activation device according to the present embodiment.
【図8】活性化処理時における処理時間と素子電流の変
化の関係例を示す図である。FIG. 8 is a diagram showing an example of a relationship between a processing time and a change in device current during activation processing.
【図9】本実施の形態1の通電活性化装置の制御部によ
る活性化処理を示すフローチャートである。FIG. 9 is a flowchart showing an activation process performed by a control unit of the energization activation device according to the first embodiment.
【図10】本発明の第2の実施の形態である通電活性化
装置における活性化処理を示すタイミング図である。FIG. 10 is a timing chart showing activation processing in the energization activation device according to the second embodiment of the present invention.
【図11】本実施の形態2の通電活性化装置の制御部に
よる活性化処理を示すフローチャートである。FIG. 11 is a flowchart showing an activation process by a control unit of the energization activation device according to the second embodiment.
【図12】本発明の実施の形態に係る画像表示装置の表
示パネルの一部を切り欠いて示した斜視図である。FIG. 12 is a perspective view in which a part of the display panel of the image display device according to the embodiment of the present invention is cut away.
【図13】本実施の形態の表示パネルのフェースプレー
トの蛍光体配列を例示した平面図である。FIG. 13 is a plan view exemplifying an array of phosphors on a face plate of the display panel of the present embodiment.
【図14】本実施の形態におけるマルチ電子源の製造工
程を示すフローチャートである。FIG. 14 is a flowchart illustrating a manufacturing process of the multi-electron source according to the present embodiment.
【図15】本実施の形態で用いた平面型の表面伝導型電
子放出素子の平面図(a)、断面図(b)である。FIG. 15 is a plan view (a) and a cross-sectional view (b) of a flat surface conduction electron-emitting device used in the present embodiment.
【図16】平面型の表面伝導型電子放出素子製造工程を
示す断面図である。FIG. 16 is a cross-sectional view showing the manufacturing process of a flat surface conduction electron-emitting device.
【図17】通電フォーミング処理の際の印加電圧波形例
を示す図である。FIG. 17 is a diagram showing an example of applied voltage waveforms during energization forming processing.
【図18】通電活性化処理の際の印加電圧波形(a)、
放出電流Ieの変化(b)例を示す図である。FIG. 18 is an applied voltage waveform (a) at the time of energization activation processing,
FIG. 7 is a diagram illustrating an example of a change (b) of an emission current Ie.
【図19】本実施の形態で用いた垂直型の表面伝導型電
子放出素子の断面図である。FIG. 19 is a cross-sectional view of a vertical surface conduction electron-emitting device used in this embodiment.
【図20】垂直型の表面伝導型電子放出素子の製造工程
を示す断面図である。FIG. 20 is a cross-sectional view showing a manufacturing process of a vertical type surface conduction electron-emitting device.
【図21】本実施の形態で用いた表面伝導型電子放出素
子の典型的な特性を示すグラフ図である。FIG. 21 is a graph showing typical characteristics of the surface conduction electron-emitting device used in this embodiment.
【図22】本実施の形態で用いたマルチ電子ビーム源の
基板の平面図である。FIG. 22 is a plan view of a substrate of the multi-electron beam source used in this embodiment.
【図23】本実施の形態で用いたマルチ電子ビーム源の
基板の一部断面図である。FIG. 23 is a partial cross-sectional view of the substrate of the multi-electron beam source used in this embodiment.
【図24】本発明の実施の形態である多機能画像表示装
置の構成を示すブロック図である。FIG. 24 is a block diagram showing a configuration of a multi-function image display device according to an embodiment of the present invention.
【図25】従来の表面伝導型電子放出素子の構成を示す
図である。FIG. 25 is a diagram showing a structure of a conventional surface conduction electron-emitting device.
【図26】従来のマルチ電子源のマトリクス配線を説明
する図である。FIG. 26 is a diagram illustrating matrix wiring of a conventional multi electron source.
【図27】活性化処理の状態を示す等価回路図である。FIG. 27 is an equivalent circuit diagram showing a state of activation processing.
【図28】活性化処理における処理時間と素子電流との
関係を示す図である。FIG. 28 is a diagram showing the relationship between the processing time and the device current in the activation processing.
【図29】活性化処理における活性化終了時の素子電流
のバラツキを説明する図である。FIG. 29 is a diagram for explaining variations in device current at the end of activation in the activation processing.
【図30】活性化処理時における半選択状態を説明する
図である。FIG. 30 is a diagram illustrating a half-selected state during activation processing.
【図31】活性化処理に使用する電圧波形の一例を示す
タイミング図である。FIG. 31 is a timing chart showing an example of voltage waveforms used for activation processing.
101 表面伝導型放出素子基板 102 ライン選択部 103,105 電源 104 制御部 104a タイマ 106 画素選択部 107 電流検出部 1000 表示パネル 1001 基板 1002 電子放出素子 1003 行方向配線 1004 列方向配線 1007 フェースプレート 1010 導電体 101 surface conduction electron-emitting device substrate 102 line selection unit 103, 105 power supply 104 control unit 104a timer 106 pixel selection unit 107 current detection unit 1000 display panel 1001 substrate 1002 electron-emitting device 1003 row direction wiring 1004 column direction wiring 1007 face plate 1010 conduction body
Claims (15)
ックス状に基板上に配設した電子源の製造方法であっ
て、 基板上に複数の電極と、前記複数の電極のそれぞれに接
続された導電膜と、前記複数の電極をマトリクス状に接
続した複数の行方向配線と列方向配線とを形成する工程
と、 前記導電膜のそれぞれに通電して電子放出部を形成する
フォーミング工程と、 前記フォーミング工程で形成された電子放出部に通電し
て活性化する活性化工程とを有し、 前記活性化工程は、所定電圧のパルスを印加して前記電
子放出部の抵抗を高くした後、前記行方向配線及び列方
向配線に所定の電圧を印加し、前記電子放出部の内、所
定の電流が流れた電子放出部を活性化が終了した電子放
出部とすることを特徴とする電子源の製造方法。1. A method of manufacturing an electron source in which a plurality of surface conduction electron-emitting devices are arranged in a matrix on a substrate, the method comprising: a plurality of electrodes on the substrate; and a plurality of electrodes connected to each of the plurality of electrodes. A step of forming a conductive film, a plurality of row-direction wirings and column-direction wirings in which the plurality of electrodes are connected in a matrix, and a forming step of energizing each of the conductive films to form an electron emission portion, And an activation step of activating by energizing the electron emission portion formed in the forming step, the activation step, after increasing the resistance of the electron emission portion by applying a pulse of a predetermined voltage, A predetermined voltage is applied to the row-direction wirings and the column-direction wirings, and among the electron-emitting portions, an electron-emitting portion in which a predetermined current has flowed is used as an activated electron-emitting portion. Production method.
って、 前記活性化工程は、 前記基板上の全ての電子放出部に所定電圧のパルスを印
加する高抵抗化工程と、 前記複数の行方向配線の1つを選択して第1の電圧を印
加する工程と、 前記複数の列方向配線の全てに前記第1の電圧とは逆極
性の第2の電圧を印加する工程と、 前記第1と第2の電圧の印加時、前記電子放出部に流れ
る電流値を検知する工程と、 前記電流値が所定値になるまで前記第1と第2の電圧を
繰返し印加する工程と、 所定時間間隔で前記高抵抗化工程を繰返し実施する工程
とを有する。2. The method of manufacturing an electron source according to claim 1, wherein the activating step includes a step of increasing the resistance by applying a pulse of a predetermined voltage to all the electron emitting portions on the substrate, Selecting one of the plurality of row-direction wirings and applying a first voltage, and applying a second voltage having a polarity opposite to the first voltage to all of the plurality of column-direction wirings A step of detecting a value of a current flowing through the electron-emitting portion when the first and second voltages are applied, and a step of repeatedly applying the first and second voltages until the current value reaches a predetermined value. , And a step of repeatedly performing the resistance increasing step at predetermined time intervals.
って、前記第1と第2の電圧の差は、前記高抵抗化工程
で印加される所定電圧の値に略等しい。3. The method of manufacturing an electron source according to claim 2, wherein the difference between the first voltage and the second voltage is substantially equal to the value of the predetermined voltage applied in the resistance increasing step.
法であって、前記第1の電圧を印加する工程は、前記複
数の行方向配線を順次選択して行われる。4. The method of manufacturing an electron source according to claim 2, wherein the step of applying the first voltage is performed by sequentially selecting the plurality of row-direction wirings.
電子源の製造方法であって、前記活性化工程では、前記
電流値が所定値になった電子放出部に対しては、それ以
降前記第1と第2の電圧の少なくともいずれか一方に印
加しない。5. The method of manufacturing an electron source according to claim 2, wherein, in the activation step, the electron emitting portion whose current value has reached a predetermined value is: After that, at least one of the first voltage and the second voltage is not applied.
電子源の製造方法であって、前記第1と第2の電圧はパ
ルス信号で印加される。6. The method of manufacturing an electron source according to claim 2, wherein the first voltage and the second voltage are applied as pulse signals.
って、前記所定時間間隔は前記高抵抗化状態が保持され
る時間に略等しい。7. The method of manufacturing an electron source according to claim 2, wherein the predetermined time interval is substantially equal to a time during which the high resistance state is maintained.
ックス状に基板上に配設した電子源の通電活性化装置で
あって、 前記基板の複数の行方向配線或は列方向配線の少なくと
も1つを選択して第1の電圧を印加する第1の電圧印加
手段と、 前記電圧印加手段により電圧が印加される行方向配線或
は列方向配線に対向す列方向配線或は行方向配線の全て
に第2の電圧を印加する第2の電圧印加手段と、 前記基板上の全ての表面伝導型電子放出素子に所定時間
間隔で所定電圧パルスを印加する印加手段と、 前記第1と第2の電圧印加手段による電圧の印加時、前
記表面伝導型電子放出素子のそれぞれに流れる電流値を
検出する検出手段と、 前記検出手段により検出された電流値に基づいて前記第
1及び第2の電圧印加手段を制御する制御手段と、を有
することを特徴とする通電活性化装置。8. A device for energizing and energizing an electron source, comprising a plurality of surface conduction electron-emitting devices arranged in a matrix on a substrate, wherein at least one of a plurality of row-direction wirings or column-direction wirings of the substrate is provided. A first voltage applying means for selecting one of them to apply a first voltage, and a column direction wiring or a row direction wiring facing the row direction wiring or the column direction wiring to which the voltage is applied by the voltage applying means. Second voltage applying means for applying a second voltage to all, applying means for applying a predetermined voltage pulse at a predetermined time interval to all the surface conduction electron-emitting devices on the substrate, the first and second Detecting means for detecting a current value flowing in each of the surface conduction electron-emitting devices when the voltage is applied by the voltage applying means, and the first and second voltages based on the current values detected by the detecting means. Control means for controlling the applying means , Energization activation apparatus characterized by having a.
て、前記所定電圧パルスの波高値は前記第1と第2の電
圧値の差にほぼ等しい。9. The energization activation device according to claim 8, wherein the peak value of the predetermined voltage pulse is substantially equal to the difference between the first and second voltage values.
って、前記第1の電圧印加手段が行方向配線のいずれか
を選択して第1の電圧を印加すると、前記第2の電圧印
加手段は前記列方向配線の全てに第2の電圧を印加す
る。10. The energization activation device according to claim 8, wherein when the first voltage applying unit selects one of the row-direction wirings and applies the first voltage, the second voltage is applied. The applying means applies the second voltage to all of the column-direction wirings.
って、前記所定時間間隔は前記表面伝導型電子放出素子
の電子放出部が高抵抗状態を保持する時間に略等しい。11. The energization activation device according to claim 8, wherein the predetermined time interval is substantially equal to a time during which the electron emission portion of the surface conduction electron-emitting device maintains a high resistance state.
載の通電活性化装置であって、前記第1と第2の電圧は
極性が互いに反対の電圧信号である。12. The energization activation device according to claim 8, wherein the first voltage and the second voltage are voltage signals having polarities opposite to each other.
載の通電活性化装置であって、前記第1と第2の電圧は
パルス信号で印加される。13. The energization activation device according to claim 8, wherein the first and second voltages are applied as pulse signals.
の電子源の製造方法により製造された電子源。14. An electron source manufactured by the method of manufacturing an electron source according to claim 1. Description:
リックス状に基板上に配設した電子源を用いた画像形成
装置であって、 請求項14に記載の電子源と、 画像信号を入力する入力手段と、 前記入力手段により入力された画像信号に基づいて前記
電子源の列方向配線或は行方向配線の少なくともいずれ
かに表示信号を出力する第1の電圧印加手段と、 前記第1の電圧印加手段により電圧が印加された配線に
対向する行方向或は列方向配線に順次所定電圧信号を印
加する第2ので圧印加手段と、を有することを特徴とす
る画像形成装置。15. An image forming apparatus using an electron source in which a plurality of surface conduction electron-emitting devices are arranged in a matrix on a substrate, wherein the electron source according to claim 14 and an image signal are input. An input unit; a first voltage applying unit that outputs a display signal to at least one of a column-direction wiring and a row-direction wiring of the electron source based on an image signal input by the input unit; An image forming apparatus comprising: a second pressure applying unit that sequentially applies a predetermined voltage signal to a wiring in a row direction or a column direction facing a wiring to which a voltage is applied by the voltage applying unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP655296A JPH09199006A (en) | 1996-01-18 | 1996-01-18 | Electron source, manufacturing method thereof, energization activation device thereof, and image forming apparatus using the electron source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP655296A JPH09199006A (en) | 1996-01-18 | 1996-01-18 | Electron source, manufacturing method thereof, energization activation device thereof, and image forming apparatus using the electron source |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199006A true JPH09199006A (en) | 1997-07-31 |
Family
ID=11641504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP655296A Withdrawn JPH09199006A (en) | 1996-01-18 | 1996-01-18 | Electron source, manufacturing method thereof, energization activation device thereof, and image forming apparatus using the electron source |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09199006A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225749B1 (en) | 1998-09-16 | 2001-05-01 | Canon Kabushiki Kaisha | Method of driving electron-emitting device, method of driving electron source using the electron-emitting device, and method of driving image forming apparatus using the electron source |
| KR100340893B1 (en) * | 1998-06-10 | 2002-06-20 | 미다라이 후지오 | Method and apparatus for manufacturing electron source, and method of manufacturing image forming apparatus |
| US6534924B1 (en) | 1998-03-31 | 2003-03-18 | Canon Kabushiki Kaisha | Method and apparatus for manufacturing electron source, and method manufacturing image forming apparatus |
| US6707437B1 (en) | 1998-05-01 | 2004-03-16 | Canon Kabushiki Kaisha | Image display apparatus and control method thereof |
| US7121913B2 (en) | 1999-02-18 | 2006-10-17 | Canon Kabushiki Kaisha | Method for producing image-forming apparatus, and image-forming apparatus produced using the production method |
-
1996
- 1996-01-18 JP JP655296A patent/JPH09199006A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534924B1 (en) | 1998-03-31 | 2003-03-18 | Canon Kabushiki Kaisha | Method and apparatus for manufacturing electron source, and method manufacturing image forming apparatus |
| US6707437B1 (en) | 1998-05-01 | 2004-03-16 | Canon Kabushiki Kaisha | Image display apparatus and control method thereof |
| US7180514B2 (en) | 1998-05-01 | 2007-02-20 | Canon Kabushiki Kaisha | Image display apparatus and control method thereof |
| KR100340893B1 (en) * | 1998-06-10 | 2002-06-20 | 미다라이 후지오 | Method and apparatus for manufacturing electron source, and method of manufacturing image forming apparatus |
| US6225749B1 (en) | 1998-09-16 | 2001-05-01 | Canon Kabushiki Kaisha | Method of driving electron-emitting device, method of driving electron source using the electron-emitting device, and method of driving image forming apparatus using the electron source |
| US7121913B2 (en) | 1999-02-18 | 2006-10-17 | Canon Kabushiki Kaisha | Method for producing image-forming apparatus, and image-forming apparatus produced using the production method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3618948B2 (en) | Image display device and driving method thereof | |
| JPH09259753A (en) | Electron generating apparatus, image forming apparatus, and manufacturing method and adjusting method thereof | |
| JP3408147B2 (en) | Image forming device | |
| JP3299096B2 (en) | Method of manufacturing electron source and image forming apparatus, and method of activating electron source | |
| JP3342278B2 (en) | Image display device and image display method in the device | |
| JP3387768B2 (en) | Electron generator and method of manufacturing image forming apparatus | |
| JPH08160883A (en) | Electron beam generator, image display device, and driving method for those devices | |
| JPH09199006A (en) | Electron source, manufacturing method thereof, energization activation device thereof, and image forming apparatus using the electron source | |
| JP3472016B2 (en) | Drive circuit for multi-electron beam source and image forming apparatus using the same | |
| JPH11288246A (en) | Image display device and display control method in the device | |
| JP3323706B2 (en) | Method and apparatus for manufacturing electron source and method for manufacturing image display device | |
| JPH09251276A (en) | Image forming apparatus and method for correcting electron emission characteristics thereof | |
| JP2003015582A (en) | Image display apparatus and method | |
| JPH09258687A (en) | Image forming apparatus and method for preventing change in light emission characteristics thereof | |
| JP3274345B2 (en) | Image display device and image display method in the device | |
| JP3423600B2 (en) | Image display method and apparatus | |
| JP2000243242A (en) | Method of manufacturing electron source and image display device | |
| JPH08212944A (en) | Image forming apparatus and electron beam generation source | |
| JP4194176B2 (en) | Image display device and image display method | |
| JP3450571B2 (en) | Method of manufacturing electron source and method of manufacturing image forming apparatus | |
| JPH09199063A (en) | Image forming device | |
| JP3382450B2 (en) | Driving device for electron source and image display device using the electron source | |
| JP3372689B2 (en) | Electron beam generator and image display | |
| JPH09297556A (en) | Image forming apparatus, driving circuit thereof, electron beam generating apparatus, and electron emission source driving method thereof | |
| JP3392050B2 (en) | Image display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030401 |