[go: up one dir, main page]

JPH0917907A - セラミックス多層基板 - Google Patents

セラミックス多層基板

Info

Publication number
JPH0917907A
JPH0917907A JP7160773A JP16077395A JPH0917907A JP H0917907 A JPH0917907 A JP H0917907A JP 7160773 A JP7160773 A JP 7160773A JP 16077395 A JP16077395 A JP 16077395A JP H0917907 A JPH0917907 A JP H0917907A
Authority
JP
Japan
Prior art keywords
multilayer substrate
ceramic multilayer
ceramic
substrate body
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7160773A
Other languages
English (en)
Inventor
Jun Monma
旬 門馬
Norio Nakayama
憲隆 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7160773A priority Critical patent/JPH0917907A/ja
Publication of JPH0917907A publication Critical patent/JPH0917907A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】外部からの衝撃荷重等によって割れを発生する
ことが少なく、表面実装性および耐久性に優れるととも
に、製造が容易なセラミックス多層基板を提供する。 【構成】半導体素子5を搭載するセラミックス多層基板
本体2の外周部に、当該セラミックス多層基板本体2を
構成するセラミックスよりも高い靭性値を有する材料で
構成した緩衝材3を被着したことを特徴とする。セラミ
ックスは窒化アルミニウムで構成し、緩衝材3は樹脂,
金属またはジルコニアを主成分とするもので形成すると
よい。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を搭載するセ
ラミックス多層基板に係り、特に割れの発生が少なく表
面実装性および耐久性に優れたセラミックス多層基板に
関する。
【0002】
【従来の技術】セラミックス多層基板は気密性および信
頼性が良好であるため、半導体素子搭載用の多層基板と
して広く使用されている。また電子機器に対する小型
化,高性能化,高出力化,低価格化などのニーズに対応
してセラミックス多層基板についても、より高い放熱性
やより狭い空間への高密度実装化が求められている。そ
してこれらの部品類を高密度実装することにより、電子
機器のダウンサイジングが可能になっている。
【0003】上記の要請に対処すべく放熱性に優れた薄
型のセラミックス多層基板の開発が鋭意進められてい
る。すなわち、放熱性を改善するために、従来材より熱
伝導性に優れた窒化アルミニウムを基板材料として使用
することが実用化している一方、微細配線技術により配
線のファインピッチ化を進める一方で、精密積層技術の
開発により薄型で高い放熱性を有する窒化アルミニウム
(AlN)多層基板などのセラミックス多層基板も実用
化されている。
【0004】
【発明が解決しようとする課題】しかしながら、セラミ
ックス自体が硬脆材料である上に、薄型化すると急激に
強度低下が起こり、セラミックス多層基板の移送ハンド
リング時や自動装填工程において、基板外周部分が欠け
易くなる難点があった。特に破壊靭性値が低いセラミッ
クス材料を基板材料とした場合には、僅かな衝撃力の作
用によってカケや割れが発生したり、この割れが破壊源
となって短期間のうちに基板が破損してしまい、基板の
外観不良のみならず、基板を使用した電子機器の信頼性
や製造歩留りを大幅に低下させるという問題点があっ
た。
【0005】また欠けた基板片が塵埃として電子機器内
に発生し、他の構成部品の機能を劣化させたり、誤動作
を発生させたりして機器の動作信頼性および耐久性を低
下させる問題点もあった。
【0006】上記問題点に対処すべく、従来から多層基
板の外周縁部に面取り加工や丸め加工を施し、クラック
を発生し易い尖鋭な角部(エッジ部)を除去する方策も
一部で採用されていた。
【0007】しかしながら、多層基板の薄型化が進行し
ている状況では、この面取り加工が精密加工となると同
時に、面取り加工を実施できた場合においても、その後
に作用する僅かな衝撃力によって基板が破損してしまう
事例が増加した。そして、この精細で高度な面取り技術
を実現するためには高度な加工装置が必須となり、必然
的にセラミックス多層基板の製造コストを押し上げ、電
子機器の製品価格も増加するおそれがあった。
【0008】また他のセラミックス材料と比較して高い
熱伝導率を有する窒化アルミニウムを基板材料として使
用することも検討されているが、窒化アルミニウム(A
lN)は破壊靭性値が2MPa・m1/2 程度と低いた
め、微細クラックを生じ易く、そのクラックが伸展して
割れを生じる可能性も大きい。
【0009】一方で近年、半導体素子の高度化(高機能
化)が進み、既設の電子機器のグレードアップ(バージ
ョンアップ)を図ることが広く実施されている。すなわ
ち電子機器の製品外形は変えずに内部の演算素子を多層
基板ごと交換し、機能を段階的に向上させる使用態様が
普及しつつある。このような場合でも、多層基板を交換
する際に破損を生じる場合が多く、交換作業に高度な技
術が必要とされていた。また新たに設置される多層基板
の輸送時における損傷を防止するため、厳重な梱包と輸
送取扱い管理が必須となっていた。
【0010】本発明は上記問題点を解決するためになさ
れたものであり、外部からの衝撃荷重等によって割れを
発生することが少なく、表面実装性および耐久性に優れ
るとともに、製造が容易なセラミックス多層基板を提供
することを目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係るセラミックス多層基板は、半導体素子
を搭載するセラミックス多層基板本体の外周部に、当該
セラミックス多層基板本体を構成するセラミックスより
も高い靭性値を有する材料で構成した緩衝材を被着した
ことを特徴とする。またセラミックス多層基板本体を構
成するセラミックスが窒化アルミニウムであることを特
徴とする。
【0012】さらに緩衝材を構成する材料が樹脂または
金属あるいはジルコニアをそれぞれ主成分とするもので
あることを特徴とする。またセラミックス多層基板本体
の厚さを5mm以下に設定するとよい。すなわち薄型のセ
ラミックス多層基板本体の外周部に樹脂などから成る帯
状の緩衝材を一体に被着し、外部からの衝撃力を緩衝材
によって吸収し基板本体を保護するように構成したもの
である。
【0013】上記緩衝材を構成する材料としては、外部
から多層基板に作用する衝撃力を効果的に吸収させるた
めに、多層基板本体を構成するセラミックスより高い靭
性値を有する樹脂材料,金属材料またはジルコニアが使
用される。
【0014】樹脂材料としては、一般的なゴム材料やア
クリル樹脂,ポリエチレン樹脂,ポリプロピレン樹脂,
ポリエチレン,塩化ビニール樹脂などの低コストで成型
が容易な汎用樹脂が使用されるが、エポキシ樹脂,フェ
ノール樹脂などの熱硬化性樹脂を使用することもでき
る。特に耐久性が要求される場合には、四ふっ化エチレ
ン樹脂などの耐熱性樹脂を用いてもよい。さらに無機フ
ィラーあるいは無機繊維のような繊維質を織り込んだ複
合樹脂材を使用することにより破壊靭性値をさらに高め
ることができる。
【0015】一方、半導体素子を搭載した後に、金属製
の蓋(リッド)を半田接合する高温接合工程など、樹脂
材料では耐熱限界を超える加熱処理工程を経由して製造
される多層基板の場合には、金属材料や破壊靭性が高い
ジルコニアで形成した緩衝材を用いるとよい。
【0016】上記金属材料としては、電子部品材料とし
て一般に使用されているアルミニウムや銅などが使用さ
れる。なお、耐湿性や絶縁耐性の観点から金属製の緩衝
材を使用することが困難であり、かつ樹脂の耐熱限界を
超える高温度処理工程を経由する場合には、耐熱性およ
びその絶縁耐性が良好なジルコニアセラミックス製の緩
衝材を使用するとよい。特に多層基板の耐破壊強度を増
すためには、部分安定化ジルコニアあるいは正方晶系ジ
ルコニア多結晶体を使用することが望ましい。一方、そ
れほど強度を必要としない場合では、安定化ジルコニア
で緩衝材を形成しても、多層基板本体を十分に保護する
ことが可能である。
【0017】上記各種材料で調製された緩衝材は、以下
のような方法でセラミックス多層基板本体に被着され
る。すなわち樹脂材料でコの字状断面を有するように形
成された枠状の緩衝材は、そのコの字断面の凹部に多層
基板本体の外周部を嵌め込むようにした型嵌め方式によ
り被着される。また多層基板本体の外周部に印刷法や塗
布法によって樹脂層を一体に形成して緩衝材としてもよ
い。
【0018】一方、金属から成る緩衝材の場合は、その
大きな熱膨脹係数を利用して、焼きばめ方式によって被
着することが容易である。またジルコニアも他のセラミ
ックスより高い熱膨脹係数を有し、金属に近い膨脹特性
を有するため、金属の場合と同様に焼きばめ方式によっ
て被着できる。
【0019】セラミックス多層基板本体の厚さの大小
は、基板全体の放熱性に大きな影響を与える。そのた
め、本発明では5mm以下に設定される。厚さが5mmを超
えると、たとえ高熱伝導性を有するセラミックス材料を
使用したとしても多層基板の厚さ方向の熱抵抗が大きく
なる。一方、厚さが0.8mm未満となると、多層基板の
強度が急速に低下し易くなる。したがって、多層基板の
厚さは0.8〜5mmの範囲が好ましい。
【0020】
【作用】上記構成に係るセラミックス多層基板によれ
ば、薄型のセラミックス多層基板本体の外周部に、靭性
強度が高い樹脂,金属,ジルコニアセラミックスで形成
した緩衝材を一体に被着しているため、外部からの衝撃
力が緩衝材によって吸収され、多層基板本体に直接作用
するこど少ない。したがって、外部からの衝撃力によっ
て基板本体にクラックや破損が発生することが効果的に
防止でき、多層基板を使用した電子機器の信頼性および
製造歩留りを大幅に改善することができる。
【0021】また多層基板本体外周部に面取り加工や丸
め加工を施す必要もなくなり、多層基板の製造工程が簡
略化される。さらにパッケージとしての多層基板を素子
ごと交換する場合においても割れや損傷が発生しにく
く、実装性が優れているため、電子機器のバージョンア
ップが容易になる。また輸送時や取扱い時に作用する衝
撃力も緩衝材によって緩和吸収されるため、セラミック
ス多層基板の梱包や取扱い管理が容易になる。
【0022】さらに多層基板本体の外周部に微細クラッ
クが発生した場合でも、一体に被着した緩衝材によっ
て、クラックの進展がある程度防止でき、熱膨脹応力に
よる多層基板の破壊を防止できる。
【0023】また多層基板の角部や縁部の欠けが少な
く、電子機器内において欠けた基板片が埃や塵となって
発生することが少ない。したがって他の構成部品の劣化
や誤動作を発生させることも少なく、電子機器の動作信
頼性および耐久性を長期にわたって維持できるなどの効
果が発揮される。
【0024】
【実施例】次に本発明の一実施例について添付図面を参
照して説明する。
【0025】実施例1および比較例1〜2 厚さ250〜300μmの窒化アルミニウムグリーンシ
ートを作成し、これらに所定のスルーホールを穿孔した
後に、導体ペーストを所望の配線形状に塗布して導体層
を形成すると共に、スルーホール内に導体ペーストを充
填した。次に、これらの窒化アルミニウムグリーンシー
トを5〜10層に積層した後に、還元雰囲気中で積層体
の窒化アルミニウム成分と導体層とを同時焼成して所定
の内部配線層を有する窒化アルミニウム多層基板本体を
多種類作成した。このAlN多層基板本体は縦横寸法が
55mmであり、厚さが0.8〜5mmの範囲であった。
【0026】そして上記のように調製した窒化アルミニ
ウム多層基板本体に面取り加工や緩衝材の被着を全く実
施せずに、そのまま用いて従来の比較例1に係るセラミ
ックス多層基板とした。
【0027】また比較例1に係るセラミックス多層基板
の本体の表裏面の8稜線部(エッジ部)に、基板厚さに
対応した0.2〜0.5mmの面取り加工を実施して、従
来構造を有する比較例2に係るセラミックス多層基板を
多数調整した。
【0028】一方、図1に示すように前記のように調製
した窒化アルミニウム多層基板本体2の稜線部を面取り
加工せずに、本体外周部に、エポキシ樹脂から成る幅2
mmの枠状の緩衝材3を一体に被着することにより、図1
に示すような実施例1に係るセラミックス多層基板1を
多数調整した。
【0029】実施例2 図2に示すように、実施例1で用意した窒化アルミニウ
ム多層基板本体2の稜線部を面取り加工せずに、本体2
の外周部に、アルミニウム(Al)から成る幅4mmの金
属枠状の緩衝材3aを被着した。被着は、緩衝材3aを
電熱ヒータで加熱した状態で基板本体2の外周部に配設
した後に冷却する焼きばめ法により実施した。こうして
外径寸法が55mm角で厚さが0.8〜5mmであるAlN
多層基板本体2の外周部に幅4mmのAl製緩衝材3aを
一体に被着した実施例2に係るセラミックス多層基板1
aを多数製造した。
【0030】実施例3 図3に示すように、実施例1で用意した窒化アルミニウ
ム多層基板本体2の稜線部を面取り加工せずに、本体2
の外周部に、正方晶系ジルコニア多結晶体から成る幅5
mmの枠状の緩衝材3bを被着した。被着は、緩衝材3b
を電熱ヒータで加熱した状態で基板本体2の外周部に配
設した後に冷却する焼きばめ法により実施した。こうし
て外径寸法が55mm角で厚さが0.8〜5mmであるAl
N多層基板本体2の外周部に幅5mmのジルコニア製緩衝
材3bを一体に被着した実施例3に係るセラミックス多
層基板1bを多数製造した。
【0031】こうして調整した実施例1〜3および比較
例1〜2に係るセラミックス多層基板の耐衝撃特性を評
価するために下記のような振動試験を実施した。すなわ
ち、調製した各セラミックス多層基板を1個ずつステン
レス鋼製の振動箱(筐体)内に収容し、振幅2mm,振動
数10Hzで40分間振動させた。しかる後にセラミッ
クス多層基板を取り出し、基板本体外周部を顕微鏡観察
して振動衝撃によって発生した割れ等の欠陥の発生割合
を測定した。
【0032】その結果、樹脂,金属,ジルコニアセラミ
ックスから成る緩衝材3〜3bを基板本体2の外周部に
一体に被着して形成した実施例1〜3に係るセラミック
ス多層基板においては、緩衝材を被着した部分は勿論の
こと、緩衝材から内側に入ったセラミックス部分にもク
ラックや破損が発生せず、また良好な外観形状が保持さ
れ、優れた耐衝撃性が得られた。なお実施例2において
は、Al製の緩衝材3a表面に僅かな摺動傷が観察され
たがクラックや破損は発生していなかった。
【0033】一方、緩衝材を被着しない比較例1に係る
従来のセラミックス多層基板においては、基板本体2の
外周部にクラックや欠けが発生したものが85%に達
し、耐衝撃性が低いことが確認できた。
【0034】また緩衝材を被着せず、基板本体2の外周
部に面取り加工を実施した比較例2に係る従来のセラミ
ックス基板においては、比較例1と比較してクラックや
欠けの発生割合は40%と半減するが、未だに欠陥発生
率は高い。なお比較例2において、特に基板本体の厚さ
が薄くなると、面取り加工が困難となり、面取り加工時
の衝撃力で破損する割合が25%と高かった。
【0035】このように本実施例1〜3によれば、薄型
で破壊靭性値が低いAlN多層基板本体2を使用した場
合においても、より高靭性材で形成された緩衝材3〜3
bによって、外部からの衝撃力が吸収され基板本体2に
直接作用することがないため耐衝撃性に優れたセラミッ
クス多層基板が得られる。また割れ,欠けが少なく、欠
けによる発生塵も少ないため、電子機器の劣化を防止で
きる上に、輸送・梱包鴇や自動装填時における破損も少
なく、多層基板の取扱いが容易になる。
【0036】そして図1に示すように、調製されたセラ
ミックス多層基板1の上面に表面配線層を形成した後
に、多層基板本体2の下面側にリードピン4を所定ピッ
チでAgろう材で接合し、しかる後に、半導体素子5を
多層基板本体2上に接合搭載し、さらに半導体素子5を
覆うように封止部材を配置接合して、半導体パッケージ
としてのセラミックス多層基板となる。
【0037】
【発明の効果】以上説明の通り、本発明に係るセラミッ
クス多層基板によにれば、薄型のセラミックス多層基板
本体の外周部に、靭性強度が高い樹脂,金属,ジルコニ
アセラミックスで形成した緩衝材を一体に被着している
ため、外部からの衝撃力が緩衝材によって吸収され、多
層基板本体に直接作用するこど少ない。したがって、外
部からの衝撃力によって基板本体にクラックや破損が発
生することが効果的に防止でき、多層基板を使用した電
子機器の信頼性および製造歩留りを大幅に改善すること
ができる。
【0038】また多層基板本体外周部に面取り加工や丸
め加工を施す必要もなくなり、多層基板の製造工程が簡
略化される。さらにパッケージとしての多層基板を素子
ごと交換する場合においても割れや損傷が発生しにく
く、実装性が優れているため、電子機器のバージョンア
ップが容易になる。また輸送時や取扱い時に作用する衝
撃力も緩衝材によって緩和吸収されるため、セラミック
ス多層基板の梱包や取扱い管理が容易になる。
【0039】さらに多層基板本体の外周部に微細クラッ
クが発生した場合でも、一体に被着した緩衝材によっ
て、クラックの進展がある程度防止でき、熱膨脹応力に
よる多層基板の破壊を防止できる。
【0040】また多層基板の角部や縁部の欠けが少な
く、電子機器内において欠けた基板片が埃や塵となって
発生することが少ない。したがって他の構成部品の劣化
や誤動作を発生させることも少なく、電子機器の動作信
頼性および耐久性を長期にわたって維持できるなどの効
果が発揮される。
【図面の簡単な説明】
【図1】本発明に係るセラミックス多層基板の一実施例
を示す斜視図。
【図2】本発明に係るセラミックス多層基板の他の実施
例を示す斜視図。
【図3】本発明に係るセラミックス多層基板のその他の
実施例を示す斜視図。
【符号の説明】
1,1a,1b セラミックス多層基板(AlN多層基
板) 2 セラミックス多層基板本体 3,3a,3b 緩衝材 4 リードピン 5 半導体素子

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を搭載するセラミックス多層
    基板本体の外周部に、当該セラミックス多層基板本体を
    構成するセラミックスよりも高い靭性値を有する材料で
    構成した緩衝材を被着したことを特徴とするセラミック
    ス多層基板。
  2. 【請求項2】 セラミックス多層基板本体を構成するセ
    ラミックスが窒化アルミニウムであることを特徴とする
    請求項1記載のセラミックス多層基板。
  3. 【請求項3】 緩衝材を構成する材料が樹脂を主成分と
    するものであることを特徴とする請求項1記載のセラミ
    ックス多層基板。
  4. 【請求項4】 緩衝材を構成する材料が金属を主成分と
    するものであることを特徴とする請求項1記載のセラミ
    ックス多層基板。
  5. 【請求項5】 緩衝材を構成する材料がジルコニアを主
    成分とするものであることを特徴とする請求項1記載の
    セラミックス多層基板。
  6. 【請求項6】 セラミックス多層基板本体の厚さが5mm
    以下であることを特徴する請求項1記載のセラミックス
    多層基板。
JP7160773A 1995-06-27 1995-06-27 セラミックス多層基板 Pending JPH0917907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7160773A JPH0917907A (ja) 1995-06-27 1995-06-27 セラミックス多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7160773A JPH0917907A (ja) 1995-06-27 1995-06-27 セラミックス多層基板

Publications (1)

Publication Number Publication Date
JPH0917907A true JPH0917907A (ja) 1997-01-17

Family

ID=15722149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7160773A Pending JPH0917907A (ja) 1995-06-27 1995-06-27 セラミックス多層基板

Country Status (1)

Country Link
JP (1) JPH0917907A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020021768A (ja) * 2018-07-30 2020-02-06 株式会社村田製作所 集合基板
JP2020119947A (ja) * 2019-01-22 2020-08-06 イビデン株式会社 ガラス基板およびガラス基板の取扱い方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020021768A (ja) * 2018-07-30 2020-02-06 株式会社村田製作所 集合基板
JP2020119947A (ja) * 2019-01-22 2020-08-06 イビデン株式会社 ガラス基板およびガラス基板の取扱い方法

Similar Documents

Publication Publication Date Title
US6353267B1 (en) Semiconductor device having first and second sealing resins
US6459152B1 (en) Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
US6429047B1 (en) Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same
US7067903B2 (en) Heat spreader and semiconductor device and package using the same
JP3456462B2 (ja) 半導体装置及びその製造方法
CN103053021A (zh) 电子元器件及其制造方法
KR20120035900A (ko) 복합 기판의 제조 방법 및 복합 기판
JPWO2017026430A1 (ja) 高周波モジュールおよびその製造方法
KR101679657B1 (ko) 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조
US7679175B2 (en) Semiconductor device including substrate and upper plate having reduced warpage
US9735340B2 (en) Method of manufacturing an electronic component
TWI720846B (zh) 用於保護半導體晶粒之封裝加強件
EP0682363A2 (en) Via-structure of a multilayer interconnection ceramic substrate
US20040142508A1 (en) Non-planar surface for semiconductor chips
JPH0917907A (ja) セラミックス多層基板
KR20230022132A (ko) 세라믹 방열기판 제조방법
US20030019562A1 (en) Adhesive bonding of printed circuit boards to heat sinks
US7154185B2 (en) Encapsulation method for SBGA
US20240014099A1 (en) Integrated circuit device exposed die package structure with adhesive
JP5055798B2 (ja) 半導体装置の製造方法
EP3961694B1 (en) Electronic component module and silicon nitride circuit substrate
US6956297B2 (en) Electronic circuit unit that is easy to manufacture and method of manufacturing the same
KR101145258B1 (ko) 반도체 패키지 생산 시스템 및 방법
US20260001805A1 (en) Hybrid Panel with an Edge Coated Glass Panel
US5489465A (en) Edge seal technology for low dielectric/porous substrate processing