JPH09146904A - アドレス空間共有システム - Google Patents

Abstract

(57)【要約】 【課題】複数のプロセッサが協調して処理を進める並列
分散処理システム等におけるアドレス空間共有システム
に関し，実行中の任意のスレッド（プロセス）を他のプ
ロセッサに移動させる場合に生じるアドレス衝突の問題
を回避し，ローカル・メモリ空間を有効に利用できるよ
うにすることを目的とする。 【解決手段】各プロセッサ11,11'のアドレス空間を，複
数のスレッドが共有する空間と，スタック等のスレッド
間で共有しない空間とに分割する。各プロセッサ10,10'
にＣＰＵアドレス／論理アドレス変換回路12,12'を設
け，後者の非共有空間へのアクセスの場合には，そのア
クセス要求アドレスにベース・レジスタ15の値を加えて
アドレス変換を行うことにより，スタック等のアドレス
空間を相対化して任意に平行移動できるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，複数のプロセッサ
が協調して処理を進める並列分散処理システムにおい
て，複数のプロセッサまたはスレッドがアドレス空間を
共有して動作するアドレス空間共有システムに関する。

【０００２】現在の並列分散処理の環境は，それ自身の
複雑さおよび並列処理のためのプログラミングの困難さ
から一部の専門家の独占物となってしまっているが，単
一のＣＰＵによる処理のボトルネックが顕在化している
現在，一般の計算機ユーザにも容易で高性能な並列処理
を可能とする環境の提供が急務となっている。

【０００３】

【発明が解決しようとする課題】複数のプロセッサが協
調して処理を進める並列処理分散システム，特に，ＬＡ
Ｎ，ＷＡＮ環境でヘテロジーニァスな複数のプロセッサ
を１クラスタとして協調させながら一つのタスクを並列
分散処理させるようなシステム環境が考えられている。
このような並列処理環境を一般ユーザに提供する際に問
題となるのは，簡易性と習得のし易さとであるが，これ
は性能との間にトレードオフの関係を生ずる。

【０００４】従来の技術水準では，性能のために簡易性
をかなりの程度犠牲にするか，または簡易性のために大
幅な性能の低下を甘受せざるを得ない。性能に関し，プ
ロセッサ間のデータ転送の遅延とスループットが問題に
なるが，これは，本質的にはデータ転送の遅延の問題に
還元できる。並列度の高い計算では，転送するデータの
単位が小さく，転送量に関係のない転送回数だけに依存
する遅延が主だからである。転送回数に依存する遅延を
全体として減らすためには，転送するデータをある程度
バッファに蓄積しておいて，まとめて一度に転送する必
要があるが，このバッファの大きさをどの程度にすると
最適であるのかは，因子が複雑に絡み合っているため，
事実上実験してみないことには分からない。

【０００５】また，プログラムを並列実行するために
は，それを並列実行の単位に分割しなければならない。
しかし，より小さな単位に分割すればそれだけ多くのＣ
ＰＵが利用可能になる代わりに，実行の単位が小さくな
ることによる同期のオーバヘッド，コンテキスト・スイ
ッチの増加によるオーバヘッド，データの遅延，データ
転送量の増加，メモリのフラグメンテーションによるペ
ージングの増加等を招くことになり，ここでもまた，ト
レードオフを生じる。

【０００６】エンドユーザに対しても並列処理によるプ
ログラムの高速化，大規模化のメリットを享受できるよ
うにすることが望まれているが，現状では，ある程度の
性能を得るためには，エンドユーザにもエキスパート・
ユーザの持つ並列処理の煩雑なノウハウを獲得してプロ
グラムのチューニングをしてもらわなければならないと
いう矛盾に直面する。

【０００７】これらの解決の手段として，従来，並列処
理のための高級言語，例えば，手続き型として，Ｏｃｃ
ａｍ（A.Burns, PROGRAMMING IN occam 2, Addison-Wes
ley,1988）, ＨＰＦ（High Performance Fortran Foru
m, High Performance FortranLanguage Specification,
1994)，関数型として，ＣＬＥＡＮ（R.Plasmeijer and
M.van Eekelen, Functional Programming and Paralle
l Graph Rewriting, Addison-Wesley,1993），論理型と
して，ＰＡＲＬＯＧ（T.Conlon, Programmingin PARLO
G, Addison-Wesley,1989）のような高級言語が開発され
ている。

【０００８】また，高レベルのライブラリ・インタフェ
ースとして，例えばＰＶＭ（A.Geist,A.Beguelin,J.Don
garra,W.Jiang,R.Manchek and V.Sunderam, PVM:Parall
el Virtual Machine - A Users' Guide and Tutorial f
or Networked Parallel Computing -, MIT press,1994
），ＭＰＩ（Message Passing Interface Forum, MPI:
A Message-Passing Interface Standard, May 5,199
4）が開発されている。

【０００９】しかし，高級言語では十分な性能がでない
か，性能を出すためにはエキスパート並みのノウハウが
必要であり，また，高レベルのライブラリは，未だにエ
ンドユーザが使えるようなレベルに達していない。

【００１０】他の中間的な解決手段として，比較的低レ
ベルの手続き型の逐次言語と並列処理のための命令言語
を組み合わせる方法（I.Foster, R.Olson and S.Tueck
e, Productive Parallel Programming, Scientific Pro
gramming, Vol.1,pp.51-66, 1992; L.A.Crowl and T.J.
LeBlanc, Parallel Programming with Control Abstrac
tion, ACM Transactions on Programming Languages an
d Systems, Vol.16,No.3,pp.524-576, 1994）が提案さ
れている。

【００１１】これらの方法は，全ての面にわたってエン
ドユーザであるのではなく，逐次処理のエキスパートで
あるが並列処理に関しては比較的エンドユーザに近い人
を対象として，低レベルの逐次言語のチューニングと並
列処理のチューニングとを分離し，並列処理のインタフ
ェース部分だけに簡易で画一化されたチューニング・ス
タイルを導入するものである。

【００１２】本発明が対象とするシステムは，後者の考
え方にもとづくものであるが，並列処理インタフェース
部分のさらなる画一化とエキスパート・ユーザのための
汎用性とを推進し，逐次処理部分とのインタフェースに
柔軟性を持たせるために，全体を手続き型言語の意味論
で統一することを図っている。

【００１３】例えば，以上のような並列分散処理システ
ムのもとでの，ネットワーク上のワークステーション
群，あるいは専用のマルチＣＰＵの並列計算機上で並列
プログラムを実行するとき，共有メモリ機構（仮想共有
メモリ機構を含む。以下同様。）を使用して全てのＣＰ
Ｕに共有するアドレス空間（実アドレス空間または論理
アドレス空間）を構成する方法は，単一のＣＰＵを使用
したプログラミングに最も近い並列プログラミングを可
能とする方法として知られている。また，スタックその
他，各種のバッファ等のアドレス空間は，他のＣＰＵと
共有させる必要はないので，全てのアドレス空間を共有
させるのではなく，アドレス空間の一部を各ＣＰＵにロ
ーカルになるようにする方法もある。

【００１４】これらの方法の処理モデルは，複数のスレ
ッドと呼ばれる計算主体が，それぞれ共有するアドレス
空間の中で，ときに同期を取りながら相互に並列に処理
を進めるものである。各スレッドは，自分専用のスタッ
クを使用し，他のスレッドと共有するアドレス空間上
で，ＣＰＵを排他的に使用して処理を進める。すなわ
ち，スレッドは，自分専用のデータ領域あるいは一時的
なデータをスタック上に確保してＣＰＵの演算に使用し
たり，他のスレッドにＣＰＵ使用権を明け渡す時にＣＰ
Ｕのレジスタの中身を自分のスタック上に退避し，次に
ＣＰＵ使用権が自分に明け渡された時に，退避しておい
たレジスタの中身を元に戻すことにより，スレッド毎の
ＣＰＵの状態の一貫性を保持する。

【００１５】このように，スタック空間は各スレッド毎
の専用空間の集まりであるのに，全てのＣＰＵで共有さ
れてしまうと，あるＣＰＵのスレッドが使用しているた
めに他のＣＰＵには自分で使えないメモリのアドレス空
間が多くできてしまうという問題が生じる。

【００１６】また，ローカルなアドレス空間にスタック
を置く方式の場合でも，スレッドを他のＣＰＵに移動さ
せるときに，前と同じアドレス空間にスタックを配置し
なければならないので，スレッドが移動可能である場合
には，実際上，スタックを（仮想）共有アドレスに配置
しなければならず，アドレス空間の利用効率が悪くなっ
てしまう。

【００１７】図５は，以上の従来技術の問題点説明図で
ある。図５（Ａ）に示すように，ＣＰＵｉで実行してい
たスレッドＡを他のＣＰＵｊに移動させて，ＣＰＵｊ上
でスレッドＡの実行を継続する場合，ＣＰＵｊのアドレ
ス空間においても，ＣＰＵｉのアドレス空間のスレッド
Ａ用スタックと同じ位置にスタックを配置する必要があ
る。しかし，すでに他のスレッドＣ用スタックがその位
置にある場合には，アドレスの衝突が生じるので，スレ
ッドの移動が不可となる。

【００１８】スレッドＡを移動可能にするには，例えば
図５（Ｂ）に示すように，あらかじめスタックのアドレ
ス空間に全てのスレッド用のスタックが重なることのな
いように，領域をリザーブしておく必要が生じ，アドレ
ス空間という重要な資源を無駄に使用することになって
しまう。

【００１９】本発明は上記問題点の解決を図り，共有メ
モリ・システムにおいて，スレッドまたはプロセスが移
動しても，スタック等のアドレス衝突が起きないように
し，これによってアドレス空間の有効利用を可能にする
ことを目的とする。

【００２０】

【課題を解決するための手段】本発明では，アドレス空
間を共有空間と他のＣＰＵに共有されないローカル・ア
ドレス空間に分け，さらにローカル・アドレス空間中に
スタック・アドレス専用のスタック空間を構成する。そ
して，ＣＰＵからのスタック空間以外のアドレスへのメ
モリアクセスに対してはアドレス変換を行わず，スタッ
ク空間のアドレスのメモリへのアクセスに限り，自動的
にアドレスを原点からのオフセットに変換して，専用の
レジスタ（スタック・ベース・レジスタ：ｓｂｒ）の中
身を足し合わせるようにする。

【００２１】図１は，本発明の構成例を示す図である。
例えば，図１（Ａ）に示すように，ネットワーク１０で
結合された複数のプロセッサ１１，１１’上でプロセッ
サ使用権を得る計算主体である複数のスレッド１３ａ〜
１３ｄが動作するシステムにおいて，各プロセッサ１
１，１１’のメモリのアドレス空間を，複数のスレッド
が共有する第１のアドレス空間と，スレッド間で共有し
ない第２のアドレス空間とに分割して構成する。なお，
ここでは，プロセッサ使用権を得る計算主体をスレッド
として説明するが，この計算主体がプロセスであって
も，本発明を同様に適用することができる。

【００２２】各プロセッサ１１，１１’は，スレッドが
メモリにアクセスする際に指定したアドレス（これをＣ
ＰＵアドレスという）の一部を，他のアドレス（これを
論理アドレスという）に変換するＣＰＵアドレス／論理
アドレス変換回路１２，１２’を備える。

【００２３】ＣＰＵアドレス／論理アドレス変換回路１
２，１２’は，例えば図１（Ｂ）に示すような，空間判
別回路１４，ベース・レジスタ１５，加算回路１６，ア
ドレスレジスタ１７からなる回路である。

【００２４】空間判別回路１４は，スレッドからのメモ
リアクセス要求が，アドレス空間中の共有アドレス空間
（例えばスタック空間以外の空間）に対するものである
か，またはスレッド間で共有しないアドレス空間（例え
ばスタック空間）に対するものであるかを判別する回路
である。

【００２５】ベース・レジスタ１５は，スレッド間で共
有しない空間を相対アドレス空間とするためのベース・
アドレスを保持する手段であって，例えばスレッドごと
のスタックのオフセット値であるスタック・ベース・ア
ドレスを保持する。加算回路１６は，アクセス要求がス
タック空間等のスレッド間で共有しない空間に対するも
のである場合に，ベース・レジスタ１５に保持したベー
ス・アドレスを，アクセス要求のアドレスに加算する回
路である。

【００２６】アドレスレジスタ１７は，ＣＰＵアドレス
がスタック空間等の非共有空間を示すとき，加算回路１
６でベース・アドレスを加算したアドレスを保持し，ま
たＣＰＵアドレスが共有空間を示す場合には，そのＣＰ
Ｕアドレスをそのまま保持し，それを論理アドレスとし
て出力する。

【００２７】このＣＰＵアドレス／論理アドレス変換回
路１２，１２’によって，図１（Ｃ）に示すように，Ｃ
ＰＵアドレス空間での各スレッドのスタック空間の位置
は，論理アドレス空間ではアドレスの原点からベース・
レジスタ１５の値ｓｂｒが加算された位置へ移動可能と
なり，アドレスの衝突を回避することが可能となる。

【００２８】

【発明の実施の形態】本システムでは，並列化が容易で
高性能な実行環境を提供するために，例えばネットワー
ク化されたヘテロジーニァスなクラスタ上で，実行中の
任意のスレッド（またはプロセス）を適度に移動（マイ
グレート）させながら全体の処理を進めることを可能に
することと，ネットワーク上のプロセス間を高速なスト
リーム通信で結び付けることを実現する。

【００２９】すなわち，あるプロセスが通信の応答を待
っている時間にＣＰＵを他のプロセスの処理に割り当て
ることで，ＣＰＵの利用効率を上げると共に他のプロセ
スの実行による通信をも時間的にオーバラップさせて全
体として平均した場合の通信のレイテンシを低下させる
ことを可能とするシステムの提供を図る。

【００３０】このようなヘテロジーニァスな計算機環境
での柔軟な対応のために計算機に依存しない仮想コード
（中間コード）方式を採用するとともに，さらに，任意
の時点でのスレッド（プロセス）・マイグレーションを
可能とするために仮想共有メモリ機構を採用する。

【００３１】（１）仮想コード方式 本システムでは，仮想コードとこの仮想コードのインタ
プリタとをネットワーク上に複数分散配置して，仮想共
有メモリ上のリモート・メモリへのアクセスを高速な通
信に変換しながら処理を進める。

【００３２】仮想コードは，必要なときにサーバ間で転
送することもできるが，仮想コードを予め各サーバに保
持させて，移動の度の転送を不要とすることもできる。
他のＣＰＵのヒープ領域へのアクセスは，プロセスの実
行中に毎回トラップしてその都度データをセル単位で転
送する。したがって，この場合には，スレッドの移動時
に仮想コードとヒープ領域のデータを転送する必要がな
く，プロセスのスタック領域と仮想コードのインタプリ
タが使用する数個のレジスタの中身だけを転送すればよ
い。

【００３３】（２）仮想共有メモリ ここで，スタック領域も仮想共有メモリの機構で管理す
れば移動時に転送する必要はないが，スタックにアクセ
スできるのは，それを使用して処理を進めるプロセスだ
けであるので，仮想共有メモリを使用すると全てのサー
バ上にメモリ空間をリザーブしてしまい，全サーバで利
用可能なローカル・メモリ量が小さくなってしまう。ま
た，仮想共有メモリのオーバヘッドもあるため効率が低
下してしまう。

【００３４】プロセスの実行途中での動的な移動を可能
とするためには，仮想コードをネットワーク上でポジシ
ョン・インデペンダントにしておく必要がある。そのた
めには，仮想コードに表れる全てのメモリ・アドレスを
仮想的に全ての計算機で共有させることが必要である。
オペレーティング・システム（ＯＳ）のレベルでサポー
トするためには，大掛かりな仕組みの仮想共有メモリ
（D.Lenoski,J.Laudon,K.Gharachorloo,A.Gupta,J.Henn
essy, The Directory-Based Cache Coherent Protocol
for the DASH multiprocessor, IEEE Proceedings of t
he 17th Annual International Symposium on Computer
Architecture, pp.148-159, 1990)を採用しなければな
らない。

【００３５】本システムでは，任意の時点でサーバ間で
スタックを移動できるようにするために，仮想コードの
設計時に，仮想スタック・アドレス空間を仮想コードの
内部レジスタであるスタック・ベース・レジスタ（ｓｂ
ｒ）を用いて相対アドレス化する。つまり，実際の計算
機上では任意の時点でスタックの中身を別のアドレスに
コピーし，そのアドレスの先頭をスタック・ベース・レ
ジスタにセットすることにより，矛盾なく実行が継続で
きるようにする。

【００３６】すなわち，仮想コード領域は，各計算機上
で最初のプロセスが動き出す直前にリザーブされたメモ
リ空間にオンデマンドで全体を一度にコピーすればよ
い。他のライトを伴うメモリ空間およびヒープ領域は，
セルという可変長のライト・ワンスのメモリ単位で管理
し，この限定されたセルへのアクセスに関してのみ仮想
共有メモリを構築している。

【００３７】したがって，インタプリタが内部的に利用
するメモリ空間，プロセスのスタック空間，ストリーム
のバッファ等はすべてローカルな計算機上に取ることが
できるので，仮想共有メモリが扱わなければならない対
象であるセル空間はかなり小さい。しかも，セルは，ラ
イト・ワンスなので，セル・データのキャッシュのコヒ
ーレンスを保つ仕組みが省略でき，一度作られたセルの
キャッシュを恒久的なローカルなデータとして，キャッ
シュのコヒーレンスを保つ仕組みのコストなしに保持す
ることができる。これにより，仮想共有メモリ機構を用
いることによるオーバヘッドを減少させることができ
る。

【００３８】図２は，ＣＰＵのアドレス空間を仮想メモ
リ機構が使用する論理アドレスに変換する処理を説明す
る図である。図２において，スタック空間以外のＣＰＵ
アドレスｘであるＡは，そのまま論理アドレスｘのＡ’
に変換され，スタック空間のＣＰＵアドレスであるＢ
は，一旦，原点からのオフセットｙに変換された後，ス
タック・ベース・レジスタ（ｓｂｒ）の値を足され，論
理アドレス（ｓｂｒ＋ｙ）に変換される。

【００３９】このように，ＣＰＵ／論理アドレス変換を
ＣＰＵレベルで実装するため，あらかじめアドレス変換
のために最適化したアルゴリズムまたは回路を作り込む
ことができ，プログラムのレベルで明示的にアドレス変
換を施す場合に比べ，非常に高速で，これによるオーバ
ヘッドを非常に小さくすることができる。

【００４０】しかも，この小さなオーバヘッドのコスト
を払うことにより，ＣＰＵの数が増加すればするほど，
ＣＰＵが有効に使用することができるアドレス空間を全
体的に見て大きくすることができるというスケーラビリ
ティを確保できる。

【００４１】

【実施例】図３は，本発明の実施例を示す図である。ネ
ットワーク上の複数のワークステーション（プロセッサ
３０，３０’，…）で並列計算させるための言語を作
り，そのインタプリタ用に本方式のスタック・ベース・
レジスタを持つ仮想コードを設計し，それを実現してい
る。この言語は，任意のスレッドが任意の時点で他のプ
ロセッサに移動することが可能であるように設計されて
いる。

【００４２】オペレーティング・システム（ＯＳ）のス
レッド・スケジューラ３３，３３’は，プロセッサ間で
通信を行いながら，各スレッドの実行制御およびプロセ
ッサ間の移動制御を行う手段である。スレッド・スケジ
ューラ３３，３３’が管理するスレッド制御テーブル３
４，３４’には，各スレッドの実行に関する制御情報と
して，例えば，スレッドを識別するスレッドＩＤ，スレ
ッド実行時間，スレッド実行権，そのスレッドが割り当
てられているプロセッサ（ＣＰＵ）番号，どのようなと
きにスレッドのマイグレーションを行うかについての移
動条件，スタック・ベース・レジスタ（ｓｂｒ）の値，
スタック・ポインタ（ｓｐ）の値等が格納されている。
スレッド制御テーブル３４，３４’は，プロセッサ３
０，３０’がスレッドの実行スケジューリングを行うと
き，他のプロセッサへのスレッドの転送を行うときに，
登録，更新，削除される。

【００４３】図３は，プロセッサ３０のスレッドＡがプ
ロセッサ３０’へ移動するところを示している。ここ
で，スレッドＡは，プロセッサ３０上ではアドレス空間
３１のスレッド・スタックＡを使用しているが，移動先
のプロセッサ３０’のアドレス空間３１’では，既にス
レッドＣがスレッド・スタックＡのアドレスを使用して
いるので，従来の方式では，スレッド・スタックＡを移
動させることができない状態である。

【００４４】しかし，本方式の場合，プロセッサ３０上
のスレッドＡは，ｓｂｒというスタック・ベース・レジ
スタの値を持っており，これによってスタック専用のア
ドレス空間を相対化している。したがって，スレッドＡ
をプロセッサ３０からプロセッサ３０’に移動させたと
きに，プロセッサ３０’上でスタック・ベース・レジス
タの値をスレッド・スタックＣに重ならないようにｓｂ
ｒ’に変えることにより，スレッドＡはプロセッサ３
０’上でスレッド・スタックＡを問題なく使用すること
ができる。

【００４５】このように，アドレスの衝突時にスタック
・ベース・レジスタの値の変更だけでよいのは，プロセ
ッサのスタック空間のアドレスへのアクセスが，全てｓ
ｂｒに関する相対値になっているためである。また，プ
ロセッサ上で使用されるアドレス空間と仮想メモリのア
ドレス空間（論理アドレス空間）とが，ｓｂｒを用いた
アドレス変換を介して間接的に対応付けられていること
から，プロセッサ上でロード，ストアされるアドレス，
およびその他の計算に表れるアドレスが，全てプロセッ
サのＣＰＵアドレスになっているためである。

【００４６】つまり，スタック・ベース・レジスタ（ｓ
ｂｒ）を使用した相対スタック・アドレス空間では，移
動前と移動後とでアクセス要求元へ意識させることな
く，スタックの場所を論理アドレス空間内で自由に平行
移動させることができるので，ＯＳ間のネゴシエーショ
ンなしに，移動してきたスレッドのスタックを，空いて
いる任意のスタック空間にコピーすることができる。

【００４７】以上のように，スレッドＡをプロセッサ３
０からプロセッサ３０’に移動させる場合に，スレッド
・スケジューラ３３は，スレッドＡの移動により移動先
のプロセッサ３０’のアドレス空間３１’でアドレスの
衝突が発生するかどうかを判断することなく，スレッド
Ａの制御情報をプロセッサ３０’のスレッド・スケジュ
ーラ３３’に渡し，スレッドＡを移動させることができ
る。

【００４８】移動先のスレッド・スケジューラ３３’
は，スレッド・スタックＡをアドレス空間３１’におけ
る空きのスタック空間に割り当て，アドレス空間３１’
の原点からの相対値であるｓｂｒ’をスレッドＡのスレ
ッド制御情報へ設定し，実行スケジュールの契機にスレ
ッドＡにプロセッサ使用権を与えて，スレッドＡを実行
させる。

【００４９】なお，ここで，スタックポインタ（ｓｐ）
は，スタック・ベース・レジスタ（ｓｂｒ）からの相対
値を保持し，スレッドの移動後もその値が保持される。
なお，図１（Ｂ）に示すＣＰＵアドレス／論理アドレス
変換回路における空間判別回路１４において，受け取っ
たＣＰＵアドレスがスタック空間であるかそれ以外の空
間であるかを判別する方法として，本実施例では，ＣＰ
Ｕアドレスの上位２ビットが“１１”の場合にスタック
空間，上位２ビットが“１１”以外の場合にスタック空
間以外の空間と判断し，上位２ビットが“１１”であっ
て加算回路１６によりベース・レジスタ１５の値（ｓｂ
ｒ）を加算する際には，ＣＰＵアドレスの上位２ビット
をマスクし，上位２ビットを“００”にしてから，加算
している。

【００５０】この空間の判別をＣＰＵアドレスの一部を
利用して行うのではなく，例えば命令コードから得られ
る制御信号等を利用して行うようにしてもよい。図４
は，図３に示すスレッド・スケジューラの処理を中心と
した処理フローチャートである。この処理フローチャー
トは，各ＣＰＵ（プロセッサ）内のＯＳと各スレッドの
処理の流れを示しており，他のＣＰＵ（ＯＳ）からのス
レッドの受信（ステップＳ１〜Ｓ４），他のＣＰＵ（Ｏ
Ｓ）へのスレッドの送信（ステップＳ５〜Ｓ８），自Ｃ
ＰＵ内のスレッドの実行制御（ステップＳ９〜Ｓ１５）
の３つのループから構成されている。

【００５１】ステップＳ１では，他のＣＰＵ（ＯＳ）か
らのスレッドの転送要求の有無を判定する。転送要求が
あれば，ステップＳ２の処理を行い，転送要求がなけれ
ばステップＳ５の処理へ進む。

【００５２】ステップＳ２では，他のＣＰＵ（ＯＳ）か
らスレッド・スタックを受信し，その内容をアドレス空
間の空き領域にコピーする。ステップＳ３では，スレッ
ド・スタックをコピーしたアドレス空間の先頭を，その
スタック用のスタック・ベース・レジスタｓｂｒの退避
領域に設定する。この移動したスレッドのｓｂｒの値の
変更は，ＣＰＵがスタック用に確保したスタック制御テ
ーブル上のｓｂｒ用領域に書き込むことで実行する。

【００５３】ステップＳ４では，他のＣＰＵ（ＯＳ）か
ら転送されたスタックを用いるスレッドの制御情報を受
信し，スレッド制御テーブルに設定する。その後，ステ
ップＳ１へ戻る。

【００５４】ステップＳ５では，各スレッドについて，
スレッド制御テーブルにおける移動条件をチェックし，
移動するスレッドを決定する。ステップＳ６では，移動
条件を満足するスレッドが存在するかどうかを判定し，
存在する場合にはステップＳ７の処理を行い，存在しな
い場合はステップＳ９の処理へ進む。

【００５５】ステップＳ７では，他のＣＰＵ（ＯＳ）へ
移動条件に合致したスレッドのスレッド・スタックを転
送する。ステップＳ８では，他のＣＰＵ（ＯＳ）へ転送
したスタックのスレッドの制御情報をスレッド制御テー
ブルから転送し，スレッド制御テーブルにおけるその情
報を消去する。その後，ステップＳ５へ戻る。

【００５６】ステップＳ９では，実行するスレッドを決
定する。ステップＳ１０では，実行するスレッドが存在
するかどうかを判定する。存在する場合にはステップＳ
１１の処理を行い，実行可能な状態にあるスレッドが存
在しない場合には，ステップＳ１へ戻る。

【００５７】ステップＳ１１では，スタック・ベース・
レジスタ（ｓｂｒ）の値を，実行するスタックのスタッ
ク制御テーブルから得て，スタック・ベース・レジスタ
に設定する。

【００５８】ステップＳ１２では，スタックに退避して
あったその他のレジスタの中身を戻し，そのスレッドへ
コンテキスト・スイッチを行ってＣＰＵ使用権を与え
る。ステップＳ１３では，スレッドを実行する。

【００５９】ステップＳ１４では，スレッドの実行を停
止または中断する事象の発生により，レジスタのスタッ
クへの退避とＯＳへのコンテキスト・スイッチを行う。
ステップＳ１５では，スレッド制御テーブルへのスタッ
ク・ベース・レジスタ（ｓｂｒ）の値を退避し，また，
スレッド実行時間などのスレッド制御テーブルの更新を
行う。

【００６０】以上のように，本システムは，ＣＰＵ内
にスタックへのアクセスを，相対的なアドレスで行わせ
る専用のベース・レジスタを設けること，ネットワー
ク上で結合された計算機群または並列計算機で，（仮
想）共有メモリ機構を使うとき，（仮想）共有メモリの
対象にならないローカル・メモリ空間にスタック専用の
相対アドレス空間を作ること，アドレス空間を分割
し，一部に専用のベース・レジスタを使った相対アドレ
ス空間を作ることにより，共有メモリあるいは仮想共有
メモリ機構を用いるシステムにおけるローカル・メモリ
空間の有効利用が可能になる。

【００６１】

【発明の効果】以上説明したように，本発明によれば，
スタック空間をプロセッサ（ＣＰＵ）間で独立に扱うこ
とができるので，適切にスレッドを各プロセッサに分配
すると，全体として，スタック空間を（仮想）共有させ
た場合に可能な最大のスレッド数にプロセッサ数を掛け
た数に近いスレッドを動かすことができ，より大規模な
計算が可能となる。また，スレッド１個当たりのスタッ
クの大きさをより大きくして，大きなデータをスタック
上に置くことができるようになる。

【図面の簡単な説明】

【図１】本発明の構成例を示す図である。

【図２】本発明のＣＰＵのアドレス処理を説明する図で
ある。

【図３】本発明の実施例を示す図である。

【図４】スレッド・スケジューラの処理フローチャート
である。

【図５】従来技術の問題点を説明する図である。

【符号の説明】

１０ ネットワーク １１，１１’ プロセッサ １２，１２’ ＣＰＵアドレス／論理アドレス変換回路 １３ａ〜１３ｄ スレッド １４ 空間判別回路 １５ ベース・レジスタ １６ 加算回路 １７ アドレスレジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサ上でプロセッサ使用権
   を得る計算主体である複数のプロセスまたはスレッドが
   動作するシステムにおいて，メモリのアドレス空間が，
   複数のプロセスまたはスレッドが共有する第１のアドレ
   ス空間と，プロセスまたはスレッド間で共有しない第２
   のアドレス空間とに分割して構成され，前記各プロセッ
   サは，前記第２のアドレス空間の全部または特定部分を
   相対アドレス空間とするためのベース・アドレスを保持
   する手段と，プロセスまたはスレッドからのメモリアク
   セス要求が前記第２のアドレス空間の全部または特定部
   分に対するものであるかどうかを判別する手段と，アク
   セス要求が前記第２のアドレス空間の全部または特定部
   分に対するものである場合に，アクセス要求のアドレス
   に前記ベース・アドレスを加算してアドレスを変換する
   手段とを備えたことを特徴とするアドレス空間共有シス
   テム。
2. 【請求項２】 請求項１記載のアドレス空間共有システ
   ムにおいて，前記第２のアドレス空間の全部または特定
   部分は，各プロセスまたはスレッドがスタックとして使
   用するスタック空間であることを特徴とするアドレス空
   間共有システム。