JPH09129575A - 半導体基板の製造方法及びその装置 - Google Patents
半導体基板の製造方法及びその装置Info
- Publication number
- JPH09129575A JPH09129575A JP28495595A JP28495595A JPH09129575A JP H09129575 A JPH09129575 A JP H09129575A JP 28495595 A JP28495595 A JP 28495595A JP 28495595 A JP28495595 A JP 28495595A JP H09129575 A JPH09129575 A JP H09129575A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- gas
- cvd
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】本発明の目的は、Ｓｉ還元Ｗ−ＣＶＤ法におい
て、Ｗ膜の堆積反応の進行をリアルタイムで測定するこ
とによって、成膜プロセス終了時のＷ膜の膜厚または膜
質を把握できるようにした半導体基板の製造方法及びそ
の装置を提供することにある。 【解決手段】本発明は、半導体基板の表面の全部もしく
は一部に存在するＳｉによってＷＦ6ガスを還元して、
半導体基板上にＷ膜をＣＶＤ法によって形成するＳｉ還
元によるＷ−ＣＶＤ方法において、このＣＶＤ反応によ
って生成するガスの濃度推移または濃度変化を測定して
Ｗ膜の膜厚または膜質を把握することを特徴とする半導
体基板の製造方法及びその装置である。
て、Ｗ膜の堆積反応の進行をリアルタイムで測定するこ
とによって、成膜プロセス終了時のＷ膜の膜厚または膜
質を把握できるようにした半導体基板の製造方法及びそ
の装置を提供することにある。 【解決手段】本発明は、半導体基板の表面の全部もしく
は一部に存在するＳｉによってＷＦ6ガスを還元して、
半導体基板上にＷ膜をＣＶＤ法によって形成するＳｉ還
元によるＷ−ＣＶＤ方法において、このＣＶＤ反応によ
って生成するガスの濃度推移または濃度変化を測定して
Ｗ膜の膜厚または膜質を把握することを特徴とする半導
体基板の製造方法及びその装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｓｉ（シリコン）
上にＷ（タングステン）を形成するＣＶＤプロセスを用
いてＬＳＩ等の半導体基板を製造する半導体基板の製造
方法およびその装置に関する。
上にＷ（タングステン）を形成するＣＶＤプロセスを用
いてＬＳＩ等の半導体基板を製造する半導体基板の製造
方法およびその装置に関する。
【０００２】
【従来の技術】半導体装置においては、配線の微細化・
高密度化が進んできている。
高密度化が進んできている。
【０００３】Ｗは、比較的抵抗値の低い材料であり、ま
た、許容電流密度もＡｌ（アルミニューム）と比較して
高いため近年使用範囲が広がっている。現在、Ｗ配線の
形成方法は、スパッタリング法やＷＦ6（六フッ化タン
グステン）をＳｉＨ4（モノシラン）もしくはＨ2（水
素）で還元するＣＶＤが主流であるが、上記の方法の他
にＷＦ6をＳｉで還元するＣＶＤ法が、"Tungsten and O
ther Refactory Metalsfor VLSI Applications Editor:
Robert S. Bleuer 1985" "SELECTIVE CVD OF TUNGUSTEN
AND ITS APPLICATION TO MOS VLSI" pp.21-32 におい
て知られている。
た、許容電流密度もＡｌ（アルミニューム）と比較して
高いため近年使用範囲が広がっている。現在、Ｗ配線の
形成方法は、スパッタリング法やＷＦ6（六フッ化タン
グステン）をＳｉＨ4（モノシラン）もしくはＨ2（水
素）で還元するＣＶＤが主流であるが、上記の方法の他
にＷＦ6をＳｉで還元するＣＶＤ法が、"Tungsten and O
ther Refactory Metalsfor VLSI Applications Editor:
Robert S. Bleuer 1985" "SELECTIVE CVD OF TUNGUSTEN
AND ITS APPLICATION TO MOS VLSI" pp.21-32 におい
て知られている。
【０００４】
【発明の解決しようとする課題】Ｓｉ還元Ｗ−ＣＶＤ法
による成膜では、基板表面の電子状態、成膜時の基板温
度等によって反応の進行が大きく左右される。しかし、
現状では基板の表面状態、処理温度等を厳密に一定とす
ることは難しいという課題を有していた。
による成膜では、基板表面の電子状態、成膜時の基板温
度等によって反応の進行が大きく左右される。しかし、
現状では基板の表面状態、処理温度等を厳密に一定とす
ることは難しいという課題を有していた。
【０００５】本発明の目的は、上記課題を解決すべく、
Ｓｉ還元Ｗ−ＣＶＤ法において、Ｗ膜の堆積反応の進行
をリアルタイムで測定することによって、成膜プロセス
終了時のＷ膜の膜厚または膜質を把握できるようにした
半導体基板の製造方法及びその装置を提供することにあ
る。
Ｓｉ還元Ｗ−ＣＶＤ法において、Ｗ膜の堆積反応の進行
をリアルタイムで測定することによって、成膜プロセス
終了時のＷ膜の膜厚または膜質を把握できるようにした
半導体基板の製造方法及びその装置を提供することにあ
る。
【０００６】また本発明の他の目的は、Ｓｉ還元Ｗ−Ｃ
ＶＤ法において、Ｗ膜の堆積反応の進行をリアルタイム
で測定することによって、成膜プロセス終了時のＷ膜の
特性情報を把握できるようにした半導体基板の製造方法
及びその装置を提供することにある。また本発明の他の
目的は、Ｓｉ還元Ｗ−ＣＶＤ法において、リアルタイム
で得た情報を次工程以降の工程にフィードフォワード
し、Ｗ膜の状態に対して最適な処理を行うことによっ
て、不良品をつくる可能性を低減した半導体基板の製造
方法及びその装置を提供することにある。また本発明の
他の目的は、Ｓｉ還元Ｗ−ＣＶＤ法において、規格から
外れるものができた場合には、後の工程に対象製品を流
すことを防止することによって、無駄な処理を行わずに
済むようにして生産性を向上するようにした半導体基板
の製造方法及びその装置を提供することにある。
ＶＤ法において、Ｗ膜の堆積反応の進行をリアルタイム
で測定することによって、成膜プロセス終了時のＷ膜の
特性情報を把握できるようにした半導体基板の製造方法
及びその装置を提供することにある。また本発明の他の
目的は、Ｓｉ還元Ｗ−ＣＶＤ法において、リアルタイム
で得た情報を次工程以降の工程にフィードフォワード
し、Ｗ膜の状態に対して最適な処理を行うことによっ
て、不良品をつくる可能性を低減した半導体基板の製造
方法及びその装置を提供することにある。また本発明の
他の目的は、Ｓｉ還元Ｗ−ＣＶＤ法において、規格から
外れるものができた場合には、後の工程に対象製品を流
すことを防止することによって、無駄な処理を行わずに
済むようにして生産性を向上するようにした半導体基板
の製造方法及びその装置を提供することにある。
【０００７】また本発明の他の目的は、ＵＬＳＩ等の高
集積化に伴ってアスペクト比の値が著しく大きくなって
もプラグ穴にＷの埋め込みを可能にした半導体基板の製
造方法及びその装置を提供することにある。また本発明
の他の目的は、多層積層配線を形成できるようにした半
導体基板の製造方法及びその装置を提供することにあ
る。
集積化に伴ってアスペクト比の値が著しく大きくなって
もプラグ穴にＷの埋め込みを可能にした半導体基板の製
造方法及びその装置を提供することにある。また本発明
の他の目的は、多層積層配線を形成できるようにした半
導体基板の製造方法及びその装置を提供することにあ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体基板の表面の全部もしくは一部に
存在するＳｉによってＷＦ6ガスを還元して、半導体基
板上にＷ膜をＣＶＤ法によって形成するＳｉ還元による
Ｗ−ＣＶＤ方法において、このＣＶＤ反応によって生成
するガスの濃度推移または濃度変化を測定してＷ膜の膜
厚または膜質を把握することを特徴とする半導体基板の
製造方法である。また本発明は、半導体基板の表面の全
部もしくは一部に存在するＳｉによってＷＦ6ガスを還
元して、半導体基板上にＷ膜をＣＶＤ法によって形成す
るＳｉ還元によるＷ−ＣＶＤ方法において、このＣＶＤ
反応によって生成するガスの濃度推移または濃度変化を
測定してＷ膜の特性情報を把握することを特徴とする半
導体基板の製造方法である。
に、本発明は、半導体基板の表面の全部もしくは一部に
存在するＳｉによってＷＦ6ガスを還元して、半導体基
板上にＷ膜をＣＶＤ法によって形成するＳｉ還元による
Ｗ−ＣＶＤ方法において、このＣＶＤ反応によって生成
するガスの濃度推移または濃度変化を測定してＷ膜の膜
厚または膜質を把握することを特徴とする半導体基板の
製造方法である。また本発明は、半導体基板の表面の全
部もしくは一部に存在するＳｉによってＷＦ6ガスを還
元して、半導体基板上にＷ膜をＣＶＤ法によって形成す
るＳｉ還元によるＷ−ＣＶＤ方法において、このＣＶＤ
反応によって生成するガスの濃度推移または濃度変化を
測定してＷ膜の特性情報を把握することを特徴とする半
導体基板の製造方法である。
【０００９】また本発明は、半導体基板の表面の全部も
しくは一部に存在するＳｉによってＷＦ6ガスを還元し
て、半導体基板上にＷ膜をＣＶＤ法によって形成するＳ
ｉ還元によるＷ−ＣＶＤ方法において、このＣＶＤ反応
によって生成するガスの濃度推移または濃度変化を測定
し、この測定されたガスの濃度推移または濃度変化に基
づいて半導体基板の表面の雰囲気に供給するＷＦ6ガス
の供給量を制御することを特徴とする半導体基板の製造
方法である。また本発明は、半導体基板の表面の全部も
しくは一部に存在するＳｉによってＷＦ6ガスを還元し
て、半導体基板上にＷ膜をＣＶＤ法によって形成するＳ
ｉ還元によるＷ−ＣＶＤ方法において、このＣＶＤ反応
によって生成するガスの濃度推移または濃度変化を測定
し、この測定されたガスの濃度推移または濃度変化に基
づいて半導体基板を加熱する加熱量を制御することを特
徴とする半導体基板の製造方法である。また本発明は、
半導体基板の表面の全部もしくは一部に存在するＳｉに
よってＷＦ6を還元して、基板上にＷ膜をＣＶＤ法によ
って形成するＳｉ還元によるＷ−ＣＶＤ方法において、
このＣＶＤ反応によって生成するガスの濃度推移または
濃度変化を測定してＷ膜の膜厚もしくは特性情報の一方
または両方を把握し、この把握されたＷ膜の膜厚もしく
は特性情報が異常の場合にはこの半導体基板を次工程に
流さないように排除することを特徴とする半導体基板の
製造方法である。
しくは一部に存在するＳｉによってＷＦ6ガスを還元し
て、半導体基板上にＷ膜をＣＶＤ法によって形成するＳ
ｉ還元によるＷ−ＣＶＤ方法において、このＣＶＤ反応
によって生成するガスの濃度推移または濃度変化を測定
し、この測定されたガスの濃度推移または濃度変化に基
づいて半導体基板の表面の雰囲気に供給するＷＦ6ガス
の供給量を制御することを特徴とする半導体基板の製造
方法である。また本発明は、半導体基板の表面の全部も
しくは一部に存在するＳｉによってＷＦ6ガスを還元し
て、半導体基板上にＷ膜をＣＶＤ法によって形成するＳ
ｉ還元によるＷ−ＣＶＤ方法において、このＣＶＤ反応
によって生成するガスの濃度推移または濃度変化を測定
し、この測定されたガスの濃度推移または濃度変化に基
づいて半導体基板を加熱する加熱量を制御することを特
徴とする半導体基板の製造方法である。また本発明は、
半導体基板の表面の全部もしくは一部に存在するＳｉに
よってＷＦ6を還元して、基板上にＷ膜をＣＶＤ法によ
って形成するＳｉ還元によるＷ−ＣＶＤ方法において、
このＣＶＤ反応によって生成するガスの濃度推移または
濃度変化を測定してＷ膜の膜厚もしくは特性情報の一方
または両方を把握し、この把握されたＷ膜の膜厚もしく
は特性情報が異常の場合にはこの半導体基板を次工程に
流さないように排除することを特徴とする半導体基板の
製造方法である。
【００１０】また本発明は、半導体基板の表面の全部も
しくは一部に存在するＳｉによってＷＦ6ガスを還元し
て、基板上にＷ膜をＣＶＤ法によって形成するＳｉ還元
によるＷ−ＣＶＤ方法において、このＣＶＤ反応によっ
て生成するガスの濃度推移または濃度変化を測定してＷ
膜の膜厚もしくは特性情報の一方または両方を把握し、
この把握されたＷ膜の膜厚もしくは特性情報に基づいて
次工程における処理を制御することを特徴とする半導体
基板の製造方法である。また本発明は、基板上に絶縁膜
を成膜してこの絶縁膜にプラグ穴を形成するプラグ穴形
成工程と、該プラグ穴形成工程で形成されたプラグ穴に
多結晶シリコンをＣＶＤ法により成膜する多結晶シリコ
ン成膜工程と、該多結晶シリコン成膜工程によって成膜
した多結晶シリコンによってＷＦ6ガスを還元して、Ｗ
膜をＣＶＤ法によって成膜するＳｉ還元によるＷ膜成膜
工程と、該Ｓｉ還元によるＷ膜成膜工程によって成膜さ
れたＷ膜上にＷＦ6ガスを水素還元によりＷ膜を成膜し
てプラグ穴を埋め込む水素還元によるＷ膜成膜工程とを
有することを特徴とする半導体基板の製造方法である。
また本発明は、半導体基板上に多結晶シリコン膜を成膜
する多結晶シリコン膜成膜工程と、該多結晶シリコン膜
成膜工程で成膜された多結晶シリコン膜に対してエッチ
ングによって所望の配線パターンを形成する多結晶シリ
コン配線パターン形成工程と、該多結晶シリコン配線パ
ターン形成工程で形成された多結晶シリコン配線パター
ンによってＷＦ6ガスを還元してＷ膜配線パターンをＣ
ＶＤ法によって成膜するＳｉ還元によるＷ膜成膜工程と
を有することを特徴とする半導体基板の製造方法であ
る。
しくは一部に存在するＳｉによってＷＦ6ガスを還元し
て、基板上にＷ膜をＣＶＤ法によって形成するＳｉ還元
によるＷ−ＣＶＤ方法において、このＣＶＤ反応によっ
て生成するガスの濃度推移または濃度変化を測定してＷ
膜の膜厚もしくは特性情報の一方または両方を把握し、
この把握されたＷ膜の膜厚もしくは特性情報に基づいて
次工程における処理を制御することを特徴とする半導体
基板の製造方法である。また本発明は、基板上に絶縁膜
を成膜してこの絶縁膜にプラグ穴を形成するプラグ穴形
成工程と、該プラグ穴形成工程で形成されたプラグ穴に
多結晶シリコンをＣＶＤ法により成膜する多結晶シリコ
ン成膜工程と、該多結晶シリコン成膜工程によって成膜
した多結晶シリコンによってＷＦ6ガスを還元して、Ｗ
膜をＣＶＤ法によって成膜するＳｉ還元によるＷ膜成膜
工程と、該Ｓｉ還元によるＷ膜成膜工程によって成膜さ
れたＷ膜上にＷＦ6ガスを水素還元によりＷ膜を成膜し
てプラグ穴を埋め込む水素還元によるＷ膜成膜工程とを
有することを特徴とする半導体基板の製造方法である。
また本発明は、半導体基板上に多結晶シリコン膜を成膜
する多結晶シリコン膜成膜工程と、該多結晶シリコン膜
成膜工程で成膜された多結晶シリコン膜に対してエッチ
ングによって所望の配線パターンを形成する多結晶シリ
コン配線パターン形成工程と、該多結晶シリコン配線パ
ターン形成工程で形成された多結晶シリコン配線パター
ンによってＷＦ6ガスを還元してＷ膜配線パターンをＣ
ＶＤ法によって成膜するＳｉ還元によるＷ膜成膜工程と
を有することを特徴とする半導体基板の製造方法であ
る。
【００１１】また本発明は、半導体基板の表面の全部も
しくは一部に存在するＳｉによってＷＦ6を還元して、
基板上にＷ膜をＣＶＤ法によって形成するＳｉ還元によ
るＷ−ＣＶＤ装置において、このＣＶＤ反応によって生
成するガスの濃度推移または濃度変化を測定する測定手
段と、該測定手段で測定されたガスの濃度推移または濃
度変化に基づいてＷ膜の膜厚または膜質を把握する計算
手段とを備えたことを特徴とする半導体基板の製造装置
である。また本発明は、半導体基板の表面の全部もしく
は一部に存在するＳｉによってＷＦ6を還元して、基板
上にＷ膜をＣＶＤ法によって形成するＳｉ還元によるＷ
−ＣＶＤ装置において、このＣＶＤ反応によって生成す
るガスの濃度推移または濃度変化を測定する測定手段
と、該測定手段で測定されたガスの濃度推移または濃度
変化に基づいてＷ膜の特性情報（膜厚情報も含む）を把
握する計算手段とを備えたことを特徴とする半導体基板
の製造装置である。また本発明は、半導体基板の表面の
全部もしくは一部に存在するＳｉによってＷＦ6を還元
して、基板上にＷ膜をＣＶＤ法によって形成するＳｉ還
元によるＷ−ＣＶＤ装置において、このＣＶＤ反応によ
って生成するガスの濃度推移または濃度変化を測定する
測定手段と、該測定手段で測定されたガスの濃度推移ま
たは濃度変化に基づいてＷ膜の膜厚もしくは特性情報の
一方または両方を把握する計算手段と、該計算手段で把
握されたＷ膜の膜厚もしくは特性情報が異常の場合には
警報を発する警報発生手段とを備えたことを特徴とする
半導体基板の製造装置である。
しくは一部に存在するＳｉによってＷＦ6を還元して、
基板上にＷ膜をＣＶＤ法によって形成するＳｉ還元によ
るＷ−ＣＶＤ装置において、このＣＶＤ反応によって生
成するガスの濃度推移または濃度変化を測定する測定手
段と、該測定手段で測定されたガスの濃度推移または濃
度変化に基づいてＷ膜の膜厚または膜質を把握する計算
手段とを備えたことを特徴とする半導体基板の製造装置
である。また本発明は、半導体基板の表面の全部もしく
は一部に存在するＳｉによってＷＦ6を還元して、基板
上にＷ膜をＣＶＤ法によって形成するＳｉ還元によるＷ
−ＣＶＤ装置において、このＣＶＤ反応によって生成す
るガスの濃度推移または濃度変化を測定する測定手段
と、該測定手段で測定されたガスの濃度推移または濃度
変化に基づいてＷ膜の特性情報（膜厚情報も含む）を把
握する計算手段とを備えたことを特徴とする半導体基板
の製造装置である。また本発明は、半導体基板の表面の
全部もしくは一部に存在するＳｉによってＷＦ6を還元
して、基板上にＷ膜をＣＶＤ法によって形成するＳｉ還
元によるＷ−ＣＶＤ装置において、このＣＶＤ反応によ
って生成するガスの濃度推移または濃度変化を測定する
測定手段と、該測定手段で測定されたガスの濃度推移ま
たは濃度変化に基づいてＷ膜の膜厚もしくは特性情報の
一方または両方を把握する計算手段と、該計算手段で把
握されたＷ膜の膜厚もしくは特性情報が異常の場合には
警報を発する警報発生手段とを備えたことを特徴とする
半導体基板の製造装置である。
【００１２】また本発明は、半導体基板の表面の全部も
しくは一部に存在するＳｉによってＷＦ6を還元して、
基板上にＷ膜をＣＶＤ法によって形成するＳｉ還元によ
るＷ−ＣＶＤ装置において、このＣＶＤ反応によって生
成するガスの濃度推移または濃度変化を測定する測定手
段と、該測定手段で測定されたガスの濃度推移または濃
度変化に基づいてＷ膜の膜厚もしくは特性情報の一方ま
たは両方を把握する計算手段と、該計算手段で把握され
たＷ膜の膜厚もしくは特性情報が異常の場合にはこのＷ
膜が形成された半導体基板を排除する排除手段とを有す
ることを特徴とする半導体基板の製造装置である。また
本発明は、Ｓｉ還元Ｗ−ＣＶＤプロセスにおいて、反応
の進行に伴い発生する反応生成ガスの濃度を四重極質量
分析計等によって測定し、この測定結果を基に既知で安
定であるガスの分圧を基準にとるなどして、堆積反応に
ともなって発生する反応生成ガスの推移を求め、この反
応生成ガスの推移により堆積膜厚を求めることを特徴と
する。また本発明は、この求められた堆積膜厚に関する
情報を次工程以降の処理装置に送ることを特徴とする。
また本発明は、この求められた膜厚に関する規格をあら
かじめ定めておくことにより、この規格から堆積膜厚が
外れる場合には、異常処理と判断することを特徴とす
る。即ち、本発明は、Ｓｉ還元Ｗ−ＣＶＤプロセスにお
いて、堆積反応をリアルタイムに把握し、その堆積反応
の結果を次工程にフィードバックしたり、その堆積反応
の結果が異常の場合には、この半導体基板を次工程に流
さないように排除することを特徴とするものである。
しくは一部に存在するＳｉによってＷＦ6を還元して、
基板上にＷ膜をＣＶＤ法によって形成するＳｉ還元によ
るＷ−ＣＶＤ装置において、このＣＶＤ反応によって生
成するガスの濃度推移または濃度変化を測定する測定手
段と、該測定手段で測定されたガスの濃度推移または濃
度変化に基づいてＷ膜の膜厚もしくは特性情報の一方ま
たは両方を把握する計算手段と、該計算手段で把握され
たＷ膜の膜厚もしくは特性情報が異常の場合にはこのＷ
膜が形成された半導体基板を排除する排除手段とを有す
ることを特徴とする半導体基板の製造装置である。また
本発明は、Ｓｉ還元Ｗ−ＣＶＤプロセスにおいて、反応
の進行に伴い発生する反応生成ガスの濃度を四重極質量
分析計等によって測定し、この測定結果を基に既知で安
定であるガスの分圧を基準にとるなどして、堆積反応に
ともなって発生する反応生成ガスの推移を求め、この反
応生成ガスの推移により堆積膜厚を求めることを特徴と
する。また本発明は、この求められた堆積膜厚に関する
情報を次工程以降の処理装置に送ることを特徴とする。
また本発明は、この求められた膜厚に関する規格をあら
かじめ定めておくことにより、この規格から堆積膜厚が
外れる場合には、異常処理と判断することを特徴とす
る。即ち、本発明は、Ｓｉ還元Ｗ−ＣＶＤプロセスにお
いて、堆積反応をリアルタイムに把握し、その堆積反応
の結果を次工程にフィードバックしたり、その堆積反応
の結果が異常の場合には、この半導体基板を次工程に流
さないように排除することを特徴とするものである。
【００１３】また本発明は、堆積反応にともなって発生
する反応生成ガスの推移（反応生成ガスの濃度の変化）
を測定する四重極質量分析計等の気体濃度分析装置と、
該気体濃度分析装置によって測定された反応生成ガスの
発生量より反応速度を算出して、これを逐次積算するこ
とによって堆積膜厚を求める演算手段（計算機）とを備
えたことを特徴とする。また本発明は、堆積膜厚等の情
報を後の工程に送るための通信手段を備えることを特徴
とする。また本発明は、堆積膜厚等の情報を予め教示さ
れた量と比較し、膜厚異常などの判断を行うための演算
手段を備えることを特徴とする。また本発明は、膜厚異
常時にその旨表示、または警報を発する手段を備えるこ
とを特徴とする。また本発明は、成膜量を逐次記録する
手段を備えることを特徴とする。また本発明は、この記
録を参照する手段を備えることを特徴とする。
する反応生成ガスの推移（反応生成ガスの濃度の変化）
を測定する四重極質量分析計等の気体濃度分析装置と、
該気体濃度分析装置によって測定された反応生成ガスの
発生量より反応速度を算出して、これを逐次積算するこ
とによって堆積膜厚を求める演算手段（計算機）とを備
えたことを特徴とする。また本発明は、堆積膜厚等の情
報を後の工程に送るための通信手段を備えることを特徴
とする。また本発明は、堆積膜厚等の情報を予め教示さ
れた量と比較し、膜厚異常などの判断を行うための演算
手段を備えることを特徴とする。また本発明は、膜厚異
常時にその旨表示、または警報を発する手段を備えるこ
とを特徴とする。また本発明は、成膜量を逐次記録する
手段を備えることを特徴とする。また本発明は、この記
録を参照する手段を備えることを特徴とする。
【００１４】また本発明は、半導体基板表面の全部、も
しくは一部に存在するＳｉによってＷＦ6を還元し、基
板上にＷ（タングステン）を化学気相蒸着法によって形
成する装置において、反応容器内のガス組成を分析する
分析手段を備えることを特徴とする半導体の製造装置で
ある。また本発明は、半導体基板表面の全部、もしくは
一部に存在するＳｉによってＷＦ6を還元し、基板上に
Ｗ（タングステン）を化学気相蒸着法によって形成する
装置において、反応容器内のガス組成を分析する分析手
段と、前記分析手段により分析された結果より、反応槽
内での総反応量を算出する演算手段と、Ｗ膜形成の後の
工程に属するプロセス処理装置に対して、演算結果を通
信によって伝達する通信手段とを備えることを特徴とし
た半導体の製造装置である。また本発明は、半導体基板
表面の全部、もしくは一部に存在するＳｉによってＷＦ
6を還元し、基板上にＷ（タングステン）を化学気相蒸
着法によって形成する装置において、反応容器内のガス
組成を分析する分析手段と、ガス組成の推移の規格値、
成膜反応量の規格値のうち少なくとも一を記憶しておく
記憶手段と、前記ガス組成を分析する手段により分析さ
れた結果と前記記憶手段に予め記憶しておいたデータを
比較する比較手段とを備えることを特徴とした半導体の
製造装置である。
しくは一部に存在するＳｉによってＷＦ6を還元し、基
板上にＷ（タングステン）を化学気相蒸着法によって形
成する装置において、反応容器内のガス組成を分析する
分析手段を備えることを特徴とする半導体の製造装置で
ある。また本発明は、半導体基板表面の全部、もしくは
一部に存在するＳｉによってＷＦ6を還元し、基板上に
Ｗ（タングステン）を化学気相蒸着法によって形成する
装置において、反応容器内のガス組成を分析する分析手
段と、前記分析手段により分析された結果より、反応槽
内での総反応量を算出する演算手段と、Ｗ膜形成の後の
工程に属するプロセス処理装置に対して、演算結果を通
信によって伝達する通信手段とを備えることを特徴とし
た半導体の製造装置である。また本発明は、半導体基板
表面の全部、もしくは一部に存在するＳｉによってＷＦ
6を還元し、基板上にＷ（タングステン）を化学気相蒸
着法によって形成する装置において、反応容器内のガス
組成を分析する分析手段と、ガス組成の推移の規格値、
成膜反応量の規格値のうち少なくとも一を記憶しておく
記憶手段と、前記ガス組成を分析する手段により分析さ
れた結果と前記記憶手段に予め記憶しておいたデータを
比較する比較手段とを備えることを特徴とした半導体の
製造装置である。
【００１５】また本発明は、前記半導体の製造装置にお
いて、成膜異常時に警報を発する警報手段を備えること
を特徴とする。また本発明は、前記半導体の製造装置に
おいて、前記比較手段において、処理が異常であると判
断される基板を後の工程に流すことを防止するための判
断機能を備えることを特徴とする。以上説明したよう
に、本発明は、Ｓｉ還元Ｗ−ＣＶＤプロセスにおいて、
反応生成ガスの濃度を測定し、この結果を基に堆積膜厚
を求め、この情報を次工程以降の処理装置に送るように
したので、次工程以降の工程において膜の状態に対して
最適な例えばエッチング処理を行うことができ、不良品
をつくる可能性を低減することができる効果を奏する。
また本発明は、Ｓｉ還元Ｗ−ＣＶＤプロセスにおいて、
膜厚に関する規格をあらかじめ定めておくことにより、
この規格から堆積膜厚が外れる場合には異常処理と判断
し後の工程に対象製品を流すことを防止することによっ
て、次工程以降の無駄な処理を行わずに済むようにする
ようにし、生産性の向上に寄与することができる効果を
奏する。
いて、成膜異常時に警報を発する警報手段を備えること
を特徴とする。また本発明は、前記半導体の製造装置に
おいて、前記比較手段において、処理が異常であると判
断される基板を後の工程に流すことを防止するための判
断機能を備えることを特徴とする。以上説明したよう
に、本発明は、Ｓｉ還元Ｗ−ＣＶＤプロセスにおいて、
反応生成ガスの濃度を測定し、この結果を基に堆積膜厚
を求め、この情報を次工程以降の処理装置に送るように
したので、次工程以降の工程において膜の状態に対して
最適な例えばエッチング処理を行うことができ、不良品
をつくる可能性を低減することができる効果を奏する。
また本発明は、Ｓｉ還元Ｗ−ＣＶＤプロセスにおいて、
膜厚に関する規格をあらかじめ定めておくことにより、
この規格から堆積膜厚が外れる場合には異常処理と判断
し後の工程に対象製品を流すことを防止することによっ
て、次工程以降の無駄な処理を行わずに済むようにする
ようにし、生産性の向上に寄与することができる効果を
奏する。
【００１６】また本発明は、Ｓｉ還元Ｗ−ＣＶＤプロセ
スにおいて、四重極質量分析計等の反応容器内のガス濃
度を分析する手段を備えることによって、リアルタイム
で成膜処理の進行を確認することができる。また本発明
は、Ｓｉ還元Ｗ−ＣＶＤプロセスにおいて、堆積反応が
開始することで反応にともなって発生するガスの濃度の
変化を検出し、反応生成ガスの発生量より反応速度を算
出、これを逐次積算することによって堆積膜厚を求める
ように構成したので、次工程以降の工程において、膜の
状態に対して最適な処理を行うことができ、更にこの算
出した堆積膜厚等の情報を予め教示された量と比較して
膜厚異常などの判断を行うことによって、異常処理と判
断した製品を後の工程に対象製品を流すことを防止する
ことができる。
スにおいて、四重極質量分析計等の反応容器内のガス濃
度を分析する手段を備えることによって、リアルタイム
で成膜処理の進行を確認することができる。また本発明
は、Ｓｉ還元Ｗ−ＣＶＤプロセスにおいて、堆積反応が
開始することで反応にともなって発生するガスの濃度の
変化を検出し、反応生成ガスの発生量より反応速度を算
出、これを逐次積算することによって堆積膜厚を求める
ように構成したので、次工程以降の工程において、膜の
状態に対して最適な処理を行うことができ、更にこの算
出した堆積膜厚等の情報を予め教示された量と比較して
膜厚異常などの判断を行うことによって、異常処理と判
断した製品を後の工程に対象製品を流すことを防止する
ことができる。
【００１７】
【発明の実施の形態】以下、本発明に係る第１の実施例
について詳細に説明する。本発明に係るＳｉ還元Ｗ−Ｃ
ＶＤ法は、還元剤として基板（ウエハ）の表面に存在す
るＳｉを用いる。このＳｉ還元Ｗ−ＣＶＤ法は、還元剤
であるＳｉは当初は気相−固相界面に存在するが、Ｗが
析出し始めるとＳｉ表面がＷで覆われてしまう。しか
し、Ｗの膜厚が薄いうちはＷ相内をＳｉ原子は拡散し、
気相との界面に達したＳｉによって原料ガス（ＷＦ6ガ
ス）が還元されるため更に反応が進行する。Ｓｉの気−
固界面への到達量は堆積した膜厚が厚くなるにつれ減少
し、やがて原料ガスの供給が続いていても、もはや成膜
反応はほとんど進まなくなる。このような自然に膜成長
が停止する現象をセルフリミッティングと呼ぶ。Ｓｉの
拡散過程は、基板の温度によって大きく左右され、温度
が高いと拡散が促進されるため、セルフリミッティング
により成膜が停止するまでの反応量は多くなり、逆に温
度が低いと反応量は少なくなる。また、成膜前のＳｉ表
面の状態によっても、反応の推移が変動する。基板表面
に酸化膜が形成されていると、ＷＦ6が基板表面に供給
されてもすぐには反応が始まらず、成膜反応の開始が遅
れる現象があることがわかっている。本発明に係るＳｉ
還元Ｗ−ＣＶＤプロセスにおいては、基板の表面の電子
状態、成膜時の基板温度等によって反応の進行が大きく
左右されることになる。そこで、本発明は、Ｓｉ還元Ｗ
−ＣＶＤプロセスにおいて堆積反応の進行をリアルタイ
ムで測定することによって、成膜プロセス終了時の膜
厚、膜質を把握するようにしたことにある。
について詳細に説明する。本発明に係るＳｉ還元Ｗ−Ｃ
ＶＤ法は、還元剤として基板（ウエハ）の表面に存在す
るＳｉを用いる。このＳｉ還元Ｗ−ＣＶＤ法は、還元剤
であるＳｉは当初は気相−固相界面に存在するが、Ｗが
析出し始めるとＳｉ表面がＷで覆われてしまう。しか
し、Ｗの膜厚が薄いうちはＷ相内をＳｉ原子は拡散し、
気相との界面に達したＳｉによって原料ガス（ＷＦ6ガ
ス）が還元されるため更に反応が進行する。Ｓｉの気−
固界面への到達量は堆積した膜厚が厚くなるにつれ減少
し、やがて原料ガスの供給が続いていても、もはや成膜
反応はほとんど進まなくなる。このような自然に膜成長
が停止する現象をセルフリミッティングと呼ぶ。Ｓｉの
拡散過程は、基板の温度によって大きく左右され、温度
が高いと拡散が促進されるため、セルフリミッティング
により成膜が停止するまでの反応量は多くなり、逆に温
度が低いと反応量は少なくなる。また、成膜前のＳｉ表
面の状態によっても、反応の推移が変動する。基板表面
に酸化膜が形成されていると、ＷＦ6が基板表面に供給
されてもすぐには反応が始まらず、成膜反応の開始が遅
れる現象があることがわかっている。本発明に係るＳｉ
還元Ｗ−ＣＶＤプロセスにおいては、基板の表面の電子
状態、成膜時の基板温度等によって反応の進行が大きく
左右されることになる。そこで、本発明は、Ｓｉ還元Ｗ
−ＣＶＤプロセスにおいて堆積反応の進行をリアルタイ
ムで測定することによって、成膜プロセス終了時の膜
厚、膜質を把握するようにしたことにある。
【００１８】図１は本発明を用いて、ウエハ上に形成し
た多結晶Ｓｉ膜上にＷ膜を形成するプロセスのためのシ
ステム構成の一実施例を示す図である。この例では反応
生成ガスの濃度を測定し、この結果を基に堆積膜厚、及
び膜質を求め、この情報を次工程以降の処理装置（例え
ばエッチング装置）に送ることによって、次工程以降の
工程において、膜の状態に対して最適な処理（例えばエ
ッチング処理）を行うように構成した。図１において、
ＣＶＤ成膜装置１は、ウエハ等の基板を搬入、搬出する
ロードロック室２と、ウエハ等の基板を搬送する搬送ア
ームが設けられた搬送室３と、ウエハ等の基板に対して
ＣＶＤ成膜を行う反応室４とによって構成される。これ
らロードロック室２、搬送室３および反応室４は、各々
真空排気手段が接続されている。ガス分析装置５は、反
応室４内のガス組成、特に反応生成ガスの濃度推移をモ
ニタするものである。計算機（演算装置）６は、ガス分
析装置５で取得したガス分析の結果を演算処理するもの
である。即ち、計算機（演算装置）６は、ガス分析装置
５で測定または検出される堆積反応にともなって発生す
る反応生成ガスの濃度推移、即ち堆積反応が開始するこ
とで反応にともなって発生する反応生成ガスの濃度変化
を算出し、この算出された反応生成ガスの濃度推移（反
応生成ガスの濃度変化）から得られる反応生成ガスの発
生量より反応速度を算出し、これを逐次積算することに
よって予想される堆積膜厚を求めたり、成膜遅れ時間を
算出することによって堆積膜質を推定したりするもので
ある。通信手段７は、堆積膜厚および堆積膜質等の情報
を後の工程（例えばエッチング工程）に送るためのもの
である。
た多結晶Ｓｉ膜上にＷ膜を形成するプロセスのためのシ
ステム構成の一実施例を示す図である。この例では反応
生成ガスの濃度を測定し、この結果を基に堆積膜厚、及
び膜質を求め、この情報を次工程以降の処理装置（例え
ばエッチング装置）に送ることによって、次工程以降の
工程において、膜の状態に対して最適な処理（例えばエ
ッチング処理）を行うように構成した。図１において、
ＣＶＤ成膜装置１は、ウエハ等の基板を搬入、搬出する
ロードロック室２と、ウエハ等の基板を搬送する搬送ア
ームが設けられた搬送室３と、ウエハ等の基板に対して
ＣＶＤ成膜を行う反応室４とによって構成される。これ
らロードロック室２、搬送室３および反応室４は、各々
真空排気手段が接続されている。ガス分析装置５は、反
応室４内のガス組成、特に反応生成ガスの濃度推移をモ
ニタするものである。計算機（演算装置）６は、ガス分
析装置５で取得したガス分析の結果を演算処理するもの
である。即ち、計算機（演算装置）６は、ガス分析装置
５で測定または検出される堆積反応にともなって発生す
る反応生成ガスの濃度推移、即ち堆積反応が開始するこ
とで反応にともなって発生する反応生成ガスの濃度変化
を算出し、この算出された反応生成ガスの濃度推移（反
応生成ガスの濃度変化）から得られる反応生成ガスの発
生量より反応速度を算出し、これを逐次積算することに
よって予想される堆積膜厚を求めたり、成膜遅れ時間を
算出することによって堆積膜質を推定したりするもので
ある。通信手段７は、堆積膜厚および堆積膜質等の情報
を後の工程（例えばエッチング工程）に送るためのもの
である。
【００１９】半導体基板（ウエハ）１６は、ロードロッ
ク室２で真空内に入れられ、搬送アームにより搬送室３
を経て、ゲートバルブを介して反応室４内にセットさ
れ、成膜処理が行われる。成膜処理中には、ガス分析装
置５を用いて反応室４内のガス組成、特に反応生成ガス
の濃度推移をモニタする。ここではガス分析装置５とし
て四重極質量分析計（ＱＭＳ）を用いる。反応室４にお
けるプロセスが、Ｓｉ還元Ｗ−ＣＶＤプロセスの場合に
は、次の（化１）式に示す反応が行われ、主反応生成ガ
スとしてＳｉＦ4が発生する。ＷＦ6は原料ガスである。 ３Ｓｉ＋２ＷＦ6 ⇒ ２Ｗ＋３ＳｉＦ4 （化１） このため、ＱＭＳ５で反応生成ガスをモニタする際に
は、ＳｉＦ4の開裂によって発生するＳｉＦ3＋（この
＋：イオン）の推移を観測するのが有効である。
ク室２で真空内に入れられ、搬送アームにより搬送室３
を経て、ゲートバルブを介して反応室４内にセットさ
れ、成膜処理が行われる。成膜処理中には、ガス分析装
置５を用いて反応室４内のガス組成、特に反応生成ガス
の濃度推移をモニタする。ここではガス分析装置５とし
て四重極質量分析計（ＱＭＳ）を用いる。反応室４にお
けるプロセスが、Ｓｉ還元Ｗ−ＣＶＤプロセスの場合に
は、次の（化１）式に示す反応が行われ、主反応生成ガ
スとしてＳｉＦ4が発生する。ＷＦ6は原料ガスである。 ３Ｓｉ＋２ＷＦ6 ⇒ ２Ｗ＋３ＳｉＦ4 （化１） このため、ＱＭＳ５で反応生成ガスをモニタする際に
は、ＳｉＦ4の開裂によって発生するＳｉＦ3＋（この
＋：イオン）の推移を観測するのが有効である。
【００２０】ガス分析装置（ＱＭＳ）５での測定結果を
計算機（演算装置）６へ送信し、計算機（演算装置）６
において膜厚、及び膜質に関するデータを算出する。
計算機（演算装置）６へ送信し、計算機（演算装置）６
において膜厚、及び膜質に関するデータを算出する。
【００２１】図２に成膜処理中に四重極質量分析計（Ｑ
ＭＳ）５でＳｉＦ3＋（この＋：イオン）濃度の推移を
測定した結果の一例を示す。図２の横軸は時間の推移を
示している。縦軸はガス分析装置５からモニタされたＳ
ｉＦ3＋（この＋：イオン）による信号から計算機（演
算装置）６によって求めた反応生成ガス（ＳｉＦ4）の
相対濃度１０１を示す。但し、説明の便宜のために特に
正しいスケールにはなっていない。図２には原料ガス
（ＷＦ6）の反応室４内への流入を開始した時点（反応
原料ガス導入時点）１０２と、原料ガスの流入を停止し
た時点（反応原料ガス導入停止時点）１０６とが示され
ている。反応生成ガス（ＳｉＦ4）の濃度は時点１０２
から若干の増加を示し、１０秒程度遅れた時点（成膜反
応開始時点）１０５で明瞭な増加を示し、Ｓｉ基板上で
堆積反応が始まったことを示している。このことは、原
料ガス（ＷＦ6）が供給されても堆積反応が開始される
までには、成膜遅れ時間１０４が存在することを示して
いる。１０７は実成膜時間を示す。この成膜遅れ時間１
０４はウエハの表面状態等で大きく左右されることがわ
かっており、数秒以下になる場合も有り得るし、また１
分以上になる場合もある。この成膜遅れ時間１０４の長
さによって堆積する膜質が変動する。一般にこの成膜遅
れ時間が長いと、膜質の悪い膜が形成されることが分か
っている。従って、計算機６がこの成膜遅れ時間１０４
の長さを算出することによって、堆積された膜質を推定
することができる。
ＭＳ）５でＳｉＦ3＋（この＋：イオン）濃度の推移を
測定した結果の一例を示す。図２の横軸は時間の推移を
示している。縦軸はガス分析装置５からモニタされたＳ
ｉＦ3＋（この＋：イオン）による信号から計算機（演
算装置）６によって求めた反応生成ガス（ＳｉＦ4）の
相対濃度１０１を示す。但し、説明の便宜のために特に
正しいスケールにはなっていない。図２には原料ガス
（ＷＦ6）の反応室４内への流入を開始した時点（反応
原料ガス導入時点）１０２と、原料ガスの流入を停止し
た時点（反応原料ガス導入停止時点）１０６とが示され
ている。反応生成ガス（ＳｉＦ4）の濃度は時点１０２
から若干の増加を示し、１０秒程度遅れた時点（成膜反
応開始時点）１０５で明瞭な増加を示し、Ｓｉ基板上で
堆積反応が始まったことを示している。このことは、原
料ガス（ＷＦ6）が供給されても堆積反応が開始される
までには、成膜遅れ時間１０４が存在することを示して
いる。１０７は実成膜時間を示す。この成膜遅れ時間１
０４はウエハの表面状態等で大きく左右されることがわ
かっており、数秒以下になる場合も有り得るし、また１
分以上になる場合もある。この成膜遅れ時間１０４の長
さによって堆積する膜質が変動する。一般にこの成膜遅
れ時間が長いと、膜質の悪い膜が形成されることが分か
っている。従って、計算機６がこの成膜遅れ時間１０４
の長さを算出することによって、堆積された膜質を推定
することができる。
【００２２】また堆積終了時点（成膜反応停止時点）１
０３では、原料ガス（ＷＦ6）の供給が停止されていな
いにも関わらず、反応生成ガス濃度が低下し始める。こ
れは、セルフリミッティングにより、成膜が停止してし
まったことを示す。計算機（演算装置）６では、ＳｉＦ
4濃度の推移を微分するなどしてＳｉ基板上の堆積開始
時点（成膜反応開始時点）１０５、堆積終了時点（成膜
反応停止時点）１０３を求め、この間の成膜反応速度の
積分値より堆積反応量を計算する。計算機６は、以上の
計算を成膜プロセス中に逐次行うことで、処理終了時点
で堆積膜厚を算出することができる。ところで、計算機
６において算出するＷ膜の堆積膜厚および膜質に関する
データは、前記した如く、半導体基板（ウエハ）の表面
の電子状態や成膜時の基板温度等による反応の進行変化
に応じて変化することになる。従って、ロードロック室
２に搬入されて反応室４にセットされる半導体基板の種
類（表面の電子状態）の情報を入力手段１０を用いて計
算機６に入力し、図３に示すように加熱ランプ２３等に
よって加熱される半導体基板２０の温度を赤外温度計
（図示せず）等によって測定して計算機６に入力するこ
とによって、計算機６は、更に正確なＷ膜の堆積膜厚お
よび膜質に関するデータを得ることができる。これによ
り成膜後、半導体基板全数について検査することなく、
計算機６は半導体基板に成膜されたＷ膜の膜厚および膜
質を把握することができる。
０３では、原料ガス（ＷＦ6）の供給が停止されていな
いにも関わらず、反応生成ガス濃度が低下し始める。こ
れは、セルフリミッティングにより、成膜が停止してし
まったことを示す。計算機（演算装置）６では、ＳｉＦ
4濃度の推移を微分するなどしてＳｉ基板上の堆積開始
時点（成膜反応開始時点）１０５、堆積終了時点（成膜
反応停止時点）１０３を求め、この間の成膜反応速度の
積分値より堆積反応量を計算する。計算機６は、以上の
計算を成膜プロセス中に逐次行うことで、処理終了時点
で堆積膜厚を算出することができる。ところで、計算機
６において算出するＷ膜の堆積膜厚および膜質に関する
データは、前記した如く、半導体基板（ウエハ）の表面
の電子状態や成膜時の基板温度等による反応の進行変化
に応じて変化することになる。従って、ロードロック室
２に搬入されて反応室４にセットされる半導体基板の種
類（表面の電子状態）の情報を入力手段１０を用いて計
算機６に入力し、図３に示すように加熱ランプ２３等に
よって加熱される半導体基板２０の温度を赤外温度計
（図示せず）等によって測定して計算機６に入力するこ
とによって、計算機６は、更に正確なＷ膜の堆積膜厚お
よび膜質に関するデータを得ることができる。これによ
り成膜後、半導体基板全数について検査することなく、
計算機６は半導体基板に成膜されたＷ膜の膜厚および膜
質を把握することができる。
【００２３】この堆積膜厚に関する情報を通信手段７に
よって、次工程以降の製造装置（例えばエッチング装
置）８に送ることにより、次工程以降での処理（例えば
エッチング処理）を最適に行うことができる。即ち、例
えば、堆積膜厚に関する情報をエッチング装置８に送
り、このエッチング装置８におけるエッチング処理時間
の決定に用いることができる。
よって、次工程以降の製造装置（例えばエッチング装
置）８に送ることにより、次工程以降での処理（例えば
エッチング処理）を最適に行うことができる。即ち、例
えば、堆積膜厚に関する情報をエッチング装置８に送
り、このエッチング装置８におけるエッチング処理時間
の決定に用いることができる。
【００２４】また、堆積膜厚に関する情報は、次工程以
降の製造装置８の代わりに、製造条件を統括管理する計
算機（演算装置）９に送り、この計算機９を通して製造
装置８に指示を送る構成をとることも可能である。製品
ウエハ（半導体基板）１６の規格を、キーボード、ディ
スク等からなる入力手段１０を用いて入力して記憶装置
１４に記憶しておく。一方警報装置１１は異常を製造担
当者などに知らせるものである。これにより計算機（演
算装置）６は、Ｓｉ還元Ｗ−ＣＶＤプロセス成膜処理結
果（堆積膜厚に関する情報）は記憶装置１４に記憶して
おいた規格と照らし合わされ、規格から外れた場合に
は、警報装置１１へ出力する。警報装置１１としては、
ブザー、表示機等を使用する。警報装置１１は、通常Ｃ
ＶＤ成膜装置１のそばに設置するが、ネットワーク等の
通信手段１２を使用して離れたところでプリンタ等の出
力手段１３によって出力することもできる。ネットワー
ク等の通信手段１２を使用すれば、例えば、生産ライン
の集中監視室で、複数のＣＶＤ成膜装置１を一括監視す
ることができる。また、例えば離れたところにある製造
担当者の机上等に不良発生の表示ができるようにすれ
ば、不良発生に対する処置を速やかに行うことができ
る。
降の製造装置８の代わりに、製造条件を統括管理する計
算機（演算装置）９に送り、この計算機９を通して製造
装置８に指示を送る構成をとることも可能である。製品
ウエハ（半導体基板）１６の規格を、キーボード、ディ
スク等からなる入力手段１０を用いて入力して記憶装置
１４に記憶しておく。一方警報装置１１は異常を製造担
当者などに知らせるものである。これにより計算機（演
算装置）６は、Ｓｉ還元Ｗ−ＣＶＤプロセス成膜処理結
果（堆積膜厚に関する情報）は記憶装置１４に記憶して
おいた規格と照らし合わされ、規格から外れた場合に
は、警報装置１１へ出力する。警報装置１１としては、
ブザー、表示機等を使用する。警報装置１１は、通常Ｃ
ＶＤ成膜装置１のそばに設置するが、ネットワーク等の
通信手段１２を使用して離れたところでプリンタ等の出
力手段１３によって出力することもできる。ネットワー
ク等の通信手段１２を使用すれば、例えば、生産ライン
の集中監視室で、複数のＣＶＤ成膜装置１を一括監視す
ることができる。また、例えば離れたところにある製造
担当者の机上等に不良発生の表示ができるようにすれ
ば、不良発生に対する処置を速やかに行うことができ
る。
【００２５】また計算機６は、上記ガス分析装置（ＱＭ
Ｓ）５での測定結果および演算結果（堆積膜厚に関する
情報）を記憶装置１４に記憶しておくことで、これらの
データを後で参照することが可能となる。また計算機６
において、著しく膜厚が規格値から外れたと判断された
とき、この情報を通信手段（ネットワーク）７を通して
ハンドリング装置等によって構成された不良ウエハ排除
手段１５に送信し、ＣＶＤ成膜装置１のロードロック室
２から搬出された成膜された製品ウエハ（半導体基板）
１６の中から規格外となったウエハ１７を排除する。こ
れによって規格外となった対象製品ウエハ（半導体基
板）１６を次工程以降に送らないようにすることが可能
となる。この場合、処理されたウエハの膜厚と規格値と
の比較を計算機６において行い、膜厚が規格から外れた
ときには通信手段７を通して不良ウエハ排除手段１５に
膜厚が規格値から外れたウエハを排除するする旨の指示
を行う。不良ウエハ排除手段１５では、製品ウエハ１６
の中から規格外となったウエハ１７を排除する。
Ｓ）５での測定結果および演算結果（堆積膜厚に関する
情報）を記憶装置１４に記憶しておくことで、これらの
データを後で参照することが可能となる。また計算機６
において、著しく膜厚が規格値から外れたと判断された
とき、この情報を通信手段（ネットワーク）７を通して
ハンドリング装置等によって構成された不良ウエハ排除
手段１５に送信し、ＣＶＤ成膜装置１のロードロック室
２から搬出された成膜された製品ウエハ（半導体基板）
１６の中から規格外となったウエハ１７を排除する。こ
れによって規格外となった対象製品ウエハ（半導体基
板）１６を次工程以降に送らないようにすることが可能
となる。この場合、処理されたウエハの膜厚と規格値と
の比較を計算機６において行い、膜厚が規格から外れた
ときには通信手段７を通して不良ウエハ排除手段１５に
膜厚が規格値から外れたウエハを排除するする旨の指示
を行う。不良ウエハ排除手段１５では、製品ウエハ１６
の中から規格外となったウエハ１７を排除する。
【００２６】上記では、膜厚のみを管理の対象としてい
るが、必要に応じて原料ガス導入開始１０２から堆積開
始時点１０４までの成膜遅れ時間や堆積開始時点１０４
から堆積終了時点１０３までの堆積時間等についても規
格値を設定しておくことにより、計算機６において膜質
の管理を行うことも可能となる。即ち、計算機６は、ガ
ス分析装置５からモニタされる反応生成ガスの濃度推移
に基づいて、原料ガス導入開始１０２から堆積開始時点
１０４までの成膜遅れ時間や堆積開始時点１０４から堆
積終了時点１０３までの堆積時間等について算出するこ
とによって膜質を推定して管理することができる。また
計算機６は、ＣＶＤ成膜装置（成膜処理装置）１におい
て、処理が終わった半導体基板（ウエハ）への反応進行
の過程に関する情報を基に、制御手段１８を用いてフィ
ードバック制御することも可能である。図３は、制御手
段１８によるフィードバック制御を実行することが可能
なＣＶＤ成膜装置１の反応室４の周辺の機器構成を示し
たものである。即ち、半導体基板２０は、反応室４内の
所定の位置にセットされる。半導体基板２０は、光導入
窓２２を通して加熱ランプ２３によって加熱される。２
１は半導体基板２０を均一に加熱するための均熱板であ
る。また２４は加熱ランプ電源である。
るが、必要に応じて原料ガス導入開始１０２から堆積開
始時点１０４までの成膜遅れ時間や堆積開始時点１０４
から堆積終了時点１０３までの堆積時間等についても規
格値を設定しておくことにより、計算機６において膜質
の管理を行うことも可能となる。即ち、計算機６は、ガ
ス分析装置５からモニタされる反応生成ガスの濃度推移
に基づいて、原料ガス導入開始１０２から堆積開始時点
１０４までの成膜遅れ時間や堆積開始時点１０４から堆
積終了時点１０３までの堆積時間等について算出するこ
とによって膜質を推定して管理することができる。また
計算機６は、ＣＶＤ成膜装置（成膜処理装置）１におい
て、処理が終わった半導体基板（ウエハ）への反応進行
の過程に関する情報を基に、制御手段１８を用いてフィ
ードバック制御することも可能である。図３は、制御手
段１８によるフィードバック制御を実行することが可能
なＣＶＤ成膜装置１の反応室４の周辺の機器構成を示し
たものである。即ち、半導体基板２０は、反応室４内の
所定の位置にセットされる。半導体基板２０は、光導入
窓２２を通して加熱ランプ２３によって加熱される。２
１は半導体基板２０を均一に加熱するための均熱板であ
る。また２４は加熱ランプ電源である。
【００２７】一方、反応原料ガス、希釈ガスなどはマス
フローコントローラ２５、２６、２７で流量を調整しな
がら、シャワーヘッド２８から半導体基板上に供給され
る。マスフローコントローラ２５、２６、２７はガス制
御用の制御手段２９によって制御されている。成膜反応
の進行状態は、ガス分析手段５によって分析され、この
データは計算機６によって処理される。計算機（演算装
置）６では、基板を処理した結果、記憶手段１０と比較
して反応生成ガスの検出レベル及び検出レベルの推移な
どに異常であるかを判断し、異常であればその内容に従
って、制御手段１８に指示を送る。例えば、反応生成ガ
スの検出レベルが低いときには、計算機（演算装置）６
では反応温度が低くなっていると判断し、加熱ランプ電
源２４により加熱ランプ２３の出力を上げるように制御
手段１８に指示を送る。即ち、制御手段１８は、送られ
てきた指示の内容に従って、次の半導体基板の処理が正
常に行われるようにガス制御手段２９や加熱ランプ電源
２４を制御する。以上説明したシステムを使用すること
により、Ｓｉ還元によるＷ膜形成が実用上可能となる。
フローコントローラ２５、２６、２７で流量を調整しな
がら、シャワーヘッド２８から半導体基板上に供給され
る。マスフローコントローラ２５、２６、２７はガス制
御用の制御手段２９によって制御されている。成膜反応
の進行状態は、ガス分析手段５によって分析され、この
データは計算機６によって処理される。計算機（演算装
置）６では、基板を処理した結果、記憶手段１０と比較
して反応生成ガスの検出レベル及び検出レベルの推移な
どに異常であるかを判断し、異常であればその内容に従
って、制御手段１８に指示を送る。例えば、反応生成ガ
スの検出レベルが低いときには、計算機（演算装置）６
では反応温度が低くなっていると判断し、加熱ランプ電
源２４により加熱ランプ２３の出力を上げるように制御
手段１８に指示を送る。即ち、制御手段１８は、送られ
てきた指示の内容に従って、次の半導体基板の処理が正
常に行われるようにガス制御手段２９や加熱ランプ電源
２４を制御する。以上説明したシステムを使用すること
により、Ｓｉ還元によるＷ膜形成が実用上可能となる。
【００２８】図４に、Ｓｉ還元Ｗ−ＣＶＤプロセスの半
導体多層配線形成への適用例を示す。同図（ａ）及び
（ｂ）は、プラグ穴へのＷの埋め込みにＳｉ還元Ｗ−Ｃ
ＶＤを用いる例である。この例では、まず基板５１上に
絶縁膜５２を成膜した後、絶縁膜にエッチングにてプラ
グ穴を形成する。さらに、多結晶シリコン５３をＣＶＤ
法により成膜し、続いてこの多結晶シリコン膜５３を還
元剤とした前記（化１）式によりＣＶＤによりＷ膜５４
を形成する。最後に現在通常に使用されている次の（化
２）式に基づくＨ2還元によりＷ膜５５を成膜すること
によって、プラグ穴に対するＷ埋め込みが完了する。 ＷＦ6＋３Ｈ2⇒Ｗ＋６ＨＦ （化２） 以上の方法でＷ埋め込みを行うメリットは、通常の埋め
込みで使用されるスパッタ法による成膜工程がないこと
である。
導体多層配線形成への適用例を示す。同図（ａ）及び
（ｂ）は、プラグ穴へのＷの埋め込みにＳｉ還元Ｗ−Ｃ
ＶＤを用いる例である。この例では、まず基板５１上に
絶縁膜５２を成膜した後、絶縁膜にエッチングにてプラ
グ穴を形成する。さらに、多結晶シリコン５３をＣＶＤ
法により成膜し、続いてこの多結晶シリコン膜５３を還
元剤とした前記（化１）式によりＣＶＤによりＷ膜５４
を形成する。最後に現在通常に使用されている次の（化
２）式に基づくＨ2還元によりＷ膜５５を成膜すること
によって、プラグ穴に対するＷ埋め込みが完了する。 ＷＦ6＋３Ｈ2⇒Ｗ＋６ＨＦ （化２） 以上の方法でＷ埋め込みを行うメリットは、通常の埋め
込みで使用されるスパッタ法による成膜工程がないこと
である。
【００２９】現在、Ｗ埋め込みを行う場合、下地となる
膜との密着性の確保等を目的として、Ｈ2還元−ＣＶＤ
プロセスに先だってスパッタ法によってＷ，ＴｉＮ膜を
形成するのが一般的である。スパッタ法での成膜は、一
般にアスペクト比と呼ばれる穴の深さと開口部径の比率
が大きくなると、穴の開口部付近に偏って膜が形成さ
れ、穴の底近くにまでムラなく成膜することは困難であ
る。一方、ＣＶＤ法による成膜は、アスペクト比が高い
場合にでも、比較的穴の底までムラなく成膜可能であ
る。今後、ＵＬＳＩの高集積化が進展するとアスペクト
比の値がさらに大きくなり、これまで通常用いられてき
た方法では、Ｗの埋め込みが困難になると予想される。
ところが本発明に係るシステムを使用し、Ｓｉ還元Ｗ−
ＣＶＤによって成膜したＷをスパッタＷの代わりに利用
した上記手順で処理を実現することにより、将来的にも
Ｗの穴埋めを行うことができる。
膜との密着性の確保等を目的として、Ｈ2還元−ＣＶＤ
プロセスに先だってスパッタ法によってＷ，ＴｉＮ膜を
形成するのが一般的である。スパッタ法での成膜は、一
般にアスペクト比と呼ばれる穴の深さと開口部径の比率
が大きくなると、穴の開口部付近に偏って膜が形成さ
れ、穴の底近くにまでムラなく成膜することは困難であ
る。一方、ＣＶＤ法による成膜は、アスペクト比が高い
場合にでも、比較的穴の底までムラなく成膜可能であ
る。今後、ＵＬＳＩの高集積化が進展するとアスペクト
比の値がさらに大きくなり、これまで通常用いられてき
た方法では、Ｗの埋め込みが困難になると予想される。
ところが本発明に係るシステムを使用し、Ｓｉ還元Ｗ−
ＣＶＤによって成膜したＷをスパッタＷの代わりに利用
した上記手順で処理を実現することにより、将来的にも
Ｗの穴埋めを行うことができる。
【００３０】図５は、多層積層配線の１つの配線にＳｉ
還元Ｗ−ＣＶＤプロセスを用いた例である。この例で
は、第１の絶縁膜６１上に第１の配線６３及び第２の絶
縁膜６２が形成されており、第２の配線６４がプラグ穴
に埋め込まれている。第２の絶縁膜６２上に第３の配線
６６としてＷを成膜するが、これに先立って多結晶シリ
コン膜６５を成膜し、更にこのシリコン膜６５をＣｌ2
プラズマエッチング等を用いることによって、第３の配
線の所望パターンを形成しておく。最後にＷＦ6を反応
室（反応槽）４内に導入し、Ｗ膜を形成する。このと
き、Ｓｉ還元Ｗ−ＣＶＤ反応は下地にＳｉが存在する部
分でのみ進行するので、多結晶シリコンのパターン上で
のみＷ膜が形成される。このため改めてエッチング等に
よって配線パターンを形成する必要がなくなる。以上の
方法による第３の配線６５の形成では、Ｓｉ膜に対して
エッチングを行うが、Ｗ膜に対してはエッチングを行う
必要がなくなる。Ｗ膜のエッチングを行うためには、Ｓ
ｉをエッチングするときとは異なる設備が必要である
が、以上の手順で処理を行うことにより、Ｓｉをエッチ
ングするための設備のみを用意すれば良いことになる。
ＳｉエッチングはＬＳＩ生産では他の多くの工程で用い
られており、従来Ｗ用とＳｉ用に分かれていたエッチン
グ設備をＳｉ用に統合することにより、設備の高効率な
運用を実現できる。
還元Ｗ−ＣＶＤプロセスを用いた例である。この例で
は、第１の絶縁膜６１上に第１の配線６３及び第２の絶
縁膜６２が形成されており、第２の配線６４がプラグ穴
に埋め込まれている。第２の絶縁膜６２上に第３の配線
６６としてＷを成膜するが、これに先立って多結晶シリ
コン膜６５を成膜し、更にこのシリコン膜６５をＣｌ2
プラズマエッチング等を用いることによって、第３の配
線の所望パターンを形成しておく。最後にＷＦ6を反応
室（反応槽）４内に導入し、Ｗ膜を形成する。このと
き、Ｓｉ還元Ｗ−ＣＶＤ反応は下地にＳｉが存在する部
分でのみ進行するので、多結晶シリコンのパターン上で
のみＷ膜が形成される。このため改めてエッチング等に
よって配線パターンを形成する必要がなくなる。以上の
方法による第３の配線６５の形成では、Ｓｉ膜に対して
エッチングを行うが、Ｗ膜に対してはエッチングを行う
必要がなくなる。Ｗ膜のエッチングを行うためには、Ｓ
ｉをエッチングするときとは異なる設備が必要である
が、以上の手順で処理を行うことにより、Ｓｉをエッチ
ングするための設備のみを用意すれば良いことになる。
ＳｉエッチングはＬＳＩ生産では他の多くの工程で用い
られており、従来Ｗ用とＳｉ用に分かれていたエッチン
グ設備をＳｉ用に統合することにより、設備の高効率な
運用を実現できる。
【００３１】次に本発明に係る第２の実施例について詳
細に説明する。本第２の実施例では、実際にＳｉ還元Ｗ
−ＣＶＤプロセス中に四重極質量分析計（ＱＭＳ）５に
てＳｉＦ4の推移をモニタした例を示す。Ｓｉ還元のＷ
−ＣＶＤプロセスは、他のＣＶＤプロセスと比較して
も、特に基板の表面状態・電子状態によって敏感にその
進行を左右されるプロセスである。
細に説明する。本第２の実施例では、実際にＳｉ還元Ｗ
−ＣＶＤプロセス中に四重極質量分析計（ＱＭＳ）５に
てＳｉＦ4の推移をモニタした例を示す。Ｓｉ還元のＷ
−ＣＶＤプロセスは、他のＣＶＤプロセスと比較して
も、特に基板の表面状態・電子状態によって敏感にその
進行を左右されるプロセスである。
【００３２】例えば、Ｓｉ基板を大気暴露すると表面が
容易に酸化されるが、この酸化膜の存在はＳｉ還元によ
るＷＦ6の反応を阻害する。そして酸化膜の厚さ・均一
性等の違いにより、成膜反応の推移は異なった挙動を示
す。図６は大気中に十分長い時間暴露したＳｉ基板上
（前洗浄無）に、図７は成膜直前にＨＦ洗浄して酸化膜
を除去したＳｉ基板上（前洗浄有）に、それぞれＳｉ還
元Ｗ−ＣＶＤによって成膜した際、ＱＭＳ５でモニタし
た反応生成ガス濃度推移の一例である。図には成膜原料
ガスＷＦ6の反応室４内の濃度推移がわかるように、Ｓ
ｉＦ3＋（この＋：イオン）と同時に測定したＷＦ6の開
裂によって発生するＷＦ5＋（この＋：イオン）の濃度
推移も示す。
容易に酸化されるが、この酸化膜の存在はＳｉ還元によ
るＷＦ6の反応を阻害する。そして酸化膜の厚さ・均一
性等の違いにより、成膜反応の推移は異なった挙動を示
す。図６は大気中に十分長い時間暴露したＳｉ基板上
（前洗浄無）に、図７は成膜直前にＨＦ洗浄して酸化膜
を除去したＳｉ基板上（前洗浄有）に、それぞれＳｉ還
元Ｗ−ＣＶＤによって成膜した際、ＱＭＳ５でモニタし
た反応生成ガス濃度推移の一例である。図には成膜原料
ガスＷＦ6の反応室４内の濃度推移がわかるように、Ｓ
ｉＦ3＋（この＋：イオン）と同時に測定したＷＦ6の開
裂によって発生するＷＦ5＋（この＋：イオン）の濃度
推移も示す。
【００３３】以下の例では成膜温度（加熱ランプ２３等
による半導体基板１６の加熱温度）４５０度、ガス流量
Ａｒ／ＷＦ6：３００／１０ｓｃｃｍで成膜した。図６
では、ＷＦ6の供給（点線でＳｉＦ3＋（この＋：イオ
ン）の濃度で示す。）を２５秒間にした。原料ガス導入
開始（ＷＦ6導入開始）から、約５秒の間はＳｉＦ3＋
（この＋：イオン）の濃度はベースレベルのまま、ほぼ
一定である。この現象は、原料ガス（ＷＦ6ガス）が供
給され始めてから実際に成膜が始まるまでの間に、一般
にインキュベーションタイムと呼ばれる成膜遅れ時間が
存在するためである。反応生成ガス（実線でＳｉＦ3＋
（この＋：イオン）の濃度）は実際に成膜が始まったと
推定される時間から、徐々に発生し始め、反応原料ガス
の供給が停止されるまで増加している。この例では、セ
ルフリミッティングによって成膜が停止する前に、原料
ガス導入停止により原料ガス（ＷＦ6ガス）の供給をや
めたことで成膜が停止されたのである。
による半導体基板１６の加熱温度）４５０度、ガス流量
Ａｒ／ＷＦ6：３００／１０ｓｃｃｍで成膜した。図６
では、ＷＦ6の供給（点線でＳｉＦ3＋（この＋：イオ
ン）の濃度で示す。）を２５秒間にした。原料ガス導入
開始（ＷＦ6導入開始）から、約５秒の間はＳｉＦ3＋
（この＋：イオン）の濃度はベースレベルのまま、ほぼ
一定である。この現象は、原料ガス（ＷＦ6ガス）が供
給され始めてから実際に成膜が始まるまでの間に、一般
にインキュベーションタイムと呼ばれる成膜遅れ時間が
存在するためである。反応生成ガス（実線でＳｉＦ3＋
（この＋：イオン）の濃度）は実際に成膜が始まったと
推定される時間から、徐々に発生し始め、反応原料ガス
の供給が停止されるまで増加している。この例では、セ
ルフリミッティングによって成膜が停止する前に、原料
ガス導入停止により原料ガス（ＷＦ6ガス）の供給をや
めたことで成膜が停止されたのである。
【００３４】図７では、ＷＦ6の供給（点線でＳｉＦ3＋
（この＋：イオン）の濃度で示す。）は５５秒間にし
た。原料ガス（ＷＦ6ガス）導入開始と同時に実線で示
すようにＳｉＦ3＋（この＋：イオン）の濃度が急に増
加する。即ちこのケースでは、上記したような成膜遅れ
時間はほとんどないことになる。さらにＳｉＦ3＋
（＋：イオン）濃度は約２０秒に渡ってほぼ一定値を保
った後、今度は減少に転じる。このとき原料ガス（ＷＦ
6）の供給は停止しておらず、セルフリミッティング現
象によって成膜が停止していることがわかる。図６およ
び図７に示す実施例では、酸化膜の有無が成膜遅れ時間
の有無となって現れている。このような場合、成膜する
基板以外の成膜条件をたとえ同一にしたとしても、セル
フリミッティング現象によって成膜反応が停止する前に
原料ガスの供給を停止すると、膜厚が異なってしまう。
（この＋：イオン）の濃度で示す。）は５５秒間にし
た。原料ガス（ＷＦ6ガス）導入開始と同時に実線で示
すようにＳｉＦ3＋（この＋：イオン）の濃度が急に増
加する。即ちこのケースでは、上記したような成膜遅れ
時間はほとんどないことになる。さらにＳｉＦ3＋
（＋：イオン）濃度は約２０秒に渡ってほぼ一定値を保
った後、今度は減少に転じる。このとき原料ガス（ＷＦ
6）の供給は停止しておらず、セルフリミッティング現
象によって成膜が停止していることがわかる。図６およ
び図７に示す実施例では、酸化膜の有無が成膜遅れ時間
の有無となって現れている。このような場合、成膜する
基板以外の成膜条件をたとえ同一にしたとしても、セル
フリミッティング現象によって成膜反応が停止する前に
原料ガスの供給を停止すると、膜厚が異なってしまう。
【００３５】今回の評価したＳｉ基板について、成膜後
膜厚測定を行ったところ、図６に示す実施例では約１１
ｎｍ、図７に示す実施例では２２ｎｍとなった。これら
成膜されたＷの膜厚は、ＳｉＦ3＋（この＋：イオン）
の信号から積分して求めた総反応量の比とほぼ一致す
る。次に、電子状態の異なるＳｉを表面に形成して、そ
の上に成膜し評価を行った。図８は、Ｓｉベアウエハ上
に不純物をドープしていないポリシリコン（ｎｏｎ−ｄ
ｏｐｅｄ ｐｏｌｙ Ｓｉ ）上に（前洗浄無）、図９
は、アモルファスシリコン上に（前洗浄無）、図１０
は、不純物ドープしたシリコン（ｄｏｐｅｄＳｉ）上に
（前洗浄無）、図６および図７と同様に成膜を行ったと
きのＳｉＦ3＋（＋：イオン）の濃度推移（実線で示
す。）を示す図である。図には成膜原料ガスＷＦ6の反
応室４内の濃度推移がわかるように、ＳｉＦ3＋（この
＋：イオン）と同時に測定したＷＦ6の開裂によって発
生するＷＦ5＋（この＋：イオン）の濃度推移（点線で
示す。）も示す。また以上のウエハは、成膜前のＨＦ洗
浄は行っていない。
膜厚測定を行ったところ、図６に示す実施例では約１１
ｎｍ、図７に示す実施例では２２ｎｍとなった。これら
成膜されたＷの膜厚は、ＳｉＦ3＋（この＋：イオン）
の信号から積分して求めた総反応量の比とほぼ一致す
る。次に、電子状態の異なるＳｉを表面に形成して、そ
の上に成膜し評価を行った。図８は、Ｓｉベアウエハ上
に不純物をドープしていないポリシリコン（ｎｏｎ−ｄ
ｏｐｅｄ ｐｏｌｙ Ｓｉ ）上に（前洗浄無）、図９
は、アモルファスシリコン上に（前洗浄無）、図１０
は、不純物ドープしたシリコン（ｄｏｐｅｄＳｉ）上に
（前洗浄無）、図６および図７と同様に成膜を行ったと
きのＳｉＦ3＋（＋：イオン）の濃度推移（実線で示
す。）を示す図である。図には成膜原料ガスＷＦ6の反
応室４内の濃度推移がわかるように、ＳｉＦ3＋（この
＋：イオン）と同時に測定したＷＦ6の開裂によって発
生するＷＦ5＋（この＋：イオン）の濃度推移（点線で
示す。）も示す。また以上のウエハは、成膜前のＨＦ洗
浄は行っていない。
【００３６】図８に示すｎｏｎ−ｄｏｐｅｄ ｐｏｌｙ
Ｓｉ上（前洗浄無）に成膜する場合では、実線でＳｉ
Ｆ3＋（この＋：イオン）の濃度で示すように、成膜原
料ガス導入開始より、実際に成膜が始まるまで約１５秒
を要している。このとき、セルフリミッティング現象は
見られなかった。図９に示すアモルファスＳｉ上（前洗
浄無）に成膜する場合では、成膜原料ガス導入開始と同
時に成膜反応が開始され、３０秒程度でセルフリミッテ
ィングにより反応が停止している。
Ｓｉ上（前洗浄無）に成膜する場合では、実線でＳｉ
Ｆ3＋（この＋：イオン）の濃度で示すように、成膜原
料ガス導入開始より、実際に成膜が始まるまで約１５秒
を要している。このとき、セルフリミッティング現象は
見られなかった。図９に示すアモルファスＳｉ上（前洗
浄無）に成膜する場合では、成膜原料ガス導入開始と同
時に成膜反応が開始され、３０秒程度でセルフリミッテ
ィングにより反応が停止している。
【００３７】図１０に示すｄｏｐｅｄ Ｓｉ上（前洗浄
無）に成膜する場合では、反応原料ガス導入開始と同時
に、成膜反応が開始され、原料ガス導入を停止するまで
ほぼ一定の反応速度が維持されていることが分かった。
これらのＷの膜厚を成膜終了後測定したところ、それぞ
れ２５ｎｍ、１８ｎｍ、４８ｎｍであり、この場合もＳ
ｉＦ3＋（この＋：イオン）の信号から積分して求めた
総反応量の比とほぼ一致した。以上のような評価実験の
結果、計算機６により四重極質量分析計５を用いて反応
生成ガス濃度推移を把握することによって、リアルタイ
ムに反応の推移を把握し、さらには膜厚を算出すること
ができることがわかった。この膜厚に関する情報をエッ
チング工程など後の工程において有効に活かすことで、
製品の良品率を上げることが出来る。
無）に成膜する場合では、反応原料ガス導入開始と同時
に、成膜反応が開始され、原料ガス導入を停止するまで
ほぼ一定の反応速度が維持されていることが分かった。
これらのＷの膜厚を成膜終了後測定したところ、それぞ
れ２５ｎｍ、１８ｎｍ、４８ｎｍであり、この場合もＳ
ｉＦ3＋（この＋：イオン）の信号から積分して求めた
総反応量の比とほぼ一致した。以上のような評価実験の
結果、計算機６により四重極質量分析計５を用いて反応
生成ガス濃度推移を把握することによって、リアルタイ
ムに反応の推移を把握し、さらには膜厚を算出すること
ができることがわかった。この膜厚に関する情報をエッ
チング工程など後の工程において有効に活かすことで、
製品の良品率を上げることが出来る。
【００３８】また、その所望の膜厚について上限値、下
限値を予め入力手段１０を用いて入力して記憶装置１４
等に登録して設定しておくことで、計算機６は、もし上
限値、下限値を越えた堆積が行った場合には、該当する
製品を不良製品であると判断することができる。以上で
は、分析手段として四重極質量分析計５を用いた場合に
ついて説明してきたが、同様な分析が可能であるならば
例えば吸光分析法等の手段を、本実施例と同じ方法、装
置構成に適用することによって、同様な効果をあげるこ
とが可能であるのは言うまでもない。
限値を予め入力手段１０を用いて入力して記憶装置１４
等に登録して設定しておくことで、計算機６は、もし上
限値、下限値を越えた堆積が行った場合には、該当する
製品を不良製品であると判断することができる。以上で
は、分析手段として四重極質量分析計５を用いた場合に
ついて説明してきたが、同様な分析が可能であるならば
例えば吸光分析法等の手段を、本実施例と同じ方法、装
置構成に適用することによって、同様な効果をあげるこ
とが可能であるのは言うまでもない。
【００３９】
【発明の効果】本発明によれば、Ｓｉ還元Ｗ−ＣＶＤプ
ロセスでの堆積反応の進行をリアルタイムで計測して成
膜プロセス終了時の膜厚および膜質を把握することによ
り、Ｓｉ還元Ｗ−ＣＶＤプロセスを実際の製造工程に適
用することができる効果を奏する。また本発明によれ
ば、Ｓｉ還元Ｗ−ＣＶＤプロセスにおけるリアルタイム
で得た情報を次工程以降の工程にフィードフォワード
し、膜の状態に対して最適な処理を行うことによって、
不良品をつくる可能性を低減することができる効果を奏
する。また本発明によれば、Ｓｉ還元Ｗ−ＣＶＤプロセ
スにおいて、もし成膜工程において規格から外れるもの
ができた場合には、後の工程に対象製品を流すことを防
止することによって、無駄な処理を行わずに済むように
するようにし、生産性の向上に寄与することができる効
果を奏する。
ロセスでの堆積反応の進行をリアルタイムで計測して成
膜プロセス終了時の膜厚および膜質を把握することによ
り、Ｓｉ還元Ｗ−ＣＶＤプロセスを実際の製造工程に適
用することができる効果を奏する。また本発明によれ
ば、Ｓｉ還元Ｗ−ＣＶＤプロセスにおけるリアルタイム
で得た情報を次工程以降の工程にフィードフォワード
し、膜の状態に対して最適な処理を行うことによって、
不良品をつくる可能性を低減することができる効果を奏
する。また本発明によれば、Ｓｉ還元Ｗ−ＣＶＤプロセ
スにおいて、もし成膜工程において規格から外れるもの
ができた場合には、後の工程に対象製品を流すことを防
止することによって、無駄な処理を行わずに済むように
するようにし、生産性の向上に寄与することができる効
果を奏する。
【図１】本発明に係るウエハ上に形成した多結晶Ｓｉ膜
上にＷ膜を形成するプロセスのためのシステム構成の一
実施例を示す構成図である。
上にＷ膜を形成するプロセスのためのシステム構成の一
実施例を示す構成図である。
【図２】本発明に係るＳｉ還元Ｗ−ＣＶＤプロセスにお
いて四重極質量分析計でＳｉＦ3＋（イオン）の濃度の
推移を測定した結果の一実施例を示す図である。
いて四重極質量分析計でＳｉＦ3＋（イオン）の濃度の
推移を測定した結果の一実施例を示す図である。
【図３】図１に示す反応室廻りの具体的構成を示す図で
ある。
ある。
【図４】本発明に係るＳｉ還元Ｗ−ＣＶＤプロセスを半
導体多層配線形成へ適用した実施例を説明するための図
である。
導体多層配線形成へ適用した実施例を説明するための図
である。
【図５】本発明に係るＳｉ還元Ｗ−ＣＶＤプロセスを多
層積層配線へ適用した実施例を説明するための図であ
る。
層積層配線へ適用した実施例を説明するための図であ
る。
【図６】本発明に係る大気中に十分長い時間暴露したＳ
ｉウエハ（前洗浄無）上にＳｉ還元Ｗ−ＣＶＤによって
成膜した際の反応生成ガスの濃度推移の一例を示す図で
ある。
ｉウエハ（前洗浄無）上にＳｉ還元Ｗ−ＣＶＤによって
成膜した際の反応生成ガスの濃度推移の一例を示す図で
ある。
【図７】本発明に係る成膜直前にＨＦ洗浄して酸化膜を
除去したＳｉウエハ（前洗浄有）上にＳｉ還元Ｗ−ＣＶ
Ｄによって成膜した際の反応生成ガスの濃度推移の一例
を示す図である。
除去したＳｉウエハ（前洗浄有）上にＳｉ還元Ｗ−ＣＶ
Ｄによって成膜した際の反応生成ガスの濃度推移の一例
を示す図である。
【図８】本発明に係るＳｉベアウエハ上に不純物をドー
プしていないポリシリコン（ｎｏ−ｄｏｐｅｄ ｐｏｌ
ｙ Ｓｉ）（前洗浄無）上にＳｉ還元Ｗ−ＣＶＤによっ
て成膜した際の反応生成ガスの濃度推移の一例を示す図
である。
プしていないポリシリコン（ｎｏ−ｄｏｐｅｄ ｐｏｌ
ｙ Ｓｉ）（前洗浄無）上にＳｉ還元Ｗ−ＣＶＤによっ
て成膜した際の反応生成ガスの濃度推移の一例を示す図
である。
【図９】本発明に係るアモルファスシリコン（前洗浄
無）上にＳｉ還元Ｗ−ＣＶＤによって成膜した際の反応
生成ガスの濃度推移の一例を示す図である。
無）上にＳｉ還元Ｗ−ＣＶＤによって成膜した際の反応
生成ガスの濃度推移の一例を示す図である。
【図１０】本発明に係る不純物ドープしたシリコン（ｄ
ｏｐｅｄ Ｓｉ）（前洗浄無）上にＳｉ還元Ｗ−ＣＶＤ
によって成膜した際の反応生成ガスの濃度推移の一例を
示す図である。
ｏｐｅｄ Ｓｉ）（前洗浄無）上にＳｉ還元Ｗ−ＣＶＤ
によって成膜した際の反応生成ガスの濃度推移の一例を
示す図である。
１…ＣＶＤ装置、 ２…ロードロック室、 ３…搬送
室、 ４…反応室 ５…ガス分析装置、 ６…計算機（演算装置）、 ７、
１２…通信手段 ８…半導体製造装置（エッチング装置）、 ９…計算機
（演算装置） １０…入力手段、 １１…警報装置、 １３…出力手
段、 １４…記憶装置 １６、２０…半導体基板（ウエハ）、 １８…制御手
段、 ２２…光導入窓 ２３…加熱ランプ、 ２４…加熱ランプ電源 ２５、２６、２７…マスフローコントローラ、 ２９…
ガス制御手段
室、 ４…反応室 ５…ガス分析装置、 ６…計算機（演算装置）、 ７、
１２…通信手段 ８…半導体製造装置（エッチング装置）、 ９…計算機
（演算装置） １０…入力手段、 １１…警報装置、 １３…出力手
段、 １４…記憶装置 １６、２０…半導体基板（ウエハ）、 １８…制御手
段、 ２２…光導入窓 ２３…加熱ランプ、 ２４…加熱ランプ電源 ２５、２６、２７…マスフローコントローラ、 ２９…
ガス制御手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒井 利行 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体開発センタ内 (72)発明者 鈴木 美和子 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体開発センタ内 (72)発明者 田中 克彦 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内 (72)発明者 松原 直 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内
Claims (12)
- 【請求項１】半導体基板の表面の全部もしくは一部に存
在するＳｉによってＷＦ6ガスを還元して、半導体基板
上にＷ膜をＣＶＤ法によって形成するＳｉ還元によるＷ
−ＣＶＤ方法において、このＣＶＤ反応によって生成す
るガスの濃度推移または濃度変化を測定してＷ膜の膜厚
または膜質を把握することを特徴とする半導体基板の製
造方法。 - 【請求項２】半導体基板の表面の全部もしくは一部に存
在するＳｉによってＷＦ6ガスを還元して、半導体基板
上にＷ膜をＣＶＤ法によって形成するＳｉ還元によるＷ
−ＣＶＤ方法において、このＣＶＤ反応によって生成す
るガスの濃度推移または濃度変化を測定してＷ膜の特性
情報を把握することを特徴とする半導体基板の製造方
法。 - 【請求項３】半導体基板の表面の全部もしくは一部に存
在するＳｉによってＷＦ6ガスを還元して、半導体基板
上にＷ膜をＣＶＤ法によって形成するＳｉ還元によるＷ
−ＣＶＤ方法において、このＣＶＤ反応によって生成す
るガスの濃度推移または濃度変化を測定し、この測定さ
れたガスの濃度推移または濃度変化に基づいて半導体基
板の表面の雰囲気に供給するＷＦ6ガスの供給量を制御
することを特徴とする半導体基板の製造方法。 - 【請求項４】半導体基板の表面の全部もしくは一部に存
在するＳｉによってＷＦ6ガスを還元して、半導体基板
上にＷ膜をＣＶＤ法によって形成するＳｉ還元によるＷ
−ＣＶＤ方法において、このＣＶＤ反応によって生成す
るガスの濃度推移または濃度変化を測定し、この測定さ
れたガスの濃度推移または濃度変化に基づいて半導体基
板を加熱する加熱量を制御することを特徴とする半導体
基板の製造方法。 - 【請求項５】半導体基板の表面の全部もしくは一部に存
在するＳｉによってＷＦ6を還元して、基板上にＷ膜を
ＣＶＤ法によって形成するＳｉ還元によるＷ−ＣＶＤ方
法において、このＣＶＤ反応によって生成するガスの濃
度推移または濃度変化を測定してＷ膜の膜厚もしくは特
性情報のうち一方または両方を把握し、この把握された
Ｗ膜の膜厚もしくは特性情報が異常の場合にはこの半導
体基板を次工程に流さないように排除することを特徴と
する半導体基板の製造方法。 - 【請求項６】半導体基板の表面の全部もしくは一部に存
在するＳｉによってＷＦ6ガスを還元して、基板上にＷ
膜をＣＶＤ法によって形成するＳｉ還元によるＷ−ＣＶ
Ｄ方法において、このＣＶＤ反応によって生成するガス
の濃度推移または濃度変化を測定してＷ膜の膜厚もしく
は特性情報のうち一方または両方を把握し、この把握さ
れたＷ膜の膜厚もしくは特性情報に基づいて次工程にお
ける処理を制御することを特徴とする半導体基板の製造
方法。 - 【請求項７】基板上に絶縁膜を成膜してこの絶縁膜にプ
ラグ穴を形成するプラグ穴形成工程と、 該プラグ穴形成工程で形成されたプラグ穴に多結晶シリ
コンをＣＶＤ法により成膜する多結晶シリコン成膜工程
と、 該多結晶シリコン成膜工程によって成膜した多結晶シリ
コンによってＷＦ6ガスを還元して、Ｗ膜をＣＶＤ法に
よって成膜するＳｉ還元によるＷ膜成膜工程と、 該Ｓｉ還元によるＷ膜成膜工程によって成膜されたＷ膜
上にＷＦ6ガスを水素還元によりＷ膜を成膜してプラグ
穴を埋め込む水素還元によるＷ膜成膜工程とを有するこ
とを特徴とする半導体基板の製造方法。 - 【請求項８】半導体基板上に多結晶シリコン膜を成膜す
る多結晶シリコン膜成膜工程と、 該多結晶シリコン膜成膜工程で成膜された多結晶シリコ
ン膜に対してエッチングによって所望の配線パターンを
形成する多結晶シリコン配線パターン形成工程と、 該多結晶シリコン配線パターン形成工程で形成された多
結晶シリコン配線パターンによってＷＦ6ガスを還元し
てＷ膜配線パターンをＣＶＤ法によって成膜するＳｉ還
元によるＷ膜成膜工程とを有することを特徴とする半導
体基板の製造方法。 - 【請求項９】半導体基板の表面の全部もしくは一部に存
在するＳｉによってＷＦ6を還元して、基板上にＷ膜を
ＣＶＤ法によって形成するＳｉ還元によるＷ−ＣＶＤ装
置において、このＣＶＤ反応によって生成するガスの濃
度推移または濃度変化を測定する測定手段と、該測定手
段で測定されたガスの濃度推移または濃度変化に基づい
てＷ膜の膜厚または膜質を把握する計算手段とを備えた
ことを特徴とする半導体基板の製造装置。 - 【請求項１０】半導体基板の表面の全部もしくは一部に
存在するＳｉによってＷＦ6を還元して、基板上にＷ膜
をＣＶＤ法によって形成するＳｉ還元によるＷ−ＣＶＤ
装置において、このＣＶＤ反応によって生成するガスの
濃度推移または濃度変化を測定する測定手段と、該測定
手段で測定されたガスの濃度推移または濃度変化に基づ
いてＷ膜の特性情報を把握する計算手段とを備えたこと
を特徴とする半導体基板の製造装置。 - 【請求項１１】半導体基板の表面の全部もしくは一部に
存在するＳｉによってＷＦ6を還元して、基板上にＷ膜
をＣＶＤ法によって形成するＳｉ還元によるＷ−ＣＶＤ
装置において、このＣＶＤ反応によって生成するガスの
濃度推移または濃度変化を測定する測定手段と、該測定
手段で測定されたガスの濃度推移または濃度変化に基づ
いてＷ膜の膜厚もしくは特性情報の一方または両方を把
握する計算手段と、該計算手段で把握されたＷ膜の膜厚
もしくは特性情報が異常の場合には警報を発する警報発
生手段とを備えたことを特徴とする半導体基板の製造装
置。 - 【請求項１２】半導体基板の表面の全部もしくは一部に
存在するＳｉによってＷＦ6を還元して、基板上にＷ膜
をＣＶＤ法によって形成するＳｉ還元によるＷ−ＣＶＤ
装置において、このＣＶＤ反応によって生成するガスの
濃度推移または濃度変化を測定する測定手段と、該測定
手段で測定されたガスの濃度推移または濃度変化に基づ
いてＷ膜の膜厚もしくは特性情報の一方または両方を把
握する計算手段と、該計算手段で把握されたＷ膜の膜厚
もしくは特性情報が異常の場合にはこのＷ膜が形成され
た半導体基板を排除する排除手段とを有することを特徴
とする半導体基板の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28495595A JPH09129575A (ja) | 1995-11-01 | 1995-11-01 | 半導体基板の製造方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28495595A JPH09129575A (ja) | 1995-11-01 | 1995-11-01 | 半導体基板の製造方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129575A true JPH09129575A (ja) | 1997-05-16 |
Family
ID=17685248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28495595A Pending JPH09129575A (ja) | 1995-11-01 | 1995-11-01 | 半導体基板の製造方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129575A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005322882A (ja) * | 2004-05-10 | 2005-11-17 | Hynix Semiconductor Inc | 低温バリア金属層を用いた半導体素子の金属配線製造方法 |
| CN113966090A (zh) * | 2021-10-27 | 2022-01-21 | 中国联合网络通信集团有限公司 | 沉铜厚度控制方法、装置、生产系统、设备及介质 |
| CN114003009A (zh) * | 2021-10-29 | 2022-02-01 | 中国联合网络通信集团有限公司 | 沉铜控制方法、沉铜控制模型的训练方法及装置 |
-
1995
- 1995-11-01 JP JP28495595A patent/JPH09129575A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005322882A (ja) * | 2004-05-10 | 2005-11-17 | Hynix Semiconductor Inc | 低温バリア金属層を用いた半導体素子の金属配線製造方法 |
| CN113966090A (zh) * | 2021-10-27 | 2022-01-21 | 中国联合网络通信集团有限公司 | 沉铜厚度控制方法、装置、生产系统、设备及介质 |
| CN113966090B (zh) * | 2021-10-27 | 2024-01-23 | 中国联合网络通信集团有限公司 | 沉铜厚度控制方法、装置、生产系统、设备及介质 |
| CN114003009A (zh) * | 2021-10-29 | 2022-02-01 | 中国联合网络通信集团有限公司 | 沉铜控制方法、沉铜控制模型的训练方法及装置 |
| CN114003009B (zh) * | 2021-10-29 | 2024-01-12 | 中国联合网络通信集团有限公司 | 沉铜控制方法、沉铜控制模型的训练方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1916314B1 (en) | Method of optimizing process recipe of substrate processing system | |
| US6099904A (en) | Low resistivity W using B2 H6 nucleation step | |
| TWI602941B (zh) | 在填縫應用中沈積具有低電阻率的鎢膜之方法 | |
| US5574247A (en) | CVD reactor apparatus | |
| US7953512B2 (en) | Substrate processing system, control method for substrate processing apparatus and program stored on medium | |
| EP1548809B1 (en) | Heat treatment method and heat treatment apparatus | |
| US8084088B2 (en) | Method of improving the wafer-to-wafer thickness uniformity of silicon nitride layers | |
| US20030129774A1 (en) | Advanced process control (APC) of copper thickness for chemical mechanical planarization (CMP) optimization | |
| JPH09143722A (ja) | 半導体素子の薄膜形成プログラムの補正方法及び薄膜厚測定装置 | |
| JP2002521838A (ja) | Ｈｓｇポリシリコン層の形成の終点検出方法及び装置 | |
| US12469707B2 (en) | Method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus | |
| WO2020175314A1 (ja) | 半導体装置の製造方法、基板処理装置及びプログラム | |
| KR100733590B1 (ko) | 반도체장치의 제조시스템 및 반도체장치의 제조방법 | |
| JPH0521382A (ja) | スパツタリング装置 | |
| US6800494B1 (en) | Method and apparatus for controlling copper barrier/seed deposition processes | |
| JPH09129575A (ja) | 半導体基板の製造方法及びその装置 | |
| JP7248722B2 (ja) | 基板処理方法、基板処理装置、プログラムおよび半導体装置の製造方法 | |
| US12084760B2 (en) | Method of processing substrate, recording medium, substrate processing apparatus, and method of manufacturing semiconductor device | |
| US20050042863A1 (en) | Sputtering apparatus and manufacturing method of metal layer/metal compound layer by using thereof | |
| JP3836329B2 (ja) | 半導体装置の製造方法 | |
| US20200381268A1 (en) | Method of manufacturing semiconductor device and non-transitory computer-readable recording medium | |
| JP2005307239A (ja) | モニタリング方法、製造装置、及び製造システム | |
| JPH05214540A (ja) | Ｃｖｄ反応のモニタ方法 | |
| JP2002313728A (ja) | 成膜方法及び成膜装置 | |
| JP2003077898A (ja) | プラズマエッチングシステム及びエッチング工程管理方法 |