JPH088492A - Method for manufacturing II-VI compound semiconductor light emitting device - Google Patents
Method for manufacturing II-VI compound semiconductor light emitting deviceInfo
- Publication number
- JPH088492A JPH088492A JP14051094A JP14051094A JPH088492A JP H088492 A JPH088492 A JP H088492A JP 14051094 A JP14051094 A JP 14051094A JP 14051094 A JP14051094 A JP 14051094A JP H088492 A JPH088492 A JP H088492A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- group
- layer
- light emitting
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 エピタキシャル成長工程後に加熱処理を伴う
製造方法を採る場合において、安定して発光特性にすぐ
れたすなわち低しきい値電流Ithを有し、長寿命化をは
かることのできるようにする。
【構成】 クラッド層1および2の格子定数をac と
し、活性層3の格子定数をaとするとき、ε1 =|ac
−a|/ac で与えられる上記活性層にかかる歪みε1
を、0≦ε1 <1.5〔%〕とするか、III−V族化
合物半導体とII−VI族化合物半導体との界面に生じ
る電圧降下Viを、0≦Vi≦1.2〔V〕とするかの
少なくとも一方の構成として、III−V族基板20上
に、少なくともそれぞれII−VI族化合物半導体によ
る第1のクラッド層1と、活性層3と、第2のクラッド
層2とをエピタキシーする工程と、基板20上へのII
−VI族化合物半導体層のエピタキシー後に200℃〜
450℃の加熱を行う加熱工程とを経て目的とするII
−VI族化合物半導体発光素子を得る。
(57) [Summary] [Objective] In the case of adopting a manufacturing method involving heat treatment after an epitaxial growth step, it has stable light emission characteristics, that is, has a low threshold current I th and has a long life. It can be so. [Structure] When the lattice constants of the cladding layers 1 and 2 are a c and the lattice constant of the active layer 3 is a, ε 1 = | a c
-A | / a strain according to the active layer given by c epsilon 1
Is set to 0 ≦ ε 1 <1.5 [%], or the voltage drop Vi generated at the interface between the III-V group compound semiconductor and the II-VI group compound semiconductor is set to 0 ≦ Vi ≦ 1.2 [V]. As at least one of the above configurations, at least the first clad layer 1, the active layer 3, and the second clad layer 2 each made of a II-VI group compound semiconductor are epitaxially formed on the III-V group substrate 20. Process and II on the substrate 20
-200 ° C after epitaxy of the group VI compound semiconductor layer
The target II through a heating step of heating at 450 ° C.
A -VI compound semiconductor light emitting device is obtained.
Description
【0001】[0001]
【産業上の利用分野】本発明は、II−VI族化合物半
導体発光素子の製造方法に係わる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a II-VI group compound semiconductor light emitting device.
【0002】[0002]
【従来の技術】光記録あるいは再生、もしくはその双方
を行う例えば光磁気記録において、記録密度の向上、高
解像度化からその光源として短波長の例えば緑ないし青
の発光がなされる半導体発光素子の必要性が高まってい
る。2. Description of the Related Art In, for example, magneto-optical recording for performing optical recording and / or reproduction, a semiconductor light emitting element which emits light of short wavelength such as green or blue is required as a light source for improving recording density and increasing resolution. Nature is increasing.
【0003】この種の半導体発光素子としては、ZnM
gSSe系のII−VI族化合物半導体による半導体発
光素子が注目されている。この場合、その活性層にZn
CdSeを用い、これを挟んでヘテロ接合を構成するク
ラッド層としてZnMgSSeが用いられる。この場
合、クラッド層におけるMgおよびSの組成と活性層に
おけるCdの組成の組成は、活性層にキャリアおよび光
の閉じ込めを良好に行うことのみを考慮して選定してい
る。For this type of semiconductor light emitting device, ZnM
A semiconductor light emitting device using a gSSe-based II-VI group compound semiconductor has attracted attention. In this case, Zn is added to the active layer.
CdSe is used, and ZnMgSSe is used as a cladding layer that sandwiches the CdSe to form a heterojunction. In this case, the composition of Mg and S in the clad layer and the composition of Cd in the active layer are selected in consideration of only good confinement of carriers and light in the active layer.
【0004】ところで、この半導体発光素子の製造過程
においては、これを構成する各半導体層のエピタキシー
後に、例えばその発光の出射端面とこれに対向する端面
とに対する端面コートに伴う加熱とか、電極のアロイ処
理のための加熱とかの高温加熱を経る。In the manufacturing process of this semiconductor light emitting device, after the epitaxy of each semiconductor layer constituting the semiconductor light emitting device, for example, heating accompanying the end face coating on the emission end face of the light emission and the end face opposite thereto, or alloying of electrodes. It goes through high temperature heating such as heating for processing.
【0005】しかしながら、このII−VI族化合物半
導体発光素子の製造において、各半導体層のエピタキシ
ー後において、上述した加熱工程を経る場合、その加熱
後において半導体発光素子の発光特性、特にしきい値電
流の増加を来す。したがって、II−VI族化合物半導
体発光素子において、最終的に安定して低しきい値電
流、低動作電流、長寿命のII−VI族化合物半導体発
光素子を歩留り良く得ることに問題がある。However, in the production of the II-VI group compound semiconductor light emitting device, when the above-mentioned heating step is performed after the epitaxy of each semiconductor layer, the light emitting characteristics of the semiconductor light emitting device, especially the threshold current after the heating. Come of increase. Therefore, in the II-VI group compound semiconductor light emitting device, there is a problem in finally obtaining a stable II-VI group compound semiconductor light emitting device having a low threshold current, a low operating current, and a long life.
【0006】[0006]
【発明が解決しようとする課題】本発明においては、I
I−VI族化合物半導体発光素子を製造するに、そのエ
ピタキシャル成長工程後に加熱処理を伴う製造方法を採
る場合において、安定して発光特性にすぐれたすなわち
低しきい値電流Ithを有し、長寿命化をはかることので
きるII−VI族化合物半導体発光素子の製造方法を提
供する。In the present invention, I
When a manufacturing method involving heat treatment after the epitaxial growth step is used to manufacture a group I-VI compound semiconductor light emitting device, it has stable light emission characteristics, that is, has a low threshold current I th and has a long life. Provided is a method for manufacturing a II-VI group compound semiconductor light-emitting device which can be realized.
【0007】[0007]
【課題を解決するための手段】第1の本発明は、図1に
その一例の略線的断面図を示すように、クラッド層1お
よび2の格子定数をac とし、活性層3の格子定数をa
とするとき、ε1 =|ac −a|/ac で与えられる上
記活性層にかかる歪みε1 を、0≦ε1 <1.5〔%〕
とするか、III−V族化合物半導体とII−VI族化
合物半導体との界面に生じる電圧降下Viを、0≦Vi
≦1.2〔V〕とするかの少なくとも一方の構成とし
て、III−V族基板20上に、少なくともそれぞれI
I−VI族化合物半導体による第1のクラッド層1と、
活性層3と、第2のクラッド層2とをエピタキシーする
工程と、基板20上へのII−VI族化合物半導体層の
エピタキシー後に200℃〜450℃の加熱を行う加熱
工程とを経て目的とするII−VI族化合物半導体発光
素子を得る。According to the first aspect of the present invention, the lattice constants of the cladding layers 1 and 2 are set to a c, and the lattice of the active layer 3 is set as shown in FIG. Constant a
When a, ε 1 = | a c -a | a / strain epsilon 1 according to the active layer given by a c, 0 ≦ ε 1 < 1.5 [%]
Or the voltage drop Vi generated at the interface between the III-V group compound semiconductor and the II-VI group compound semiconductor is 0 ≦ Vi.
As a configuration of at least one of ≦ 1.2 [V], at least I on the III-V substrate 20
A first cladding layer 1 made of a group I-VI compound semiconductor;
Through the steps of epitaxy of the active layer 3 and the second cladding layer 2 and the heating step of heating 200 ° C. to 450 ° C. after the epitaxy of the II-VI group compound semiconductor layer on the substrate 20. A II-VI group compound semiconductor light emitting device is obtained.
【0008】第2の本発明は、上述の本発明製法におい
て、その加熱工程を、発光の出射端面と、これに対向す
る端面とに対する端面コートに伴う加熱工程とする。According to a second aspect of the present invention, in the above-mentioned production method of the present invention, the heating step is a heating step accompanied by end face coating on the emission end face of light emission and the end face opposite to the emission end face.
【0009】第3の本発明は、上述の本発明製法におい
て、加熱工程を、電極のアロイ時の加熱工程とする。According to a third aspect of the present invention, in the above-mentioned production method of the present invention, the heating step is a heating step at the time of alloying the electrodes.
【0010】[0010]
【作用】本発明製法では、III−V族基板20上に、
II−VI族の半導体層をエピタキシーする場合におい
て、その後の熱処理で、発光半導体素子の特性特にしき
い値電流Ithに変動を来すものが、活性層にかかる歪み
ε1 と、更にIII−V族とII−VI族の各半導体の
界面に生じる電圧降下Viに依存するものであること、
これら歪みε1 と、電圧降下Viとの各値を特定するこ
とによって、高温加熱特に200℃〜450℃の範囲で
の加熱を経て目的とする発光素子を作製した場合におい
て、そのしきい値電流Ithの変化ΔIthを特性上問題と
ならない程度に小さくすることができることを究明した
ものである。In the manufacturing method of the present invention, on the III-V group substrate 20,
In the case of epitaxy semiconductor layer of Group II-VI, with subsequent heat treatment, which causes a variation in the characteristics, especially the threshold current I th of the light emitting semiconductor device, the strain epsilon 1 according to the active layer, further III- It depends on the voltage drop Vi that occurs at the interface between each of the semiconductors of group V and group II-VI.
By specifying the respective values of the strain ε 1 and the voltage drop Vi, the threshold current of the target light-emitting device produced through high temperature heating, particularly heating in the range of 200 ° C. to 450 ° C. It has been clarified that the change ΔI th of I th can be made small to the extent that it does not cause a problem in characteristics.
【0011】[0011]
【実施例】本発明製法の実施例を説明する。本発明にお
いては、例えば図1にその略線的断面図を示す発光半導
体素子例えばレーザダイオードを製造するものである。
この例では、活性層を挟んでガイド層が形成されたいわ
ゆるSCH(Separate Confinement Heterostructure)構
造とした場合であるが、ガイド層を設けることのない通
常のDH(Double Hetero)構造とするなど少なくともク
ラッド層および活性層を有するII−VI族半導体発光
素子を得る場合に本発明を適用できる。EXAMPLES Examples of the production method of the present invention will be described. In the present invention, for example, a light emitting semiconductor element such as a laser diode whose schematic cross-sectional view is shown in FIG. 1 is manufactured.
In this example, a so-called SCH (Separate Confinement Heterostructure) structure in which a guide layer is formed with an active layer sandwiched is used, but a normal DH (Double Hetero) structure without a guide layer is used. The present invention can be applied to obtain a II-VI semiconductor light emitting device having a layer and an active layer.
【0012】この場合、例えばn型の厚さ350μmの
GaAsによるIII−V族の基板20を用意する。そ
して、この基板20を、例えば580℃〜600℃程度
に加熱して、その表面の清浄化を行い、その後基板20
の一主面にこの基板20と同様のIII−V族のGaA
sによる第1のバッファ層21をエピタキシーする。そ
の後、この第1のバッファ層21が形成された基板20
を真空中でII−VI族のMBE(分子線エピタキシ
ー)装置に搬送し、ここで第1のバッファ層21上に、
ZnSeによる第2のバッファ層11、n型不純物の例
えばClドープのZnMgSSeによる第1クラッド層
1、ZnS0.06Se0.94による第1のガイド層11、Z
n1-X CdX Seによる活性層3、ZnS0.06Se0.94
による第2ガイド層12、p型不純物の例えば窒素Nド
ープのZnMgSSeによる第2クラッド層2、同様の
例えばNドープのZnSSeによるキャップ層4、それ
ぞれコンタクト層8を構成する同様の例えばNドープの
ZnSeによる第1の半導体層5、ZnSeとZnTe
の各薄膜の繰返し積層による超格子構造6、同様に例え
ばNドープのZnTeによる第2の半導体層7を順次例
えばMBE法により成長する。In this case, for example, an n-type substrate 350 of III-V made of GaAs having a thickness of 350 μm is prepared. Then, the substrate 20 is heated to, for example, about 580 ° C. to 600 ° C. to clean the surface thereof, and then the substrate 20.
Similar to this substrate 20, a III-V group GaA
Epitaxy the first buffer layer 21 with s. Then, the substrate 20 on which the first buffer layer 21 is formed
In a vacuum to a Group II-VI MBE (Molecular Beam Epitaxy) device, where on the first buffer layer 21,
The second buffer layer 11 made of ZnSe, the first cladding layer 1 made of ZnMgSSe doped with an n-type impurity, for example, Cl, and the first guide layer 11 made of ZnS 0.06 Se 0.94 .
n 1-X Cd X Se active layer 3, ZnS 0.06 Se 0.94
Of the second guide layer 12, a second cladding layer 2 of p-type impurities such as nitrogen N-doped ZnMgSSe, a similar cap layer 4 of similar N-doped ZnSSe, and similar similar N-doped ZnSe constituting the contact layers 8, respectively. First semiconductor layer 5, ZnSe and ZnTe according to
The superlattice structure 6 formed by repeatedly laminating each thin film, and similarly the second semiconductor layer 7 made of, for example, N-doped ZnTe are sequentially grown by, for example, the MBE method.
【0013】このエピタキシーに当たって、上述の活性
層3の組成Zn1-X CdX Seにおいて、そのCdの量
x値を選定することによって、クラッド層1および2の
格子定数をac とし、活性層3の格子定数をaとすると
き、 ε1 =|ac −a|/ac で与えられる活性層にかかる歪みε1 を、下記(数1)
に選定する。In this epitaxy, in the composition Zn 1 -X Cd X Se of the active layer 3 described above, the lattice constant of the clad layers 1 and 2 is set to a c by selecting the amount x value of the Cd and the active layer 3. When the lattice constant of 3 is a, the strain ε 1 applied to the active layer given by ε 1 = | ac −a | / ac is given by the following (Equation 1)
To be selected.
【0014】[0014]
【数1】0≦ε1 <1.5〔%〕[Equation 1] 0 ≦ ε 1 <1.5 [%]
【0015】また、III−V族およびII−VI族化
合物半導体の界面、上述の構成においては、GaAsに
第1のバッファ層21とZnSeによる第2のバッファ
層22の界面に生じる通電電流0.5A/cm2 での電
圧降下Viを、下記(数2)に選定する。Further, in the interface of the III-V group and II-VI group compound semiconductors, in the above-mentioned structure, the conduction current of 0..0 generated at the interface between the first buffer layer 21 and the second buffer layer 22 made of ZnSe in GaAs. The voltage drop Vi at 5 A / cm 2 is selected as the following (Equation 2).
【0016】[0016]
【数2】0≦Vi≦1.2〔V〕 とする。## EQU2 ## Let 0 ≦ Vi ≦ 1.2 [V].
【0017】そして、コンタクト層8上に例えばポリイ
ミド樹脂等による絶縁層9を形成し、これに形成したス
トライプ状の開口9aを通じて第2の半導体層7にp型
の電極30をオーミックコンタクトし、ストライプ状の
通電部を形成して、活性層3にこのストライプに対応す
る発振部を構成する。p側電極30は、例えばPd、P
tおよびAuを順次蒸着あるいはスパッタリングして形
成する。Then, an insulating layer 9 made of, for example, a polyimide resin is formed on the contact layer 8, and a p-type electrode 30 is ohmic-contacted to the second semiconductor layer 7 through the stripe-shaped opening 9a formed in the insulating layer 9 to form a stripe. The current-carrying portion is formed to form an oscillating portion corresponding to this stripe in the active layer 3. The p-side electrode 30 is, for example, Pd, P
t and Au are sequentially formed by vapor deposition or sputtering.
【0018】そして、基板20の他方の主面すなわち裏
面にはn側電極31をオーミックに被着形成する。この
n側電極31は、GaAs基板20に対して一般に安定
に低抵抗コンタクトができるものとして知られているA
uGe、Ni、Auの各金属を順次例えば蒸着によって
形成して後、400℃程度に加熱アロイして形成する。Then, an n-side electrode 31 is ohmicly formed on the other main surface of the substrate 20, that is, the back surface. The n-side electrode 31 is generally known to be capable of stably making a low resistance contact with the GaAs substrate 20.
Metals such as uGe, Ni, and Au are sequentially formed by, for example, vapor deposition, and are then alloyed by heating at about 400 ° C.
【0019】また、このように基板20上に各半導体層
がエピタキシーされてなる基板の、活性層3の両端面
(ストライプの延長方向の両端に相当する図1において
紙面に沿う両端面)、すなわち発光素子の発光の出射端
面およびこれとは反対側の端面にそれぞれ所要の反射率
を有する共振器端面を形成する端面コートを施す。この
端面コートは例えばSiおよびAl2 O3 の多層膜を例
えば蒸着、スパッタリングCVD(Chemical Vapor Dep
osition )によって形成する。Further, both end faces of the active layer 3 (both end faces along the plane of FIG. 1 corresponding to both ends in the extending direction of the stripe) of the active layer 3 of the substrate in which the respective semiconductor layers are epitaxy on the substrate 20 in this way, that is, An end face coat for forming a resonator end face having a required reflectance is applied to the emission end face of the light emitting element and the end face on the opposite side. This end face coating is, for example, a multilayer film of Si and Al 2 O 3 which is deposited or sputtered by CVD (Chemical Vapor Dep
osition).
【0020】この端面コートにおいても、その被着にお
いての蒸着、スパッタリング等に際して安定で強固なコ
ーティングを行うために、200℃以上の加熱下で行
う。This end face coating is also performed under heating at 200 ° C. or higher in order to form a stable and strong coating during vapor deposition, sputtering, etc. in the deposition.
【0021】このように、各半導体層のエピタキシー後
において加熱工程がなされるものであるが、この加熱は
200℃〜450℃、好ましくは200℃〜400℃で
行う。ここで200℃以上とするのは、上述した電極の
アロイおよび端面コートは、それぞれの目的において、
200℃以上の加熱を必要とすることによる。また、4
50℃以下好ましくは400℃とするのは、これ以下の
温度であれば、各II−VI族半導体層において、その
キャリア濃度を安定して設定できることによる。As described above, the heating step is performed after the epitaxy of each semiconductor layer, and the heating is performed at 200 ° C. to 450 ° C., preferably 200 ° C. to 400 ° C. Here, the temperature of 200 ° C. or higher means that the above-mentioned alloy and end face coating of the electrode are
Because it requires heating at 200 ° C. or higher. Also, 4
The reason why the temperature is 50 ° C. or lower, preferably 400 ° C. is that the carrier concentration can be stably set in each II-VI group semiconductor layer at a temperature lower than this.
【0022】このようにして目的とする発光素子を形成
するものであるが、実際の製造においては、最終的に得
る発光素子に比し、充分大なる面積すなわちウエハー状
の基板20上に多数の発光素子に相当する各半導体層を
同時に形成するという方法が採られ、その後に各素子に
関し分断すなわちチップ化する。Although the desired light emitting element is formed in this manner, in actual manufacturing, a large number of areas are formed on the wafer-shaped substrate 20, that is, a sufficiently large area as compared with the finally obtained light emitting element. A method of simultaneously forming each semiconductor layer corresponding to a light emitting element is adopted, and thereafter, each element is divided, that is, made into a chip.
【0023】ところで、昨今このチップすなわち最終的
に得る発光素子を小型微細な素子として形成することが
要求され、一方このチップ化を機械化によって自動化す
る場合において、例えばそのチップ化を良好に行うため
には、このチップの面積の縮小化に伴って肉薄に形成さ
れることが望まれてくる。By the way, recently, it is required to form this chip, that is, the light-emitting element to be finally obtained as a small and fine element. On the other hand, in the case of automating this chip by mechanization, for example, in order to favorably make the chip. It is desired that the chip be formed thin as the area of the chip is reduced.
【0024】ところが、実際には、基板20は、これの
上に形成する各半導体層のエピタキシーすなわち上述し
たようなMBEを行うに際してのMBE装置の基板保持
台への基板20の装着ないしは接着等の取扱における機
械的強度を確保するなどの目的から前述したように例え
ば350μmという大なる厚さに形成され、一方これの
上に形成する実質的に発光素子を構成するエピタキシー
半導体層は、その全厚さが2〜4μm程度という基板2
0の厚さに比し、格段に薄いものである。However, in practice, the substrate 20 is mounted on or adhered to the substrate holder of the MBE apparatus when the epitaxy of each semiconductor layer formed on the substrate 20, that is, the above-described MBE is performed. For the purpose of ensuring the mechanical strength in handling, as described above, the epitaxy semiconductor layer formed to have a large thickness of, for example, 350 μm, on the other hand, the epitaxy semiconductor layer substantially constituting the light emitting device has the entire thickness. Substrate 2 with a size of 2 to 4 μm
It is much thinner than the thickness of 0.
【0025】したがって、上述したようにチップ化等を
良好に行うために、チップ化前のウエハーにおいてその
厚さを小とするには、基板20を各半導体層のエピタキ
シー後のチップ化前において基板20をその裏面から例
えば機械的化学的研磨してこれを例えば100μmに薄
板化するという作業がなされ、その後にこの研磨面に上
述のn側電極31の被着および加熱アロイがなされる。Therefore, as described above, in order to reduce the thickness of the wafer before the chip formation in order to favorably form the chips, the substrate 20 is formed before the chip formation after the epitaxy of each semiconductor layer. A work of mechanically / chemically polishing 20 from its back surface to thin it to, for example, 100 μm is performed, and thereafter, the above-mentioned n-side electrode 31 is deposited and a heating alloy is applied to the polished surface.
【0026】そして、上述したようにII−VI族各半
導体層のエピタキシー後の加熱工程で450℃以下好ま
しくは400℃とすることによって、各半導体層におけ
るキャリア濃度を安定化できることは、つぎに述べる測
定によって確認できる。先ずGaAs基板上にClをド
ープしたZnSeをMBEでエピタキシーした測定試料
を用意し、これに各温度下でのアニール(加熱)を行っ
て各加熱後の電子濃度をファン・デア・ポウ法を用いて
測定した。その測定結果を図2に示す。The fact that the carrier concentration in each semiconductor layer can be stabilized by setting the temperature to 450 ° C. or lower, preferably 400 ° C. in the heating step after the epitaxy of each II-VI group semiconductor layer as described above will be described below. It can be confirmed by measurement. First, a measurement sample prepared by epitaxiing ClSe-doped ZnSe with MBE on a GaAs substrate was annealed (heated) at each temperature, and the electron concentration after each heating was measured by the van der Pau method. Measured. The measurement result is shown in FIG.
【0027】図2において、各白丸点、白三角点、黒四
角点は各試料に関する測定結果をプロットしたものであ
る。これより明らかなように、400℃特に450℃を
超えると電子濃度が低下し、或る場合はp型を呈してし
まう程度に変化する。In FIG. 2, the white circles, white triangles, and black squares are plots of the measurement results for each sample. As is apparent from this, when the temperature exceeds 400 ° C., particularly 450 ° C., the electron concentration decreases, and in some cases, the electron concentration changes to such an extent that it exhibits p-type.
【0028】図3は、GaAs基板上にp型不純物の窒
素NをドープしたZnSeをMBEでエピタキシーた測
定試料を用意し、これに各温度下での加熱を行って各加
熱後のキャリアの正味のアセプタ濃度をC(容量)−V
(電圧)によって測定した結果を示したもので、図3に
おて白四角点、黒三角点、白丸点は、それぞれ10kH
z、100kHz、1MHzで測定した場合である。こ
の場合においても400℃特に450℃を超えると正孔
濃度が低下する。FIG. 3 shows a measurement sample prepared by epitaxy by MBE of ZnSe doped with nitrogen N, which is a p-type impurity, on a GaAs substrate, heated at each temperature, and the net carrier after each heating. C (capacity) -V
It shows the result measured by (voltage), and the white square points, the black triangle points, and the white circle points in FIG.
This is the case of measurement at z, 100 kHz, and 1 MHz. Even in this case, if the temperature exceeds 400 ° C., particularly 450 ° C., the hole concentration decreases.
【0029】図4は、GaAs基板上にp型不純物の窒
素NをドープしたZnTeをMBEでエピタキシーた測
定試料を用意し、これに各温度下での加熱を行って各加
熱後の正孔濃度を測定した結果を示したものである。こ
の場合においても400℃を超えると正孔濃度が低下し
てくるものであり、実際には450℃を超えると正孔濃
度が著しく低下する。FIG. 4 shows a measurement sample prepared by epitaxy of ZnTe doped with nitrogen N, which is a p-type impurity, on a GaAs substrate by MBE, and heated at each temperature to measure the hole concentration after each heating. It shows the result of measurement. Even in this case, the hole concentration decreases when the temperature exceeds 400 ° C., and actually, the hole concentration significantly decreases when the temperature exceeds 450 ° C.
【0030】そこで、本発明製法においては、その加熱
温度を450℃以下好ましくは400℃以下にとどめ
る。Therefore, in the manufacturing method of the present invention, the heating temperature is kept at 450 ° C. or lower, preferably 400 ° C. or lower.
【0031】また、本発明においては、活性層3にかか
る歪みを、前記(数1)とすることによって加熱処理を
伴うことによるしきい値電流Ithの変化を小さくするこ
とができることについて説明する。Further, in the present invention, it will be explained that the strain applied to the active layer 3 is set to the above-mentioned (Equation 1), whereby the change in the threshold current I th due to the heat treatment can be reduced. .
【0032】すなわち、この場合、図1の構成による発
光素子において、基板20から一列分の素子が配列され
た1本のバーを切り出し、このバーでの全素子に関する
加熱処理前のしきい値電流Ithの平均値Ith0 を測定
し、同様のバーに関して加熱処理後の同様のしきい値電
流Ithの平均Ith1 を測定し、その差Ith0 −Ith1 =
ΔIthと活性層にかかる歪みε1 との関係を図5に示
す。図5において、黒丸印は加熱温度を200℃とした
場合、白丸印は加熱温度を250℃とした場合、黒菱形
印は加熱温度を300℃とした場合の各ΔIthをプロッ
トしたものである。この場合、ε1 は、それぞれ1.2
%(このバーの素子の平均のViは1.7Vであっ
た。)、1.3%(このバーの素子の平均のViは1.
2Vであった。)、1.45%(このバーの素子の平均
のViは6.8Vであった。)、1.48%(このバー
の素子の平均のViは0.8Vであった。)、1.5%
(このバーの素子の平均のViは1.8Vであっ
た。)、1.6%(このバーの素子の平均のViは1.
6Vであった。)について測定結果である。That is, in this case, in the light emitting device having the structure shown in FIG. 1, one bar in which one row of devices is arranged is cut out from the substrate 20, and the threshold currents before the heat treatment for all the devices in this bar are cut out. measuring the average value I th0 of I th, measuring the average I th1 similar threshold current I th after heat treatment for similar bar, the difference I th0 -I th1 =
FIG. 5 shows the relationship between ΔI th and the strain ε 1 applied to the active layer. In FIG. 5, the black circles are plots of ΔI th when the heating temperature is 200 ° C., the white circles are when the heating temperature is 250 ° C., and the black diamonds are when each heating temperature is 300 ° C. . In this case, ε 1 is 1.2
% (The average Vi of the elements of this bar was 1.7 V), 1.3% (the average Vi of the elements of this bar was 1.
It was 2V. ), 1.45% (the average Vi of the element of this bar was 6.8 V), 1.48% (the average Vi of the element of this bar was 0.8 V), 1. 5%
(The average Vi of the elements of this bar was 1.8 V.), 1.6% (the average Vi of the elements of this bar was 1.
It was 6V. ) Is the measurement result.
【0033】図5により、ε1 が1.5%をこえると、
加熱前と加熱後とのしきい値電流の差ΔIthが大となる
ことが分かる。According to FIG. 5, when ε 1 exceeds 1.5%,
It can be seen that the difference ΔI th between the threshold currents before heating and after heating becomes large.
【0034】また、図6は上述した1本のバーの複数の
発光素子についての同様の加熱前と加熱後との平均のし
きい値電流の差ΔIthを、電流2mAでの、III−V
族およびII−VI族化合物半導体の界面に生じる平均
の電圧降下Viとの関係で測定した結果を示す。図6に
おいて、黒丸印は加熱温度を200℃とした場合、白丸
印は加熱温度を250℃とした場合、黒四角印は加熱温
度を300℃とした場合の各ΔIthをプロットしたもの
である。この場合、Vi=0.8〔V〕(このバーの素
子の平均のε1 は1.45%であった。)、Vi=1.
0〔V〕(このバーの素子の平均のε1 は1.82%で
あった。)、Vi=1.2〔V〕(このバーの素子の平
均のε1 は1.30%であった。)、Vi=1.4
〔V〕(このバーの素子の平均のε1 は1.10%であ
った。)、Vi=1.6〔V〕(このバーの素子の平均
のε1 は1.60%であった。)、Vi=1.7〔V〕
(このバーの素子の平均のε1 は1.20%であっ
た。)について測定結果である。Further, FIG. 6 shows the difference ΔI th between the average threshold currents before and after the similar heating for a plurality of light emitting elements of one bar described above as III-V at a current of 2 mA.
The results measured in relation to the average voltage drop Vi occurring at the interface between the Group III and Group II-VI compound semiconductors are shown. In FIG. 6, black circles are plots of ΔI th when the heating temperature is 200 ° C., white circles are when the heating temperature is 250 ° C., and black squares are each ΔI th when the heating temperature is 300 ° C. . In this case, Vi = 0.8 [V] (the average ε 1 of the element of this bar was 1.45%), Vi = 1.
0 [V] (the average ε 1 of the element of this bar was 1.82%), Vi = 1.2 [V] (the average ε 1 of the element of this bar was 1.30%. ), Vi = 1.4
[V] (the average ε 1 of the element of this bar was 1.10%), Vi = 1.6 [V] (the average ε 1 of the element of this bar was 1.60%) .), Vi = 1.7 [V]
(The average ε 1 of the elements of this bar was 1.20%.).
【0035】図5からViが1.2〔V〕以上殊に1.
5〔V〕以上となると加熱前と加熱後とのしきい値電流
の差ΔIthが大となってしまうことが分かる。From FIG. 5, Vi is 1.2 [V] or more, especially 1.
It can be seen that if it is 5 [V] or more, the difference ΔI th between the threshold currents before heating and after heating becomes large.
【0036】これらのことから、上記(数1)および
(数2)の特定によってΔIthを小にとどめ得ることが
理解される。From these facts, it is understood that ΔI th can be kept small by specifying (Equation 1) and (Equation 2).
【0037】上述したように、本発明によれば、製造工
程におけるIthの増加を減少させることができることか
ら安定してしきい値電流Ithの低い、したがって動作電
流の低減化、寿命の向上をはかることのできるII−V
I族化合物半導体発光素子を確実に得ることができる。As described above, according to the present invention, since the increase in I th in the manufacturing process can be reduced, the threshold current I th is stably low, and thus the operating current is reduced and the life is improved. II-V that can measure
A Group I compound semiconductor light emitting device can be reliably obtained.
【0038】[0038]
【発明の効果】上述したように、本発明製造方法によれ
ば、III−V族基板20上に、II−VI族の半導体
層をエピタキシーする場合において、その後の熱処理
で、発光半導体素子の特性特にしきい値電流Ithに変動
を来すものが、活性層にかかる歪みε1 と、更にIII
−V族とII−VI族の各半導体の界面に生じる電圧降
下Viの上記(数1)および(数2)による少なくとも
いづれか一方の特定によって、高温加熱特に200℃〜
450℃の範囲での加熱を経て目的とする発光素子を作
製する場合において、そのしきい値電流Ithの変化ΔI
thを特性上問題とならない程度に小さくすることができ
るものであり、更に活性層にかかる歪みε1と、更にI
II−V族とII−VI族の各半導体の界面に生じる電
圧降下Viの両者を(数1)および(数2)に選定する
ことによって、両者の効果が相俟って、より確実に、安
定して加熱処理後にしきい値電流Ithの増加を回避で
き、動作電流の低減化、寿命の向上をはかることができ
る。As described above, according to the manufacturing method of the present invention, when the II-VI group semiconductor layer is epitaxially grown on the III-V group substrate 20, the characteristics of the light-emitting semiconductor device can be obtained by the subsequent heat treatment. In particular, the threshold current I th fluctuates because of strain ε 1 applied to the active layer and further III
By high temperature heating, particularly 200 ° C. or higher, by specifying at least one of the voltage drop Vi occurring at the interface between the −V group semiconductor and the II-VI group semiconductor according to the above (Equation 1) and (Equation 2).
When the desired light emitting device is manufactured through heating in the range of 450 ° C., the change ΔI in the threshold current I th
It is possible to reduce th to such an extent that it does not cause a problem in terms of characteristics, and further, strain ε 1 applied to the active layer and I
By selecting both of the voltage drops Vi generated at the interface between the II-V group semiconductor and the II-VI group semiconductor as (Equation 1) and (Equation 2), the effects of both are combined, and more reliably. It is possible to stably avoid an increase in the threshold current I th after the heat treatment, reduce the operating current, and improve the life.
【図1】本発明方法によって得るII−VI族化合物半
導体発光素子の一例の概略断面図である。FIG. 1 is a schematic sectional view of an example of a II-VI compound semiconductor light emitting device obtained by the method of the present invention.
【図2】電子濃度の加熱温度依存性を示す図である。FIG. 2 is a diagram showing the heating temperature dependence of electron concentration.
【図3】正味のアクセプタ濃度の加熱温度依存性を示す
図である。FIG. 3 is a diagram showing the heating temperature dependence of the net acceptor concentration.
【図4】正孔濃度の加熱温度依存性を示す図である。FIG. 4 is a diagram showing the heating temperature dependence of hole concentration.
【図5】加熱処理前と後のしきい値電流値の差と活性層
にかかる歪みε1 との関係の測定結果を示す図である。FIG. 5 is a diagram showing measurement results of the relationship between the difference in threshold current value before and after heat treatment and the strain ε 1 applied to the active layer.
【図6】加熱処理前と後のしきい値電流値の差と、II
I−V族化合物半導体とII−VI族化合物半導体との
界面における電圧効果Viとの関係の測定結果を示す図
である。FIG. 6 shows the difference between the threshold current values before and after the heat treatment, and II
It is a figure which shows the measurement result of the relationship with the voltage effect Vi in the interface of a IV compound semiconductor and a II-VI compound semiconductor.
1 第1のクラッド層 2 第2のクラッド層 3 活性層 4 キャップ層 5 第1の半導体層 6 超格子構造 7 第2の半導体層 8 コンタクト層 9 絶縁層 20 基板 30 p側電極 31 n側電極 1 1st clad layer 2 2nd clad layer 3 active layer 4 cap layer 5 1st semiconductor layer 6 superlattice structure 7 2nd semiconductor layer 8 contact layer 9 insulating layer 20 substrate 30 p-side electrode 31 n-side electrode
Claims (3)
層の格子定数をaとするとき、ε1 =|ac −a|/a
c で与えられる上記活性層にかかる歪みε1 を、0≦ε
1 <1.5〔%〕とするか、 III−V族化合物半導体とII−VI族化合物半導体
との界面に生じる電圧降下Viを、0≦Vi≦1.2
〔V〕とするかの少なくとも一方の構成として、 III−V族基板上に、少なくともそれぞれII−VI
族化合物半導体による第1のクラッド層と、活性層と、
第2のクラッド層とをエピタキシーする工程と、 上記基板上へのII−VI族化合物半導体層のエピタキ
シー後に200℃〜450℃の加熱を行う加熱工程とを
有することを特徴とするII−VI族化合物半導体発光
素子の製造方法。1. When the lattice constant of the clad layer is a c and the lattice constant of the active layer is a, ε 1 = | ac −a | / a
The strain ε 1 applied to the active layer given by c is 0 ≦ ε
1 <1.5 [%], or the voltage drop Vi occurring at the interface between the III-V group compound semiconductor and the II-VI group compound semiconductor is 0 ≦ Vi ≦ 1.2.
As at least one of the constitutions of [V], at least II-VI on a III-V group substrate
A first clad layer made of a group compound semiconductor, an active layer,
II-VI group, characterized by comprising: a step of epitaxying the second clad layer; and a heating step of heating at 200 ° C. to 450 ° C. after the epitaxy of the II-VI group compound semiconductor layer on the substrate. Method for manufacturing compound semiconductor light emitting device.
に対向する端面とに対する端面コートに伴う加熱工程で
あることを特徴とする請求項1に記載のII−VI族化
合物半導体発光素子の製造方法。2. The II-VI group compound semiconductor light-emitting device according to claim 1, wherein the heating step is a heating step associated with end face coating on the emission end face of light emission and the end face opposite to the emission end face. Production method.
工程であることを特徴とする請求項1に記載のII−V
I族化合物半導体発光素子の製造方法。3. The II-V according to claim 1, wherein the heating step is a heating step when alloying the electrodes.
Method for manufacturing group I compound semiconductor light emitting device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14051094A JPH088492A (en) | 1994-06-22 | 1994-06-22 | Method for manufacturing II-VI compound semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14051094A JPH088492A (en) | 1994-06-22 | 1994-06-22 | Method for manufacturing II-VI compound semiconductor light emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088492A true JPH088492A (en) | 1996-01-12 |
Family
ID=15270333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14051094A Pending JPH088492A (en) | 1994-06-22 | 1994-06-22 | Method for manufacturing II-VI compound semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088492A (en) |
-
1994
- 1994-06-22 JP JP14051094A patent/JPH088492A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316792B1 (en) | Compound semiconductor light emitter and a method for manufacturing the same | |
| US6238945B1 (en) | Method of making P-type group III-nitride semiconductor device having improved P contact | |
| JPH07254732A (en) | Semiconductor light emitting device | |
| JP2009545865A (en) | LED semiconductor substrate | |
| JP2007157853A (en) | Semiconductor light emitting device and manufacturing method thereof | |
| US8686442B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| FR2488049A1 (en) | SEMICONDUCTOR JUNCTION LIGHT SOURCE, IN PARTICULAR SOURCE-LASER, USING SCHOTTKY DIODES, AND METHOD OF MANUFACTURE | |
| US8513683B2 (en) | Optical integrated semiconductor light emitting device | |
| US6376273B2 (en) | Passivation capping layer for ohmic contact in II-VI semiconductor light transducing device | |
| JP3461611B2 (en) | II-VI compound semiconductor device and method of manufacturing the same | |
| US5291033A (en) | Semiconductor light-emitting device having substantially planar surfaces | |
| US8000364B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| JP2586349B2 (en) | Semiconductor light emitting device | |
| JPH088492A (en) | Method for manufacturing II-VI compound semiconductor light emitting device | |
| US5924002A (en) | Method of manufacturing a semiconductor device having ohmic electrode | |
| JPH07254756A (en) | Optical device | |
| US20040247007A1 (en) | Edge-emitting type semiconductor laser | |
| JPH0983079A (en) | Semiconductor element | |
| JPH08227864A (en) | Semiconductor device having ohmic electrode and manufacturing method | |
| JPH0786697A (en) | Light emitting element | |
| JP2003258304A (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JP3557644B2 (en) | Semiconductor light emitting device | |
| JP2002043691A (en) | Nitride semiconductor laser device and method of manufacturing the same | |
| JPH0766503A (en) | Light emitting element | |
| JPH088461A (en) | Light emitting element |