JPH088225B2

JPH088225B2 - 改良された半導体用局部的相互接続

Info

Publication number: JPH088225B2
Application number: JP4331328A
Authority: JP
Inventors: ポール・セクウォン・キム; セイキ・オグラ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-12-17
Filing date: 1992-12-11
Publication date: 1996-01-29
Anticipated expiration: 2011-01-29
Also published as: JPH05251385A; US5516726A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に半導体製造の分
野に関し、特に集積回路チップ上で隣接するデバイス同
士を電気的に接続するための局部相互接続配線の分野に
関する。

【０００２】

【従来の技術】半導体技術では、ますます多数かつ高速
の回路を備えた集積回路チップを作成する傾向が続いて
いる。この超大規模集積に向う動きの結果、特徴形状の
縮小が進み、チップ上で多数のデバイスが使用可能とな
った。この多数のデバイスを活用し、それらで多数の回
路を形成するには、この種々のデバイスを相互接続しな
ければならない。できるだけ多数のデバイスを接続でき
るこの能力は、配線可能性と呼ばれ、チップ上の使用可
能なデバイスのうち、互いに接続して有用な回路を形成
できるものの百分率で表される。

【０００３】本明細書では「相互接続」という語は、回
路の２つの部分を接続する、ワイヤやストラップなど任
意の導電性要素を指す。回路によって相互接続の長さは
変わる。短い相互接続は隣接するデバイス同士を接続
し、比較的長い相互接続は離れたデバイスを接続してよ
り複雑な回路を形成し、また入出力装置及び電源への接
続を行う。一般に、チップ上で使用される相互接続の長
さには、ある範囲及び分布がある。さらに、相互接続
は、接触を行うようにと設計された場所以外では互いに
電気絶縁されていなければならない。多数の配線面また
は配線段が使用され、各配線段が絶縁体で他の配線段か
ら電気絶縁される。異なる配線面上のワイヤ間の電気接
続は、希望する場所で絶縁体中の傾斜孔または垂直孔を
通して行われる。したがって、相互接続は、「ワイヤ」
と呼ばれる水平要素と、「スタッド」または「バイア」
と呼ばれる垂直要素とを有する。スタッドないしバイア
は、異なる配線面中のワイヤを接続する。垂直及び水平
の相互接続部材が互いに接触するとき、それらが互いに
どう交差するかが重要である。図２を参照すると、交点
で水平要素が垂直要素を完全にオーバーラップまたは覆
うことがあり得る。これは「有縁接点」と呼ばれる。ま
た図１に示すように、この２つの要素が単に互いに交差
して、交点で若干の公称接触領域を形成することもあり
得る。これは「無縁接点」と呼ばれる。

【０００４】配線可能性は、有縁接点と無縁接点のどち
らを使用するかを支配する設計上の制約の影響を受け
る。これらの制約は、設計される接点に関する工程上の
制限または信頼性の必要から課されることがしばしばで
ある。所与の１組の最小空間／ワイヤ寸法について、無
縁接点を使用すると、ワイヤ及び空間が許容される最小
の特徴形状及び空間に合わせて設計できるので、最大の
配線可能性が達成される。それとは対照的に、有縁接点
を必要とする制約があると、図２を見るとわかるように
接点に必要な表面積がより大きくなるので、配線可能性
に悪影響を与える。有縁接点は、スタッドの断面積より
も大きな交差面積をもたらす。

【０００５】設計者は、配線をレイアウトする際に、デ
バイス表面のすぐ上の配線段を使って、基本的に隣接す
るデバイス同士の局部的接続を行い、基本回路を形成す
る（たとえば、Ｈ．Ｊ．Ｍヴェーンドリック（Veendric
k）他の論文 "An efficientand flexible architecture
for high density gate arrays", IEEE J. Solid Stat
e circuits, Vol.25, NO.5, pp.1153〜1157参照）。次
に他の配線段を使用して、基本回路ブロック同士を接続
して、より複雑な回路を形成し、最終的にチップの入出
力端子につないでデバイスに電力及び情報信号を分配さ
せる。局部的相互接続段は、配線効率を向上させ、通常
なら必要となる全配線段の数を減らすことができる。こ
の相互接続配線に必要な電気抵抗率は、具体的な応用
例、回路と、トランジスタ・デバイスのタイプ、すなわ
ちバイボーラ型がＦＥＴかに応じて変なる。電気抵抗率
が指定されると、局部的相互接続の厚さと素材が決ま
る。

【０００６】局部的相互接続の形成に伴う主要な工程上
の困難は、デバイス表面の表面形状である。デバイス表
面は全く平面状でなく、エミッタ、ベース、コレクタな
どのデバイス接点は一般に異なる高さにある。ＦＥＴの
場合は、ゲートはソース及びドレインと異なる高さにあ
る。さらに、陥凹酸化物分離、浅いトレンチその他の工
程ステップなどのデバイス形成工程で、表面上のデバイ
ス接点間に表面形状の凹凸（以下では段即ちステップと
称する）が生じる。良好な局部的相互接続工程は、良好
な段の被覆を行うものでなければならず、また回路や短
絡の原因となる欠陥の数を最小にして、高い収率をもた
らすべきである。犠牲レジスト・ステンシルを用いるリ
フトオフ工程を使用して、無縁接点を製造することがで
きる。ただし、リフトオフ工程は付着温度が２００℃未
満に制限され、したがって材料の選択が有向付着できる
ものに限られる傾向がある。したがってリフトオフ工程
によって付着される導体は段の被覆が不十分（薄く）
で、段を覆う相互接続が信頼できないものになるあるい
は開く傾向がある。それ故、化学蒸着（ＣＶＤ）、スバ
ッタ、またはプラズマ強化ＣＶＤ技法によって一面に膜
を付着し、この一面に付着した膜の上に所望のパターン
のフォト・レジスト・マスクを形成して、不要部分を除
去して所望のパターンの膜を形成するサブトラクティヴ
工程即ち通常のエッチング工程が好ましい場合が多い。
上記の表面形状を覆う導体膜のサブトラクティヴ・エッ
チングにおける主要な問題は、残査金属が生じることで
ある。これは「ストリンガ」と呼ばれることもあり、段
の所での膜の不完全なエッチングから生じ、短絡の原因
となる。こうした短絡を削減するために、大幅なオーバ
ーエッチングが必要となる場合がしばしばある。

【０００７】当技術分野では、低い電気抵抗率を有し、
短絡が最小で、段を覆う導体被覆の良好な導体を形成
し、さらに、設計で無縁交差の使用が可能な方法を提供
することが、特に半導体基板上のデバイスの局部的相互
接続に関係するときは、特に有用である。

【０００８】

【発明が解決しようとする課題】本発明の一目的は、段
を含むデバイス表面に局部的相互接続を形成するため
の、高収率の製造可能な方法を提供することである。

【０００９】本発明の他の目的は、配線性改善のため無
縁相互接続の使用が可能な方法を提供することである。

【００１０】本発明の他の目的は、下にあるシリコン層
に損傷を与えずに局部的相互接続のオーバーエッチング
が可能な方法を提供することである。

【００１１】本発明の他の目的は、シリサイドまたはポ
リシリコンよりも抵抗率の低い局部的相互接続を提供す
ることである。

【００１２】半導体、特にバイポーラ・デバイス及びＣ
ＭＯＳデバイスの製造と両立する方法を提供することで
ある。

【００１３】

【課題を解決するための手段】本発明によれば、半導体
基板上にデバイスの局部的相互接続を作成する方法が提
供される。デバイスと、デバイスを接触させるための開
口とを備えた基板を用意する。電気絶縁性のエッチ・ス
トップ材料を表面全体の上に付着する。導電性材料の別
の層をエッチ・ストップ層の上に付着する。レジスト・
マスク形成と導電層のエッチング、エッチ・ストップ層
でのエッチングの停止によって、導電層上に局部的相互
接続パターンを画定する。次にレジスト・マスクを除去
する。次いで導電性パターンとその下にあってそれと接
触するエッチ・ストップ層を熱活性化工程にかけて、導
電性パターンの下の電気絶縁性エッチ・ストップ層を導
電層に変質させる。これによって、デバイス間の局部的
接続が確立する。

【００１４】

【実施例】図面を参照すると、図１及び図２には、水平
要素すなわちワイヤと垂直要素すなわちスタッドまたは
バイヤの相互接続の従来技術による設計の２つの例が示
されている。図２に示されている相互接続は、先に定義
した有縁接点であり、縦型接点が水平な相互接続によっ
て完全に覆われまたはオーバーラップしている。オーバ
レイ、位置合せ及び工程許容差を補償するために必要な
境界がｂとして示してある。有縁接点の場合、交差領域
は垂直相互接続の全断面である。すなわち、バイア、ス
タッドまたは接点がワイヤで完全に覆われ、それによっ
て、配線を画定するために用いられるエッチング工程か
らスタッド材料を保護している。また、この場合には、
スタッドが千鳥形かそれとも互いに接しているかに応じ
て、スタッド間の最小間隔が境界幅ｂよりも１〜２倍広
いことがわかる。図１の相互接続は、図２とは違って無
縁接点であり、スタッド及びワイヤの微細形状が最小線
／間隔基本原則に従って設計され、実質的に交差してい
る。この場合は、ワイヤはスタッドまたは接点領域を完
全に覆ってはいず、したがってワイヤ形成工程でスタッ
ド、バイヤまたは接点領域の保護されていない表面が損
傷を受けることがあり得る。局部的相互接続の形成で見
られる最も普通の無保護接点表面は、単結晶または多結
晶シリコンであり、ときには特定のデバイス組成に応じ
て、Ｇｅ、シリサイド、ＧａＡｓなどのこともあり得
る。

【００１５】図３を参照すると、半導体基板１０の断面
がデバイス接点表面１２、１４、１６、１８と共に示さ
れている。表面１２から表面１６及び側壁スペーサ２４
へ移行する部分が、「従来の技術」の所で述べた段即ち
ステップの典型的な例である。この例では、拡散ソース
領域１２'とドレイン領域１４'、ゲート電極１６'、ポ
リシリコン・ストラップ１８'、側壁絶縁体２４、ゲー
ト酸化物２２及び浅いトレンチまたは陥凹酸化物２０を
備えた電界効果トランジスタが示されている。パイポー
ラ・デバイスまたは他のデバイス（図示せず）では、エ
ミッタ、ベース、コレクタへのデバイス接点が異なる高
さにあるが、本発明は、以下の図に示すように、それら
のデバイスにも同様に適用することができる。

【００１６】図４を参照すると、図３に示した基板の表
面全体が第１の層２６で覆われ、次いで第２の層２８で
覆われている。両方の層は、以下で考察するように独自
の属性をもち、独自の機能を提供する。第１層２６は付
着状態で電気絶縁性であり、デバイス領域１２'、１
４'、１６'、１８の間で電気絶縁を提供する。第２層２
８は導電性であり、薄い導電膜の１つまたは複数の層か
ら構成される。層２６と２８は、物理的スパッタリン
グ、反応性スパッタリング、ＣＶＤ、プラズマ強化ＣＶ
Ｄ（ＰＥＣＶＤ）など、表面形状の上にコンフォーマル
な被覆をもたらす技法によって付着することが好まし
い。第１層２６の属性の１つは、第２層２８の存在下
で、下記のように活性化工程にかけたとき、絶縁体から
導電性に変わることである。すなわち、層２６と２８か
らなる２層構造は、加熱、電気パルスなど何らかの適当
な活性化を行うと、一方が絶縁体で他方が導電体という
２つの異なる層から、１つの導電性の層に変換される。
しかし、この変換された導電層はそれ自体、物理的には
多層からなるものでも、ランダムに分布する多相（すな
わち、構造組成の異なる諸領域）を備えた単一層からな
るものでもよい。多層の場合、各離散層は導電性であ
る。しかし、単一相の場合は、層は導電性の材料本体中
に分布する絶縁性の相から構成されていてもよい。

【００１７】したがって、第１層２６は、シリコンおよ
びゲルマニウムの酸化物、窒化物、炭化物など広範囲の
材料のどれから構成されていてもよく、唯一の制限は、
選択された材料が、第２層２８と接触していて、適当な
活性化工程を施したとき、絶縁体から導電体に変わるこ
とである。第２層２８は、Ａｌ、Ｔｉ、Ｖ、Ｚｒ、Ｈｆ
などの金属または対応する金属ケイ化物のどれから構成
されていてもよい。しかし、活性化したとき導電層に変
換されるという要件を満たすには、層２６と層２８につ
いてある材料の組合せしか選択できない。こうした組合
せの好ましい例では、第１層２６はＳｉＯ₂、第２層２
８はチタンである。Ｔｉ／ＳｉＯ₂／Ｓｉの多層スタッ
クがある時間高温に加熱したときどのような挙動を示す
かを示す実験結果を表１に示す。表１に示した例では、
Ｔｉの厚さは５００オングストロームと一定に保ち、Ｓ
ｉＯ₂の厚さは表のように変化させた。Ｓｉはシリコン
基板を表す。これらの例では、熱活性化は急速加熱によ
って行った。しかし、炉加熱やレーザその他のエネルギ
ー源の照射など他の加熱技法を使っても同様の結果が得
られる。加熱サイクル後のスタックした層のシート抵抗
も表１に示す。チタン層だけのシート抵抗は約１１Ω／
□なので、サンドイッチ構造の値がそれよりも小さいの
は、ＳｉＯ₂中間層が導電層に変換されて、チタン層と
シリコン層が電気的接触状態になったため、抵抗率が下
ったことを暗示している。高温度では、チタン層がＳｉ
Ｏ₂と反応して、ＳｉＯ₂中に酸素を溶かしかつケイ化チ
タンを形成する。

【００１８】加熱温度表１ＳｉＯ₂の厚さ（℃）時間（秒） Ω／□ １２１Å ８００６０３．９１３４Å ８００９０３．４１８Å ６５０３０９．２１２９Å ８００６０４．３８０Å ６５０６０９．０４２０Å ８００６０３０図９を参照すると、チタンと酸素の状態図が示されてい
る。この図から、金属チタン相が、絶縁性の酸化チタン
相を形成することなく、大量の酸素をその構造内に溶解
できることがわかる。ジルコニウム、ハフニウム、バナ
ジウムなどはＳｉＯ₂に対する反応がチタンに類似して
いるが、クロムやタンタルなどの金属は加熱時にＳｉＯ
₂を還元しない。ただし、金属と絶縁膜の反応で必ずし
も高い酸素溶解度は必要ではない。S.Q.ワン（Wang）と
J.W.メイヤー（Mayer）は、ThinSolid Films, 202 (199
1), pp. 105〜123で、一重及び二重の金属膜と接触した
状態のＳｉＯ₂の反応について広く研究し、所与の温度
での反応の自由エネルギー変化が、反応が起こるか否か
を決定すると結論している。すなわち、炭化物絶縁膜で
は酸素、酸化物及び窒化物絶縁膜では水素など、加熱中
の周囲ガスの選択が、自由エネルギーに影響を与え、２
つの層の間での反応を有利にすることがある。他の機構
も前述のように全体的に同じ電気的効果をもたらすこと
ができる。たとえば、導電層が浸透（拡散）によって薄
い絶縁層を物理的に破り、本発明で必要とされる基板へ
の電気的接触を確立することができる。レーザ加熱が最
上部の金属層を瞬間的に融解して、その反応性を数倍増
加させることができる。表１及び上記の考察から、この
変換反応を完了するには絶縁層の厚さを最小限にい保つ
べきことは明らかである。一方、その厚さは満足できる
エッチ・ストップをもたらすのに十分でなければならな
い。一般に中間絶縁体膜の厚さは、５０〜５００オング
ストロームの範囲で選ばれ、ＳｉＯ2の好ましい厚さは
約１００オングストロームである。

【００１９】図５を参照すると、所望の局部的相互接続
パターンを使ってフォトレジスト・ステンシル３０'と
３０"を形成する。局部的相互接続マスクを用いて感光
層のコーティングを露光し、既知の方法でレジスト・パ
ターンを現象し、焼成し、硬化させる。

【００２０】図６を参照すると、ステンシル３０"と３
０'を用いて層２８をエッチする。このエッチングは、
反応性イオン・エッチング、イオン・ミリング、反応性
イオン・ビーム・エッチング、化学的湿式エッチングな
ど既知のいくつかの方法を単独でまたは組み合わせて使
用して行うことができる。どの場合にも、露出するデバ
イス接点の損傷を避けるため、層２６をエッチ・ストッ
プとして用いる。ＳｉＯ₂層に対する良好な選択性を与
えるチタン用の好ましい反応性イオン・エッチング方法
では、ガス成分としてＣｌ₂、ＢＣｌ₃及びＮ₂を使用す
る。選択性が良いエッチング方法でも、エッチ・ストッ
プ層の若干の損失は避けられない。図６で、層２６'は
基本的に、層２６がエッチング工程中に薄くなったもの
である。エッチング方法と層２６の厚さの選択は、前述
の「ストリング」または短絡なしで局部的相互接続を形
成するのに十分なオーバーエッチをもたらすように選択
する。さらに図６を参照すると、レジスト・ステンシル
３０'と３０"は、湿式または乾式エッチングにより、好
ましくはプラズマ・アッシングとその後の湿式ストリッ
ピングによって除去する。

【００２１】図７及び図８を参照すると、導電性ストラ
ップ２８’及び２８"とその下の層２６が活性化され
て、新しい層３２'と３２"を形成している。層３２'と
３２"は導電性であり、デバイス表面への電気的接触を
行い、デバイス間に導電性リンクをもたらす。これらの
導電性リンクの電気抵抗率は、接続されるデバイスの種
類に応じて１〜１０オーム／平方インチの範囲である。

【００２２】

【発明の効果】以上のように、本発明によれば、良好な
段被覆、最小の短絡、無縁接点設計との両立性、受け入
れられる導電性など、所望の属性を備えた局部的相互接
続を形成する方法が提供される。その工程ステップは従
来の半導体製造の工具及び技法と容易に統合できる。本
発明は、半導体デバイスの相互接続及び改善された配線
性の分野で特に有用である。

【図面の簡単な説明】

【図１】半導体相互接続で使用される無縁接点を示す図
である。

【図２】半導体相互接続で使用される有縁接点を示す図
である。

【図３】本発明による局部的相互接続形成の１ステップ
を示す断面図である。

【図４】本発明による局部的相互接続形成の１ステップ
を示す断面図である。

【図５】本発明による局部的相互接続形成の１ステップ
を示す断面図である。

【図６】本発明による局部的相互接続形成の１ステップ
を示す断面図である。

【図７】本発明による局部的相互接続形成の１ステップ
を示す断面図である。

【図８】図７にその断面を示した要素の上面図である。

【図９】本発明の特徴の一部を説明するのに使用される
チタンと酸素の状態図である。

【符号の説明】

１０半導体基板１２デバイス接点表面１４デバイス接点表面１６デバイス接点表面１８デバイス接点表面２０浅いトレンチ２２ゲート酸化物２４側壁絶縁体２６第１層２８第２層３０' ３０" レジスト３２' ３２" 活性化導電層

───────────────────────────────────────────────────── フロントページの続き (72)発明者セイキ・オグラアメリカ合衆国12533、ニューヨーク州ボープウェル・ジャンクション、ロングヒル・ロード 50 (56)参考文献特開昭62−98747（ＪＰ，Ａ) 特開平１−217908（ＪＰ，Ａ) 特開昭59−200417（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】半導体基板上にデバイスの局部的相互接続
を製造する方法であって、複数のデバイスを含み、上記デバイスへの接点開口をも
つ表面を有する、半導体基板を用意するステップと、上記デバイスへの上記接点開口を含む上記表面の上に、
電気絶縁性のエッチ・ストップ材料の薄い層を形成する
ステップと、上記絶縁層の上に薄膜導体の層を付着させるステップ
と、上記導体層の上にレジストをパターン付けするステップ
と、上記エッチ・ストップ層で停止するエッチングによって
上記導体層を画定するステップと、上記のパターン付けした金属とその下のエッチ・ストッ
プ層を熱で活性化させて、上記エッチ・ストップ層を上
記の局部的相互接続の領域で絶縁性から導電性に変化さ
せるステップとを含む方法。
【請求項２】上記エッチ・ストップ層が、厚さ５０〜２
００オングストロームの酸化シリコンであることを特徴
とする、請求項１に記載の方法。
【請求項３】上記導体膜が、Ｔｉ、Ｖ、Ｚｒ、Ｈｆを含
む金属及びそれらの金属ケイ化物からなる群から選択さ
れることを特徴とする、請求項１に記載の方法。
【請求項４】デバイス接点開口を接続する半導体基板上
の局部的相互接続構造であって、複数のデバイス接点開口を含む上記半導体基板を覆うエ
ッチ・ストップ材料の中間層と、上記デバイス接点開口の少くとも２つを接続する、上記
中間層の上にパターン付けされた低抵抗導電層とを含
み、上記中間層の、上記導電層の下にあってそれと接触する
部分が導電性であり、上記中間層の残りの部分が絶縁性
である、局部的相互接続構造。
【請求項５】導電層が、Ｔｉ、Ｖ、Ｚｒ、Ｈｆ及び対応
する金属ケイ化物を含む群から選択されることを特徴と
する、請求項４に記載の構造。
【請求項６】中間層が、シリコン及びゲルマニウムの酸
化物、炭化物、窒化物を含む群から選択されることを特
徴とする、請求項４に記載の構造。