JPH08236477A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08236477A JPH08236477A JP7035092A JP3509295A JPH08236477A JP H08236477 A JPH08236477 A JP H08236477A JP 7035092 A JP7035092 A JP 7035092A JP 3509295 A JP3509295 A JP 3509295A JP H08236477 A JPH08236477 A JP H08236477A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- hole
- wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910000962 AlSiC Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】コンタクトホール内での配線金属のカバレッジ
を改善して、配線の断線を防止することができる半導体
装置の製造方法を提供する。 【構成】コンタクトホールを絶縁膜に形成し、前記絶縁
膜及び前記コンタクトホールの内面に第１の金属膜を形
成した後、前記コンタクトホール内の下部内周壁に前記
第１の金属膜５からなるサイドウォール６を形成し、前
記コンタクトホールの開口部周辺の領域の絶縁膜３を等
方性エッチングすることによりコンタクトホール４上部
のみをほぼテーパ形状にした。 【効果】コンタクトホール４の底部の寸法変化なしにコ
ンタクトホール４上部のみをほぼテーパ形状にすること
ができ、そのため、コンタクトホール４のアスペクト比
も小さくなるので、第２の金属膜８からなる配線金属の
カバレッジが改善され、配線の断線を防止することがで
きる。
を改善して、配線の断線を防止することができる半導体
装置の製造方法を提供する。 【構成】コンタクトホールを絶縁膜に形成し、前記絶縁
膜及び前記コンタクトホールの内面に第１の金属膜を形
成した後、前記コンタクトホール内の下部内周壁に前記
第１の金属膜５からなるサイドウォール６を形成し、前
記コンタクトホールの開口部周辺の領域の絶縁膜３を等
方性エッチングすることによりコンタクトホール４上部
のみをほぼテーパ形状にした。 【効果】コンタクトホール４の底部の寸法変化なしにコ
ンタクトホール４上部のみをほぼテーパ形状にすること
ができ、そのため、コンタクトホール４のアスペクト比
も小さくなるので、第２の金属膜８からなる配線金属の
カバレッジが改善され、配線の断線を防止することがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に半導体基板の拡散層と配線とのコンタクト
の形成方法に関するものである。
に関し、特に半導体基板の拡散層と配線とのコンタクト
の形成方法に関するものである。
【０００２】
【従来の技術】半導体素子の高集積化・高速化に伴い、
配線構造やトランジスタのゲート電極の微細化が進めら
れている。特に、最近のＶＬＳＩではＬＳＩ内部で基板
との電気的な接続を確保するために形成されるコンタク
トホールの微細化に伴いコンタクトホールの断面の縦／
横寸法比（以下、アスペクト比と称す）が増加し、配線
金属の埋め込みが難しくなり、配線の信頼性が問題とな
ってきている。
配線構造やトランジスタのゲート電極の微細化が進めら
れている。特に、最近のＶＬＳＩではＬＳＩ内部で基板
との電気的な接続を確保するために形成されるコンタク
トホールの微細化に伴いコンタクトホールの断面の縦／
横寸法比（以下、アスペクト比と称す）が増加し、配線
金属の埋め込みが難しくなり、配線の信頼性が問題とな
ってきている。
【０００３】従来のＬＳＩの拡散層と配線金属とのコン
タクト形成方法を、図２を用いて説明する。不純物拡散
層２２を有するシリコン半導体基板２１上にシリコン酸
化膜（ＳｉＯ2 ）よりなる絶縁膜２３をＣＶＤ法などに
より１０００ｎｍの厚さに成膜し、絶縁膜２３の上にコ
ンタクトホールパターンに対応した開孔を有するフォト
レジスト層（図示せず）を通常のフォトリソグラフィ技
術により形成し、次に前記フォトレジスト層をマスクと
して反応性ドライエッチング装置などにより絶縁膜２３
を異方性エッチングしてコンタクトホール２４を形成す
る。続いて前記フォトレジスト層を除去することにより
図２（ａ）に示す構造が得られる。
タクト形成方法を、図２を用いて説明する。不純物拡散
層２２を有するシリコン半導体基板２１上にシリコン酸
化膜（ＳｉＯ2 ）よりなる絶縁膜２３をＣＶＤ法などに
より１０００ｎｍの厚さに成膜し、絶縁膜２３の上にコ
ンタクトホールパターンに対応した開孔を有するフォト
レジスト層（図示せず）を通常のフォトリソグラフィ技
術により形成し、次に前記フォトレジスト層をマスクと
して反応性ドライエッチング装置などにより絶縁膜２３
を異方性エッチングしてコンタクトホール２４を形成す
る。続いて前記フォトレジスト層を除去することにより
図２（ａ）に示す構造が得られる。
【０００４】次に、全面にアルミニウム（Ａｌ）よりな
る配線金属膜２５をスパッタリング法などにより堆積さ
せ、コンタクトホール２４を埋め込むことにより図２
（ｂ）に示す構造が得られる。また、上述の構造よりコ
ンタクトホール２４の直径が小さくなり、その結果、コ
ンタクトホール２４のアスペクト比が大きくなった場合
のコンタクトホール２４での配線金属膜２５の埋め込み
の形状を図３に示す。
る配線金属膜２５をスパッタリング法などにより堆積さ
せ、コンタクトホール２４を埋め込むことにより図２
（ｂ）に示す構造が得られる。また、上述の構造よりコ
ンタクトホール２４の直径が小さくなり、その結果、コ
ンタクトホール２４のアスペクト比が大きくなった場合
のコンタクトホール２４での配線金属膜２５の埋め込み
の形状を図３に示す。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
製造方法では、配線の微細化によりコンタクトのサイズ
が小さくなり、コンタクトホールのアスペクト比が大き
くなると、配線金属のコンタクトホール内での被覆率
（カバレッジ）が悪く、コンタクトホールの縦の壁にそ
って膜が薄くなり、その一番底の部分では影になってク
ラックが生じたりする。その結果、断線が起こって回路
が壊れるなどの故障を引き起し、信頼性に問題がある。
製造方法では、配線の微細化によりコンタクトのサイズ
が小さくなり、コンタクトホールのアスペクト比が大き
くなると、配線金属のコンタクトホール内での被覆率
（カバレッジ）が悪く、コンタクトホールの縦の壁にそ
って膜が薄くなり、その一番底の部分では影になってク
ラックが生じたりする。その結果、断線が起こって回路
が壊れるなどの故障を引き起し、信頼性に問題がある。
【０００６】本発明は上記事由に鑑みて為されたもので
あり、その目的は、半導体の拡散層と配線とのコンタク
トの形成方法においてコンタクトホール内での配線金属
のカバレッジが改善して配線の断線を防止することがで
きる半導体の製造方法を提供しようとするものである。
あり、その目的は、半導体の拡散層と配線とのコンタク
トの形成方法においてコンタクトホール内での配線金属
のカバレッジが改善して配線の断線を防止することがで
きる半導体の製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】本発明では、上記目的を
達成するために、半導体基板上に絶縁膜を形成する工程
と、コンタクトホールを絶縁膜に形成する工程と、前記
絶縁膜及び前記コンタクトホールの内面に金属膜を形成
した後、異方性エッチングを行い、前記コンタクトホー
ル内の下部内周壁に前記金属膜からなるサイドウォール
を形成する工程と、前記コンタクトホールの開口部周辺
の領域の前記絶縁膜を等方性エッチングする工程とを含
むことを特徴とする。
達成するために、半導体基板上に絶縁膜を形成する工程
と、コンタクトホールを絶縁膜に形成する工程と、前記
絶縁膜及び前記コンタクトホールの内面に金属膜を形成
した後、異方性エッチングを行い、前記コンタクトホー
ル内の下部内周壁に前記金属膜からなるサイドウォール
を形成する工程と、前記コンタクトホールの開口部周辺
の領域の前記絶縁膜を等方性エッチングする工程とを含
むことを特徴とする。
【０００８】
【作用】本発明の構成によれば、コンタクトホール内の
下部内周壁に金属膜からなるサイドウォールを形成し、
前記コンタクトホールの開口部周辺の領域の前記絶縁膜
を等方性エッチングするようにしたため、コンタクトホ
ールの底部の寸法変化なしにコンタクトホール上部のみ
をほぼテーパ形状にすることができ、そのため、コンタ
クトホールのアスペクト比が小さくなるので、配線金属
のカバレッジが改善され、配線の断線を防止することが
できる。
下部内周壁に金属膜からなるサイドウォールを形成し、
前記コンタクトホールの開口部周辺の領域の前記絶縁膜
を等方性エッチングするようにしたため、コンタクトホ
ールの底部の寸法変化なしにコンタクトホール上部のみ
をほぼテーパ形状にすることができ、そのため、コンタ
クトホールのアスペクト比が小さくなるので、配線金属
のカバレッジが改善され、配線の断線を防止することが
できる。
【０００９】
【実施例】以下、本発明を実施例により説明する。拡散
により形成された高濃度ｎ形（ｎ＋）拡散層よりなる不
純物拡散層を２を有するシリコン半導体基板１上にＢＰ
ＳＧ（ボロンとリンを拡散した二酸化珪素）膜よりなる
絶縁膜３をＣＶＤ法などによって１０００ｎｍの厚さに
成膜し、続いて、例えば、フォトレジスト層（図示せ
ず）をスピン塗布乾燥し、通常のフォトリソグラフィ技
術によってコンタクトホールパターンに対応する開孔を
形成し、次に、このパターンニングされたフォトレジス
トよりなる第１のレジスト膜（図示せず）をマスクとし
て、異方性エッチングによって絶縁膜３をエッチングし
てコンタクトホール４を形成する。その後、第１のレジ
スト膜をＯ2 プラズマ処理、有機溶剤処理などによって
除去することにより図１（ａ）に示す構造が得られる。
により形成された高濃度ｎ形（ｎ＋）拡散層よりなる不
純物拡散層を２を有するシリコン半導体基板１上にＢＰ
ＳＧ（ボロンとリンを拡散した二酸化珪素）膜よりなる
絶縁膜３をＣＶＤ法などによって１０００ｎｍの厚さに
成膜し、続いて、例えば、フォトレジスト層（図示せ
ず）をスピン塗布乾燥し、通常のフォトリソグラフィ技
術によってコンタクトホールパターンに対応する開孔を
形成し、次に、このパターンニングされたフォトレジス
トよりなる第１のレジスト膜（図示せず）をマスクとし
て、異方性エッチングによって絶縁膜３をエッチングし
てコンタクトホール４を形成する。その後、第１のレジ
スト膜をＯ2 プラズマ処理、有機溶剤処理などによって
除去することにより図１（ａ）に示す構造が得られる。
【００１０】次に、厚さ５０ｎｍのＡｌＳｉＣｕよりな
る第１の金属膜５をスパッタリング法などにより堆積さ
せることにより図１（ｂ）に示す構造が得られる。次
に、第１の金属膜５を異方性エッチバックすると、図１
（ｃ）に示すようにコンタクトホール４内の下部内周壁
にのみＡｌＳｉＣｕよりなるサイドウォール６が残る。
この下部内周壁に残るサイドウォール６の高さ７は、異
方性エッチバック時のオーバーエッチング時間により制
御できる。つまり、第１の金属膜５が５０ｎｍの厚さだ
けエッチングされた時点からのエッチング時間をオーバ
ーエッチング時間とすると、オーバーエッチング時間が
長くなるほどサイドウォール６は異方的にエッチングさ
れ、サイドウォール６の高さ７は低くなる。本実施例で
はサイドウォール６の高さ７は４００ｎｍに制御した。
る第１の金属膜５をスパッタリング法などにより堆積さ
せることにより図１（ｂ）に示す構造が得られる。次
に、第１の金属膜５を異方性エッチバックすると、図１
（ｃ）に示すようにコンタクトホール４内の下部内周壁
にのみＡｌＳｉＣｕよりなるサイドウォール６が残る。
この下部内周壁に残るサイドウォール６の高さ７は、異
方性エッチバック時のオーバーエッチング時間により制
御できる。つまり、第１の金属膜５が５０ｎｍの厚さだ
けエッチングされた時点からのエッチング時間をオーバ
ーエッチング時間とすると、オーバーエッチング時間が
長くなるほどサイドウォール６は異方的にエッチングさ
れ、サイドウォール６の高さ７は低くなる。本実施例で
はサイドウォール６の高さ７は４００ｎｍに制御した。
【００１１】次に、例えば、フォトレジスト層をスピン
塗布乾燥し、フォトリソグラフィ技術によってコンタク
トホール４上にコンタクトホール４より広い領域を開孔
し、このパターンニングされたフォトレジストよりなる
第２のレジスト膜（図示せず）とサイドウォール６とを
マスクとして絶縁膜３を２００ｎｍだけプラズマエッチ
ング装置により等方性エッチングし、フォトレジストよ
りなる第２のレジスト膜をＯ2 プラズマ処理、有機溶剤
処理などによって除去することにより、コンタクトホー
ル４の底部の寸法変化なしに、コンタクトホール４の上
部を図１（ｄ）に示すようなテーパ状することができ
る。
塗布乾燥し、フォトリソグラフィ技術によってコンタク
トホール４上にコンタクトホール４より広い領域を開孔
し、このパターンニングされたフォトレジストよりなる
第２のレジスト膜（図示せず）とサイドウォール６とを
マスクとして絶縁膜３を２００ｎｍだけプラズマエッチ
ング装置により等方性エッチングし、フォトレジストよ
りなる第２のレジスト膜をＯ2 プラズマ処理、有機溶剤
処理などによって除去することにより、コンタクトホー
ル４の底部の寸法変化なしに、コンタクトホール４の上
部を図１（ｄ）に示すようなテーパ状することができ
る。
【００１２】次に、ＡｌＳｉＣｕ膜よりなる配線金属の
第２の金属膜８をスパッタリング法などにより９００ｎ
ｍ堆積させることにより図３（ｅ）に示す形状を有する
コンタクトを形成できる。本実施例では、側壁に残すサ
イドウォール６（つまり、第１の金属膜）をＡｌＳｉＣ
ｕ膜で形成したが、ＷやＴｉ、ＴｉＮ／Ｔｉの高融点金
属を用いてもよい。
第２の金属膜８をスパッタリング法などにより９００ｎ
ｍ堆積させることにより図３（ｅ）に示す形状を有する
コンタクトを形成できる。本実施例では、側壁に残すサ
イドウォール６（つまり、第１の金属膜）をＡｌＳｉＣ
ｕ膜で形成したが、ＷやＴｉ、ＴｉＮ／Ｔｉの高融点金
属を用いてもよい。
【００１３】
【発明の効果】本発明は、コンタクトホール内の下部内
周壁に金属膜からなるサイドウォールを形成し、前記コ
ンタクトホールの開口部周辺の領域の前記絶縁膜を等方
性エッチングするようにしたため、コンタクトホールの
底部の寸法変化なしにコンタクトホール上部のみをほぼ
テーパ形状にすることができ、そのため、コンタクトホ
ールのアスペクト比が小さくなるので、配線金属のカバ
レッジが改善され、配線の断線を防止することができる
という効果がある。
周壁に金属膜からなるサイドウォールを形成し、前記コ
ンタクトホールの開口部周辺の領域の前記絶縁膜を等方
性エッチングするようにしたため、コンタクトホールの
底部の寸法変化なしにコンタクトホール上部のみをほぼ
テーパ形状にすることができ、そのため、コンタクトホ
ールのアスペクト比が小さくなるので、配線金属のカバ
レッジが改善され、配線の断線を防止することができる
という効果がある。
【図１】本発明の実施例の主要工程断面図である。
【図２】従来例を示す主要工程断面図である。
【図３】従来例を示す工程断面図である。
１ シリコン半導体基板 ２ 不純物拡散層 ３ 絶縁膜 ４ コンタクトホール ５ 第１の金属膜 ６ サイドウォール ７ サイドウォール６の高さ ８ 第２の金属膜
Claims (1)
- 【請求項１】 半導体基板上に絶縁膜を形成する工程
と、コンタクトホールを絶縁膜に形成する工程と、前記
絶縁膜及び前記コンタクトホールの内面に金属膜を形成
した後、異方性エッチングを行い、前記コンタクトホー
ル内の下部内周壁に前記金属膜からなるサイドウォール
を形成する工程と、前記コンタクトホールの開口部周辺
の領域の前記絶縁膜を等方性エッチングする工程とを含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7035092A JPH08236477A (ja) | 1995-02-23 | 1995-02-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7035092A JPH08236477A (ja) | 1995-02-23 | 1995-02-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236477A true JPH08236477A (ja) | 1996-09-13 |
Family
ID=12432321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7035092A Withdrawn JPH08236477A (ja) | 1995-02-23 | 1995-02-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236477A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9768163B2 (en) | 2014-10-21 | 2017-09-19 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
-
1995
- 1995-02-23 JP JP7035092A patent/JPH08236477A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9768163B2 (en) | 2014-10-21 | 2017-09-19 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| US10056375B2 (en) | 2014-10-21 | 2018-08-21 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6287957B1 (en) | Self-aligned contact process | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| JP2001217200A (ja) | 半導体装置の製造方法 | |
| US6274482B1 (en) | Semiconductor processing methods of forming a contact opening | |
| US6004729A (en) | Methods of improving photoresist adhesion for integrated circuit fabrication | |
| US6248636B1 (en) | Method for forming contact holes of semiconductor memory device | |
| KR100325600B1 (ko) | 반도체 소자의 접촉구 형성 방법 | |
| JPH08236477A (ja) | 半導体装置の製造方法 | |
| JPH098131A (ja) | 半導体装置の製造方法 | |
| JP3449137B2 (ja) | 半導体装置の製造方法 | |
| KR100336839B1 (ko) | 소자간 콘택 형성 방법 | |
| JP2000216242A (ja) | 半導体装置の製造方法 | |
| US20030124797A1 (en) | Method for fabricating a semiconductor device | |
| JPH09232573A (ja) | コンタクト孔の形成方法 | |
| KR100338605B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| KR100271660B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JPH0745551A (ja) | コンタクトホールの形成方法 | |
| KR0122506B1 (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |