[go: up one dir, main page]

JPH08203878A - Amorphous Si etching method and semiconductor device manufacturing method using the etching method - Google Patents

Amorphous Si etching method and semiconductor device manufacturing method using the etching method

Info

Publication number
JPH08203878A
JPH08203878A JP7011616A JP1161695A JPH08203878A JP H08203878 A JPH08203878 A JP H08203878A JP 7011616 A JP7011616 A JP 7011616A JP 1161695 A JP1161695 A JP 1161695A JP H08203878 A JPH08203878 A JP H08203878A
Authority
JP
Japan
Prior art keywords
etching
film
sio
amorphous
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7011616A
Other languages
Japanese (ja)
Inventor
Naoki Tsukiji
直樹 築地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP7011616A priority Critical patent/JPH08203878A/en
Publication of JPH08203878A publication Critical patent/JPH08203878A/en
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 大きなa−Si/SiO2 エッチングレート
比を実現することができるアモルファスSiのエッチン
グ方法およびこのエッチング方法を用いた半導体装置の
製造方法を提供する。 【構成】 被エッチング物の温度を45℃以上とし、エ
ッチングガスとしてCF 4 /O2 の混合ガスを用い、電
極の単位面積当たりに印加されるRF(高周波)パワー
密度が0.66W/cm2 以上のプラズマ化した雰囲気
でドライエッチングする。
(57) [Summary] [Purpose] Large a-Si / SiO2Etching rate
Etching of amorphous Si that can achieve a high ratio
Method and semiconductor device using this etching method
A manufacturing method is provided. [Configuration] The temperature of the object to be etched is set to 45 ° C. or higher, and
CF as etching gas Four/ O2The mixed gas of
RF (high frequency) power applied per unit area of pole
Density is 0.66W / cm2Atmosphere converted to plasma
Dry etching with.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、フォトダイオード、半
導体レーザ素子などの半導体装置の製造方法、特にSi
2 に対してアモルファスSi(以下、a−Siと略
す)を選択的にエッチングする方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device such as a photodiode or a semiconductor laser element, and more particularly to Si.
The present invention relates to a method of selectively etching amorphous Si (hereinafter abbreviated as a-Si) with respect to O 2 .

【0002】[0002]

【従来の技術】半導体製造プロセスにおいて、エッチン
グ加工上、下地の膜との選択エッチングは重要な要素技
術であり、その中で、SiO2 に対してa−Siを選択
エッチングする技術は必要性の大きいものである。a−
Siをエッチングできるウェットエッチングのエッチャ
ントとしては、弗酸を挙げることができるが、弗酸はS
iO2 、InP、GaAsをもエッチングする。また、
a−Siをドライエッチングする場合、エッチングガス
としてSF6 を用いることができるが、この方法ではS
iO2 とa−Siのエッチングレートが1:2程度であ
り、大きな差がないため、SiO2 とa−Siの選択エ
ッチングには適さない。
2. Description of the Related Art In a semiconductor manufacturing process, selective etching with an underlying film is an important elemental technology in view of etching processing. Among them, the technology of selectively etching a-Si with respect to SiO 2 is not necessary. It's a big one. a-
As an etchant for wet etching capable of etching Si, hydrofluoric acid can be mentioned.
The iO 2 , InP and GaAs are also etched. Also,
When dry etching a-Si, SF 6 can be used as an etching gas.
Since the etching rate of iO 2 and a-Si is about 1: 2 and there is no big difference, it is not suitable for selective etching of SiO 2 and a-Si.

【0003】[0003]

【発明が解決しようとする課題】SiO2 に対してa−
Siを大きなエッチングレートで選択エッチングするこ
とが困難で、a−Si/SiO2 多層膜のa−Siのみ
を選択エッチングしようとすると、SiO2 膜に損傷を
与えるという問題があった。
The object of the invention is to be Solved for the SiO 2 a-
It is difficult to selectively etch Si at a large etching rate, and if only a-Si of the a-Si / SiO 2 multilayer film is selectively etched, there is a problem that the SiO 2 film is damaged.

【0004】[0004]

【課題を解決するための手段】本発明は上記問題点を解
決したa−Siのエッチング方法を提供するもので、被
エッチング物の温度を45℃以上とし、エッチングガス
としてCF4 /O2 の混合ガスを用い、電極の単位面積
当たりに印加されるRF(高周波)パワー密度が0.6
6W/cm2 以上のプラズマ化した雰囲気でドライエッ
チングすることを第1発明とする。また、前記発明のエ
ッチング方法を用いて、アモルファスSi膜とSiO2
膜とからなる高反射膜を少なくとも部分的に低反射膜に
変化させる工程を含む半導体装置の製造方法を第2発明
とする。
The present invention provides an a-Si etching method which solves the above problems, in which the temperature of the object to be etched is 45 ° C. or higher, and the etching gas is CF 4 / O 2 . RF (high frequency) power density applied per unit area of electrode is 0.6 using mixed gas
The first invention is dry etching in a plasma atmosphere of 6 W / cm 2 or more. Further, by using the etching method of the invention, an amorphous Si film and a SiO 2 film are formed.
A second invention is a method of manufacturing a semiconductor device, which includes a step of changing a high reflection film formed of a film to a low reflection film at least partially.

【0005】[0005]

【作用】本発明は鋭意行った実験から得られた新しい知
見に基づくものである。即ち、被エッチング物の温度を
45℃以上とし、エッチングガスとしてCF4 /O2
混合ガスを用い、RFパワー密度が0.66W/cm2
以上のプラズマ化した雰囲気でドライエッチングする
と、SiO2 に対してa−Siを大きなエッチングレー
トで選択エッチングすることができる。なお、被エッチ
ング物の温度は45℃以上、RFパワー密度は0.66
W/cm2 以上であれば、通常のドライエッチングを行
う温度の範囲およびRFパワー密度の範囲で、大きなa
−Si/SiO2 エッチングレート比を実現することが
できる。また、このエッチング方法を用いると、高反射
膜と低反射膜を有する半導体装置の製造工程を簡単化す
ることができる。
The present invention is based on the new knowledge obtained from the earnest experiments. That is, the temperature of the object to be etched is set to 45 ° C. or higher, a mixed gas of CF 4 / O 2 is used as an etching gas, and the RF power density is 0.66 W / cm 2.
When dry etching is performed in the above plasma atmosphere, a-Si can be selectively etched with respect to SiO 2 at a large etching rate. The temperature of the object to be etched is 45 ° C. or higher, and the RF power density is 0.66.
If it is W / cm 2 or more, a large a is obtained in the temperature range and the RF power density range in which normal dry etching is performed.
It is possible to realize a -Si / SiO 2 etch rate ratio. Further, by using this etching method, the manufacturing process of the semiconductor device having the high reflection film and the low reflection film can be simplified.

【0006】[0006]

【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。プラズマCVD装置を用い、エッチ
ングガスとしてCF4 /O2 の混合ガスを用い、被エッ
チング物の温度と電極の単位面積当たりに印加されるR
Fパワー密度を変えて、SiO2 に対するa−Siのエ
ッチングレートを測定した。ここで、CF4 /O2 の混
合ガスは濃度約10%のO2 を含み、流量は400scc
m、圧力は133Paとした。また、電極基板間隔は2
0mmであった。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the embodiments shown in the drawings. A plasma CVD apparatus is used, and a mixed gas of CF 4 / O 2 is used as an etching gas.
The etching rate of a-Si with respect to SiO 2 was measured while changing the F power density. Here, the mixed gas of CF 4 / O 2 contains O 2 with a concentration of about 10%, and the flow rate is 400 scc.
m and pressure were 133 Pa. Also, the electrode substrate spacing is 2
It was 0 mm.

【0007】図1は、InP基板からなる被エッチング
物基板が室温状態にあるときのRFパワーとa−Si/
SiO2 エッチングレート比の関係を示す。図1からわ
かるように、RFパワーが0.57W/cm2 を越える
と、このエッチングレート比は増加し、0.66W/c
2 以上では、エッチングレート比は約6に達し、ほぼ
一定である。
FIG. 1 shows the RF power and a-Si / when the substrate to be etched, which is an InP substrate, is at room temperature.
The relationship between the SiO 2 etching rate ratios is shown. As can be seen from FIG. 1, when the RF power exceeds 0.57 W / cm 2 , the etching rate ratio increases to 0.66 W / c.
Above m 2 , the etching rate ratio reaches about 6 and is almost constant.

【0008】図2は、RFパワーを0.665W/cm
2 にしたときの被エッチング物基板温度とa−Si/S
iO2 エッチングレート比の関係を示す。図2からかる
ように、基板温度とともにエッチングレートは増加する
が、基板温度が45℃以上になると、急激に増加する。
基板温度を50℃とすると、約28倍の高いエッチング
レート比を実現することができる。このときのa−Si
のエッチングレートは3.5nm/secであった。ま
た、このときのInP基板自体のエッチングレートは測
定限界以下であった。従って、上述のエッチング条件
は、InP基板に対するa−Siの選択エッチングにも
適用できる。
FIG. 2 shows an RF power of 0.665 W / cm.
Object to be etched substrate temperature when the 2 and a-Si / S
The relationship between the iO 2 etching rate ratios is shown. As shown in FIG. 2, the etching rate increases with the substrate temperature, but when the substrate temperature is 45 ° C. or higher, the etching rate sharply increases.
When the substrate temperature is 50 ° C., a high etching rate ratio of about 28 times can be realized. A-Si at this time
The etching rate was 3.5 nm / sec. Further, the etching rate of the InP substrate itself at this time was below the measurement limit. Therefore, the above etching conditions can be applied to the selective etching of a-Si with respect to the InP substrate.

【0009】以下に、上記方法によるa−Siの選択エ
ッチング方法を用いて、フォトダイオード(以下、PD
と略す)作製工程を簡略化した例を示す。ここで説明す
るPDは、受光部と受光部以外での受光感度比を高くと
るため、受光部には無反射コーティングが、受光部以外
には高反射コーティングが施されているものである。こ
の素子は自動調心装置で光ファイバとの位置合わせを行
う場合に有効である。
Hereinafter, a photodiode (hereinafter, referred to as PD) is formed by using the a-Si selective etching method according to the above method.
An example in which the manufacturing process is simplified will be shown. The PD described here has a non-reflective coating on the light-receiving portion and a high-reflective coating on the portion other than the light-receiving portion in order to obtain a high light-reception sensitivity ratio between the light-receiving portion and other portions. This element is effective when performing alignment with an optical fiber in an automatic alignment device.

【0010】図3(a)〜(d)は、上記PDの製作工
程の説明図であり、その工程は次の通りである。即ち、 1)先ず、有機金属気相成長法によりn−InP基板1
上に、n−InPバッファー層2、ノンドープInGa
As光吸収層3、n−InP窓層4を順次成長させる
(図3(a))。 2)次いで、気相または固相拡散により光吸収層3に入
る位置までZn拡散領域5を形成した後、PCVD法に
よりSiOx 膜6とa−Si膜7を光学膜厚で各1/4
波長相当の厚さに成膜する(図3(b))。波長1.3
μmの場合、膜厚はSiOx 膜6が約220nm、a−
Si膜7が約100nmである。これにより、エピタキ
シャルウェハ表面で約80%の反射率が得られる。 3)次いで、目抜き部以外をレジストマスク8で覆い、
上述の方法でプラズマCVD装置を用いて、a−Si膜
7のみをエッチングする(図3(c))。このときのエ
ッチング所要時間は約35秒であった。これにより目抜
き部には、光学膜厚1/4波長相当の厚さのSiOx
6のみが残り、この部分の反射率は約4%となる。 4)さらに、フォトリソグラフィーとウェットエッチン
グにより目抜き部円周部のSiOx 膜6を除去して、p
電極9を形成し、n−InP基板1の裏面にはn電極1
0を形成して素子とする(図3(d))。
3A to 3D are explanatory views of the manufacturing process of the PD, and the process is as follows. That is, 1) First, the n-InP substrate 1 is formed by metalorganic vapor phase epitaxy.
On top, n-InP buffer layer 2 and undoped InGa
The As light absorption layer 3 and the n-InP window layer 4 are sequentially grown (FIG. 3A). 2) Next, a Zn diffusion region 5 is formed by vapor phase or solid phase diffusion to a position where it enters the light absorption layer 3, and then a SiO x film 6 and an a-Si film 7 are formed to 1/4 in optical thickness by PCVD method.
A film having a thickness corresponding to the wavelength is formed (FIG. 3B). Wavelength 1.3
In the case of μm, the film thickness of the SiO x film 6 is about 220 nm, a−
The Si film 7 is about 100 nm. This gives a reflectance of about 80% on the surface of the epitaxial wafer. 3) Next, cover the part other than the blind part with a resist mask 8,
Only the a-Si film 7 is etched using the plasma CVD apparatus by the method described above (FIG. 3C). The time required for etching at this time was about 35 seconds. As a result, only the SiO x film 6 having a thickness corresponding to a quarter wavelength of the optical film thickness remains in the cutout portion, and the reflectance of this portion becomes about 4%. 4) Further, the SiO x film 6 in the peripheral portion of the cutout portion is removed by photolithography and wet etching, and p
The electrode 9 is formed, and the n-electrode 1 is formed on the back surface of the n-InP substrate 1.
0 is formed into a device (FIG. 3D).

【0011】このような工程を採用すると、高反射膜を
形成したのちに再度低反射膜を形成するという工程を省
くことができるとともに、受光部表面がSiOx 膜で保
護された状態でプロセスを進めることができる。
By adopting such a step, the step of forming the low reflection film again after forming the high reflection film can be omitted, and the process can be performed with the surface of the light receiving portion protected by the SiO x film. You can proceed.

【0012】[0012]

【発明の効果】以上説明したように本発明のアモルファ
スSiのエッチング方法によれば、被エッチング物の温
度を45℃以上とし、エッチングガスとしてCF4 /O
2 の混合ガスを用い、電極の単位面積当たりに印加され
るRF(高周波)パワー密度が0.66W/cm2 以上
のプラズマ化した雰囲気でドライエッチングするため、
大きなa−Si/SiO2 エッチングレート比を実現す
ることができるという優れた効果がある。また、このエ
ッチング方法を用いると、高反射膜と低反射膜を有する
半導体装置の製造工程を簡単化することができるという
効果がある。
As described above, according to the method for etching amorphous Si of the present invention, the temperature of the object to be etched is set to 45 ° C. or higher, and CF 4 / O is used as the etching gas.
In order to perform dry etching in a plasma atmosphere in which the RF (high frequency) power density applied per unit area of the electrode is 0.66 W / cm 2 or more using the mixed gas of 2 ,
There is an excellent effect that a large a-Si / SiO 2 etching rate ratio can be realized. Further, the use of this etching method has an effect that the manufacturing process of a semiconductor device having a high reflection film and a low reflection film can be simplified.

【図面の簡単な説明】[Brief description of drawings]

【図1】RFパワーとa−Si/SiO2 エッチングレ
ート比の関係を示す図である。
FIG. 1 is a diagram showing the relationship between RF power and a-Si / SiO 2 etching rate ratio.

【図2】被エッチング物基板温度とa−Si/SiO2
エッチングレート比の関係を示す図である。
[FIG. 2] Substrate temperature to be etched and a-Si / SiO 2
It is a figure which shows the relationship of an etching rate ratio.

【図3】(a)〜(d)は、本発明にかかるアモルファ
スSiのエッチング方法の一実施例を用いたPDの製作
工程の説明図である。
3 (a) to 3 (d) are explanatory views of a manufacturing process of a PD using an embodiment of the method for etching amorphous Si according to the present invention.

【符号の説明】[Explanation of symbols]

1 基板 2 バッファー層 3 光吸収層 4 窓層 5 Zn拡散領域 6 SiOx 膜 7 a−Si膜 8 レジストマスク 9 p電極 10 n電極1 substrate 2 buffer layer 3 the light-absorbing layer 4 window layer 5 Zn diffusion regions 6 SiO x film 7 a-Si film 8 resist mask 9 p electrode 10 n electrode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 被エッチング物の温度を45℃以上と
し、エッチングガスとしてCF4 /O2 の混合ガスを用
い、電極の単位面積当たりに印加されるRF(高周波)
パワー密度が0.66W/cm2 以上のプラズマ化した
雰囲気でドライエッチングすることを特徴とするアモル
ファスSiのエッチング方法。
1. An RF (high frequency) applied per unit area of an electrode, wherein a temperature of an object to be etched is 45 ° C. or higher, a mixed gas of CF 4 / O 2 is used as an etching gas.
A method for etching amorphous Si, characterized by dry etching in a plasma atmosphere having a power density of 0.66 W / cm 2 or more.
【請求項2】 請求項1記載のアモルファスSiのエッ
チング方法を用いて、アモルファスSi膜とSiO2
とからなる高反射膜を少なくとも部分的に低反射膜に変
化させる工程を含む半導体装置の製造方法。
2. A method of manufacturing a semiconductor device, comprising the step of changing a highly reflective film composed of an amorphous Si film and a SiO 2 film at least partially into a low reflective film by using the method for etching amorphous Si according to claim 1. Method.
JP7011616A 1995-01-27 1995-01-27 Amorphous Si etching method and semiconductor device manufacturing method using the etching method Pending JPH08203878A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7011616A JPH08203878A (en) 1995-01-27 1995-01-27 Amorphous Si etching method and semiconductor device manufacturing method using the etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7011616A JPH08203878A (en) 1995-01-27 1995-01-27 Amorphous Si etching method and semiconductor device manufacturing method using the etching method

Publications (1)

Publication Number Publication Date
JPH08203878A true JPH08203878A (en) 1996-08-09

Family

ID=11782861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7011616A Pending JPH08203878A (en) 1995-01-27 1995-01-27 Amorphous Si etching method and semiconductor device manufacturing method using the etching method

Country Status (1)

Country Link
JP (1) JPH08203878A (en)

Similar Documents

Publication Publication Date Title
JP3352057B2 (en) Manufacturing method of micro optical member
US5853960A (en) Method for producing a micro optical semiconductor lens
EP0788005B1 (en) Micromechanical optical modulator and method for making the same
US6531349B2 (en) Method of etching polycrystalline silicon film by using two consecutive dry-etching processes
CN103646997A (en) Manufacturing method of evanescent wave coupling high-speed high-power photoelectric detector
JP3284687B2 (en) Manufacturing method of wiring pattern
US6335216B1 (en) Method for fabricating a semiconductor optical device having a ridge stripe
JPH08203878A (en) Amorphous Si etching method and semiconductor device manufacturing method using the etching method
JPH0797573B2 (en) Selective etching method for aluminum gallium arsenide
CN114895401B (en) Silicon photon chip optical coupling structure and manufacturing method thereof
JP2002217446A (en) Optical semiconductor integrated device and method of manufacturing the same
JP3047049B2 (en) Method of manufacturing buried semiconductor laser
JP2600588B2 (en) Method of forming dry etching mask
JP2002071992A (en) Method for manufacturing optical semiconductor device
JPH0575092A (en) Method for manufacturing optoelectronic integrated circuit device
JP2001272564A (en) Method for manufacturing semiconductor optical waveguide
JP2892569B2 (en) Fabrication method of photodetector with built-in circuit
CN121463561A (en) Manufacturing method of photodetector
KR100248430B1 (en) Optical waveguide integrated semiconductor laser structure and manufacturing method thereof
CN118712289A (en) A method for integrating silicon-based single photon sources by selective heteroepitaxial growth
KR100297098B1 (en) Field oxide film formation method of semiconductor device
KR970007118B1 (en) Method for forming mesa type of laser diode
JP2001255401A (en) Anti-reflective coating
JPH10242496A (en) Semiconductor light receiving element and manufacture of semiconductor light-receiving element
JPH05234982A (en) Etching method for compound semiconductor substrate