JPH0818237A - Method for manufacturing laminated ceramic circuit board - Google Patents
Method for manufacturing laminated ceramic circuit boardInfo
- Publication number
- JPH0818237A JPH0818237A JP6148283A JP14828394A JPH0818237A JP H0818237 A JPH0818237 A JP H0818237A JP 6148283 A JP6148283 A JP 6148283A JP 14828394 A JP14828394 A JP 14828394A JP H0818237 A JPH0818237 A JP H0818237A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- substrate
- conductor
- smoothing layer
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 支持基板の表面凹凸に影響されず、積層体の
厚みが均一となり、表面配線が精度よく形成することが
できる積層セラミック回路基板の製造方法を提供する。
【構成】本発明は、支持基板15上に、有機バインダを
含有するスリップ材の塗布又は印刷・乾燥処理によって
形成した基板平滑層16を形成する工程と、基板平滑層
16上に、セラミックスリップ材の塗布又は印刷・乾燥
処理によって塗布膜10a〜10eと、導電性ペースト
の印刷・乾燥処理によって内部配線パターン2となる導
体膜20とを順次積層し、積層体を得る工程と、前記支
持基板15上から基板平滑層16を含む積層体を剥離し
た後、前記積層体を焼成とと同時に基板平滑層16を焼
失する工程とを含む積層セラミック回路基板の製造方法
である。
(57) [Abstract] [PROBLEMS] To provide a method for manufacturing a laminated ceramic circuit board, which is not affected by surface irregularities of a supporting substrate, has a uniform thickness of a laminated body, and can form surface wiring with high accuracy. According to the present invention, a step of forming a substrate smoothing layer 16 formed on a supporting substrate 15 by coating or printing / drying a slipping material containing an organic binder, and a ceramic slipping material on the substrate smoothing layer 16. Of the coating films 10a to 10e by coating or printing / drying the conductive paste and the conductive film 20 to be the internal wiring pattern 2 by printing / drying the conductive paste in order to obtain a laminate, and the support substrate 15 A method for manufacturing a monolithic ceramic circuit board, comprising a step of, after peeling off a laminated body including a substrate smoothing layer 16 from above, baking the laminated body and simultaneously burning away the substrate smoothing layer 16.
Description
【0001】[0001]
【産業上の利用分野】本発明は、支持基板上に、セラミ
ック層となる塗布膜と内部配線パターンとなる導体膜と
が交互に積層した積層体を形成し、支持基板から積層体
を剥離した後、焼成処理する積層セラミック回路基板の
製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention forms a laminate in which a coating film serving as a ceramic layer and a conductor film serving as an internal wiring pattern are alternately laminated on a support substrate, and the laminate is peeled from the support substrate. The present invention relates to a method for manufacturing a laminated ceramic circuit board which is then fired.
【0002】[0002]
【従来の技術】上述のように、支持基板、例えばセラミ
ックや樹脂フィルムなどを用いて、その支持基板上に、
セラミックスリップ材から形成されるセラミック層とな
る塗布膜と導電性ペーストから形成される内部配線パタ
ーンなどとなる導体膜とが交互に積層した積層体の製造
方法としては、以下の2つの方法がある。2. Description of the Related Art As described above, a supporting substrate, for example, a ceramic or resin film is used to
There are the following two methods as a method of manufacturing a laminate in which a coating film that is a ceramic layer formed of a ceramic slip material and a conductor film that is an internal wiring pattern formed of a conductive paste are alternately laminated. .
【0003】1つは印刷多層方法である。この方法は、
支持基板上にセラミック層となる塗布膜、内部配線パタ
ーン及びビアホール導体となる導体膜を順次積層印刷し
て形成する。具体的には、最下層となるセラミック層と
なる塗布膜を、セラミックスリップ材のスクリーン印刷
・乾燥により形成し、続いてこの塗布膜上に、内部配線
パターンとなる導体膜を、導電性ペーストの選択的な印
刷・乾燥により形成し、続いて、セラミック層となる塗
布膜を、導体膜の一部が露出してビアホール導体接合部
が形成されるようにセラミックスリップ材の選択的なス
クリーン印刷・乾燥により形成し、続いて内部配線パタ
ーン及びビアホール導体となる導体膜を、導電性ペース
トを選択的なスクリーン印刷・乾燥により形成し、この
工程を繰り返して、未焼成状態の積層体を形成してい
た。その後、支持基板から積層体を剥離し、積層体を焼
成処理を行い、焼成された積層体の主面に表面配線を導
電性ペーストの焼きつけによって形成していた。One is a printing multilayer method. This method
A coating film to be a ceramic layer, an internal wiring pattern, and a conductor film to be a via-hole conductor are sequentially laminated and printed on a supporting substrate. Specifically, a coating film to be the lowermost ceramic layer is formed by screen printing and drying a ceramic slip material, and then a conductor film to be an internal wiring pattern is formed on the coating film by using a conductive paste. It is formed by selective printing and drying, and then the coating film to be the ceramic layer is selectively screen-printed on the ceramic slip material so that a part of the conductive film is exposed and a via hole conductor junction is formed. After being formed by drying, a conductive film to be the internal wiring pattern and the via-hole conductor is formed by selective screen printing and drying of a conductive paste, and this process is repeated to form an unbaked laminate. It was After that, the laminate was peeled from the support substrate, the laminate was baked, and surface wiring was formed on the main surface of the baked laminate by baking a conductive paste.
【0004】また、今1つの製造方法は光硬化を用いた
塗布多層方法である。具体的には塗布膜は、光硬化なモ
ノマーが含有するセラミックスリップ材をドクターブレ
ード法などで塗布し、乾燥処理し、続いて、この塗布膜
を貫通するビアホール導体となる部分以外が光硬化され
るように選択的な露光処理し、ビアホール導体となる部
分を現像処理によって除去することによって形成する。Another manufacturing method is a coating multi-layer method using photocuring. Specifically, the coating film is formed by applying a ceramic slip material containing a photo-curable monomer by a doctor blade method or the like, followed by a drying treatment, and subsequently, a portion other than a portion to be a via-hole conductor penetrating the coating film is photo-cured. Selective exposure process as described above, and a portion to be a via-hole conductor is removed by a development process.
【0005】内部配線パターン及びビアホール導体とな
る導体膜は導電性ペーストをスクリーン印刷などで選択
的に印刷し、その後乾燥することによって、除去部に導
電性ペーストを充填し、塗膜膜にビアホール導体を含む
配線パターンとなる導体膜を形成する。The internal wiring pattern and the conductor film serving as the via-hole conductor are selectively printed with a conductive paste by screen printing or the like, and then dried to fill the removed portion with the conductive paste and to form a via-hole conductor in the coating film. A conductor film to be a wiring pattern including is formed.
【0006】これらの工程を順次繰り返して、支持基板
上に未焼成状態の積層体を形成し、支持基板から積層体
を剥離し、積層体を焼成処理を行い、焼成された積層体
の主面に表面配線を導電性ペーストの焼きつけによって
形成していた。These steps are sequentially repeated to form an unfired laminate on the supporting substrate, the laminate is separated from the supporting substrate, the laminate is subjected to a firing treatment, and the main surface of the fired laminate is subjected. The surface wiring was formed by baking a conductive paste.
【0007】特に、後者の場合、セラミック層となる塗
布膜の表面が常に平坦な面とすることができ、その表面
上に導体膜を精度よく形成でき、さらに、ビアホール導
体の位置決め、形状が露光・現像処理のフォトターゲッ
ト位置の制御、フォトターゲットの形状によってのみ決
定され、ビアホール導体を任意な形状、例えば導体抵抗
を考慮した直径で、位置ずれなく信頼性高く形成するこ
とができる。Particularly in the latter case, the surface of the coating film to be the ceramic layer can be always a flat surface, the conductor film can be accurately formed on the surface, and the positioning and shape of the via-hole conductor are exposed. It is determined only by the control of the position of the photo target in the development process and the shape of the photo target, and the via hole conductor can be formed with an arbitrary shape, for example, a diameter in consideration of the conductor resistance, with high reliability and without misalignment.
【0008】[0008]
【発明が解決しようとする課題】いずれの方法によって
も、支持基板から剥離した積層体の支持基板と接した表
面は、支持基板の表面凹凸が影響して、その表面に平坦
な面にはならないという問題があった。たとえば、支持
基板にガラス基板を用いた場合、数μm〜数十μmの凹
凸が発生してしまう。従って、その表面に表面配線を高
い精度で形成することが困難となる。According to any of the methods, the surface of the laminate peeled from the supporting substrate and in contact with the supporting substrate does not become a flat surface due to the unevenness of the surface of the supporting substrate. There was a problem. For example, when a glass substrate is used as the support substrate, irregularities of several μm to several tens of μm occur. Therefore, it becomes difficult to form the surface wiring on the surface with high accuracy.
【0009】また、支持基板と、セラミックスリップ材
を印刷するためのスクリーン面(スキージ面)や塗布す
るためのブレード面とが完全に平行でない場合、支持基
板と接する塗布膜の厚みが不均一となり、これにより、
積層体の全体の厚みも不均一となり、例えば焼成時の収
縮率のばらつきなどが発生してしまう。If the supporting substrate is not completely parallel to the screen surface (squeegee surface) for printing the ceramic slip material or the blade surface for coating, the thickness of the coating film in contact with the supporting substrate becomes non-uniform. , This allows
The overall thickness of the laminated body also becomes non-uniform, and, for example, variations in shrinkage rate during firing occur.
【0010】また、特に、後者の方法で製造する場合、
支持基板に接する塗布膜の厚みが不均一であるため、こ
の塗布膜に露光処理・現像処理を施す際に、条件が変動
してしまう。また、支持基板の表面粗さが塗布膜の露光
光の乱反射などを起こして、所定形状のビアホール導体
を達成することが困難となるなどの問題があった。In particular, in the case of manufacturing by the latter method,
Since the thickness of the coating film that is in contact with the supporting substrate is non-uniform, conditions are changed when the coating film is exposed and developed. Further, there is a problem that the surface roughness of the supporting substrate causes diffuse reflection of the exposure light of the coating film, which makes it difficult to achieve a via-hole conductor having a predetermined shape.
【0011】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、支持基板上に積層セラミック
回路基板を製造しても、積層体の厚みが均一となり、表
面配線が精度よく形成することができる積層セラミック
回路基板の製造方法を提供するものである。The present invention has been devised in view of the above-mentioned problems, and an object thereof is to provide a laminated body having a uniform thickness even when a laminated ceramic circuit board is manufactured on a supporting substrate, and to provide surface wiring. The present invention provides a method for manufacturing a laminated ceramic circuit board that can be accurately formed.
【0012】本発明の他の目的は、塗布膜を光硬化可能
なモノマーが含有するセラミックスリップ材の塗布・乾
燥して、選択的な露光処理・現像処理を施して、ビアホ
ール導体の形状の精度が高い積層セラミック回路基板の
製造方法を提供するものである。Another object of the present invention is to apply a ceramic slip material containing a photo-curable monomer to a coating film, dry it, and subject it to selective exposure treatment and development treatment to obtain the accuracy of the shape of the via-hole conductor. A method of manufacturing a monolithic ceramic circuit board having high cost is provided.
【0013】[0013]
【課題を解決するための手段】本発明は、複数のセラミ
ック層を積層して成る積層体に、ビアホール導体を含む
所定の配線パターンを形成して成る積層セラミック回路
基板の製造方法において、有機成分から成るスリップ材
の塗布・乾燥処理によって基板平滑層を形成した支持基
板上に、セラミックスリップ材の塗布又は印刷・乾燥処
理によってセラミック層となる塗布膜と、導電性ペース
トの印刷・乾燥処理によってビアホール導体を含む配線
パターンとなる導体膜とを順次積層して積層体を形成
し、前記支持基板上から基板平滑層を含む積層体を剥離
した後、前記積層体を焼成すると同時に基板平滑層を焼
失させる積層セラミック回路基板の製造方法である。According to the present invention, there is provided a method for manufacturing a laminated ceramic circuit board, which comprises forming a predetermined wiring pattern including via-hole conductors on a laminated body formed by laminating a plurality of ceramic layers. On the supporting substrate on which the substrate smoothing layer has been formed by applying and drying the slip material, the coating film that becomes the ceramic layer by applying or printing and drying the ceramic slip material, and the via hole by printing and drying the conductive paste. A conductor film serving as a wiring pattern including a conductor is sequentially laminated to form a laminated body, and the laminated body including the substrate smoothing layer is peeled from the supporting substrate, and then the laminated body is fired and the substrate smoothing layer is burned down. This is a method for manufacturing a laminated ceramic circuit board.
【0014】また、好ましくは、前記基板平滑層を形成
するスリップ材及びセラミックスリップ材は光硬化可能
なモノマーを含むとともに、基板平滑層となるスリップ
材を塗布した後、該塗布膜に全面露光処理し、セラミッ
クスリップ材を塗布した後、該塗布膜の厚みを貫くビア
ホール導体となる部分を除去するために、選択的な露光
処理・現像処理を行う積層セラミック回路基板の製造方
法である。Further, preferably, the slip material and the ceramic slip material for forming the substrate smoothing layer contain a photo-curable monomer, and after applying the slip material for the substrate smoothing layer, the entire surface of the coating film is exposed to light. Then, after applying the ceramic slip material, in order to remove a portion which becomes a via-hole conductor that penetrates the thickness of the coating film, a selective exposure treatment / development treatment is carried out to produce a laminated ceramic circuit board.
【0015】[0015]
【作用】本発明によれば、有機成分から成る基板平滑層
を形成した支持基板上に、積層体を形成するために、た
とえ支持基板の表面に凹凸などが存在してしても、基板
平滑層によって、その凹凸が吸収されて、実質的に平坦
な面上に、積層体を形成することができる。従って、得
られた積層体の主面が平坦となり、この面に表面配線を
精度よく形成することができる。According to the present invention, since a laminate is formed on a supporting substrate on which a substrate smoothing layer made of an organic component is formed, even if unevenness exists on the surface of the supporting substrate, the substrate smoothing is achieved. The layers can absorb the irregularities and form a laminate on a substantially flat surface. Therefore, the main surface of the obtained laminated body becomes flat, and the surface wiring can be accurately formed on this surface.
【0016】また、支持基板の表面が、スクリーン(ス
キージ)面やブレード面に対して平行でなくとも、この
基板平滑層を形成により、スクリーン(スキージ)面や
ブレード面に対して完全に平行とすることができるの
で、積層体の厚みなどが完全に均一化することができ
る。Even if the surface of the supporting substrate is not parallel to the screen (squeegee) surface or the blade surface, by forming this substrate smoothing layer, it is completely parallel to the screen (squeegee) surface or the blade surface. As a result, the thickness of the laminate can be made uniform.
【0017】尚、支持基板から積層体を剥離した場合、
積層体側に基板平滑層が被着した状態であっても、積層
体を焼成処理する際に、有機成分から成る基板平滑層が
完全に焼失することになるため、焼成された積層体の表
面処理、例えば表面配線などの形成において、製造工程
で基板平滑層を用いたからと言って、何等影響のないも
のとなる。When the laminate is peeled from the supporting substrate,
Even when the substrate smoothing layer is attached to the laminate side, when the laminate is fired, the substrate smoothing layer made of an organic component is completely burned down, so the surface treatment of the fired laminate is performed. For example, even when the surface smoothing is formed, the fact that the substrate smoothing layer is used in the manufacturing process has no effect.
【0018】さらに、基板平滑層を形成するためのスリ
ップ材や塗布膜となるセラミックスリップ材に、光硬化
可能なモノマーを含有させて、基板平滑層となるスリッ
プ材を塗布した後、その塗膜を全面露光処理し、セラミ
ック層となるセラミックスリップ材の塗布・乾燥して、
選択的な露光処理・現像処理することにより、各露光処
理条件が実質的に同一となり、安定した露光処理ができ
るとともに、セラミック層となる塗布膜を貫くビアホー
ル導体の径・形状、位置などが精度よく、且つ安定的に
形成することができる。Further, a slip material for forming a substrate smooth layer and a ceramic slip material for a coating film are coated with a slip material for a substrate smooth layer after containing a photo-curable monomer, and then the coating film. The whole surface is exposed to light, the ceramic slip material to be the ceramic layer is applied and dried,
By performing selective exposure / development processing, each exposure processing condition becomes substantially the same, stable exposure processing is possible, and the diameter, shape, position, etc. of the via-hole conductor that penetrates the coating film to be the ceramic layer are accurate. It can be formed well and stably.
【0019】[0019]
【実施例】以下、本発明の積層セラミック回路基板の製
造方法を図面に基づいて説明する。図1は、本発明に係
る積層セラミック回路基板の断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a laminated ceramic circuit board according to the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view of a laminated ceramic circuit board according to the present invention.
【0020】図1において、10は積層セラミック回路
基板であり、積層セラミック回路基板1は、内部に所定
回路を構成する内部配線パターンを有する積層体1、積
層体1の表面に形成した表面配線パターン4、5、必要
に応じて表面配線パターン4、5に接続する厚膜抵抗体
膜6、各種電子部品7などから構成されている。In FIG. 1, reference numeral 10 denotes a monolithic ceramic circuit board. The monolithic ceramic circuit board 1 is a laminated body 1 having an internal wiring pattern for forming a predetermined circuit therein, and a surface wiring pattern formed on the surface of the laminated body 1. 4, 5, a thick film resistor film 6 connected to the surface wiring patterns 4, 5 as necessary, various electronic components 7, and the like.
【0021】積層体1は、セラミック層1a〜1eと、
セラミック層1a〜1eの各層間には、所定回路網を達
成するや容量成分を発生するための内部配線パターン2
が配置されている。また、セラミック層1a〜1eに
は、その層の厚み方向を貫くビアホール導体3が形成さ
れている。The laminated body 1 comprises ceramic layers 1a to 1e,
An internal wiring pattern 2 for achieving a predetermined circuit network and generating a capacitive component is provided between the ceramic layers 1a to 1e.
Is arranged. In addition, a via-hole conductor 3 is formed in each of the ceramic layers 1a to 1e so as to penetrate in the thickness direction of the layer.
【0022】セラミック層1a〜1eは、例えば850
〜1050℃前後の比較的低い温度で焼成可能にするガ
ラス−セラミック材料からなる。具体的なセラミック材
料としては、クリストバライト、石英、コランダム(α
アルミナ)、ムライト、コージライトなどが例示でき
る。また、ガラス材料として複数の金属酸化物を含むガ
ラスフリットを焼成処理することによって、コージェラ
イト、ムライト、アノーサイト、セルジアン、スピネ
ル、ガーナイト、ウイレマイト、ドロマイト、ペタライ
トやその置換誘導体の結晶を少なくとも1種類を析出す
るものである。このセラミック層1a〜1eの厚みは例
えば10〜100μm程度である。The ceramic layers 1a to 1e are, for example, 850.
It consists of a glass-ceramic material that allows firing at relatively low temperatures around 1050C. Specific ceramic materials include cristobalite, quartz, corundum (α
Alumina), mullite, cordierite and the like can be exemplified. Further, at least one crystal of cordierite, mullite, anorthite, sergian, spinel, garnite, willemite, dolomite, petalite or a substituted derivative thereof is obtained by firing a glass frit containing a plurality of metal oxides as a glass material. Is deposited. The thickness of the ceramic layers 1a to 1e is, for example, about 10 to 100 μm.
【0023】内部配線パターン2、ビアホール導体3
は、Ag系(Ag単体、Ag−PdなどのAg合金)、
Cu系(Cu単体、Cu合金)など導体からなり、内部
配線パターン2の厚みは8〜15μm程度であり、ビア
ホール導体3の直径は任意な値とすることができるが、
例えば直径は80〜250μmである。Internal wiring pattern 2, via-hole conductor 3
Is Ag-based (Ag simple substance, Ag alloy such as Ag-Pd),
The internal wiring pattern 2 has a thickness of about 8 to 15 μm, and the diameter of the via-hole conductor 3 can be set to an arbitrary value.
For example, the diameter is 80 to 250 μm.
【0024】また、積層体1の両主面には、表面配線パ
ターン4、5が形成されている。尚、図の積層体1の上
面側の表面配線パターン4は、積層体1の表面に焼きつ
けによって形成され、図の積層体1の下面側の表面配線
パターン5はセラミック層1eに埋設されているように
形成され、セラミック層1eの表面と同一平面となって
いる。表面配線パターン4、5は、Ag系(Ag単体、
Ag−PdなどのAg合金)、Cu系(Cu単体、Cu
合金)など導体から成る。尚、表面配線パターン5は、
内部配線パターン2と同一材料であることが望ましい。Surface wiring patterns 4 and 5 are formed on both main surfaces of the laminate 1. The surface wiring pattern 4 on the upper surface side of the laminated body 1 in the figure is formed by baking on the surface of the laminated body 1, and the surface wiring pattern 5 on the lower surface side of the laminated body 1 in the figure is embedded in the ceramic layer 1e. Are formed as described above and are flush with the surface of the ceramic layer 1e. The surface wiring patterns 4 and 5 are Ag-based (Ag alone,
Ag alloys such as Ag-Pd), Cu-based (Cu simple substance, Cu
Alloy) and other conductors. The surface wiring pattern 5 is
It is desirable to use the same material as the internal wiring pattern 2.
【0025】また、表面配線パターン4、5は、Cu系
材料では、耐マイグレーション性に優れ、高密度化が可
能となる。尚、銅系導体の場合には、焼きつけの条件が
還元性雰囲気または中性雰囲気で行う必要がある。ま
た、積層体1の焼成時に同時に焼成する場合(例えば、
積層体1の下面側の表面配線パターン)には、内部配線
パターン2の焼成条件で焼成可能に設定する。Further, the surface wiring patterns 4 and 5 are made of a Cu-based material, which has excellent migration resistance and enables high density. Incidentally, in the case of a copper-based conductor, it is necessary to perform baking in a reducing atmosphere or a neutral atmosphere. Further, in the case where the laminate 1 is fired at the same time as firing (for example,
The surface wiring pattern on the lower surface side of the laminated body 1 is set to be fired under the firing conditions of the internal wiring pattern 2.
【0026】尚、表面配線パターン4、5は、入出力端
子部分や電子部品搭載パッドを含むものであり、図には
示していないが、必要に応じて、厚膜抵抗体膜6や絶縁
保護膜が形成されている。The surface wiring patterns 4 and 5 include input / output terminal portions and electronic component mounting pads, and although not shown in the drawing, the thick film resistor film 6 and the insulation protection are provided as necessary. A film is formed.
【0027】このような積層体1の表面配線パターン
4、5には、厚膜抵抗体膜6が形成され、チップ状コン
デンサ、チップ状抵抗、トランジスタ、ICなどの各種
電子部品7などが半田・ワイヤボンディングなどによっ
て搭載されている。A thick film resistor film 6 is formed on the surface wiring patterns 4 and 5 of such a laminated body 1, and various electronic parts 7 such as chip capacitors, chip resistors, transistors and ICs are soldered. It is mounted by wire bonding.
【0028】上述の積層セラミック回路基板の製造方法
について、図2の工程図、図3(a)〜図3(j)の主
要工程における断面図に基づいて説明する。尚、製造方
法は、光硬化なモノマーを有するセラミックスリップ材
を用いた塗布多層方法で説明する。A method of manufacturing the above-mentioned laminated ceramic circuit board will be described with reference to the process chart of FIG. 2 and the sectional views in the main steps of FIGS. 3 (a) to 3 (j). The manufacturing method will be described using a coating multilayer method using a ceramic slip material having a photocurable monomer.
【0029】積層セラミック回路基板1の製造方法は、
大きく分けて、積層前の準備工程(図2の(a)の工
程)、積層工程(図2の(b)の工程〜(h)の工
程)、剥離工程(図2の(i)の工程)、焼成処理工程
(図2の(j)の工程)、表面処理工程(図2の(k)
の工程)とから成る。The method for manufacturing the laminated ceramic circuit board 1 is as follows.
It is roughly divided into a preparatory step (step (a) in FIG. 2), a stacking step (steps (b) to (h) in FIG. 2), and a peeling step (step (i) in FIG. 2). ), Firing treatment step (step (j) in FIG. 2), surface treatment step ((k) in FIG. 2)
Process) and.
【0030】準備工程は、支持基板15、セラミック層
1a〜1eとなるセラミック塗布膜のセラミックスリッ
プ材、内部配線パターン2、ビアホール導体3、表面配
線パターン5となる導体膜や導体の導電性ペーストを夫
々準備する工程である。In the preparation step, the support substrate 15, the ceramic slip material of the ceramic coating film to be the ceramic layers 1a to 1e, the internal wiring pattern 2, the via-hole conductor 3, and the conductive film or the conductive paste of the conductor to be the surface wiring pattern 5 are formed. It is a process of preparing each.
【0031】〔支持基板〕図3(a)に示すように、支
持基板15は、セラミック、ガラス、耐熱性樹脂などの
基板からなり、支持基板15の積層体を積層する側の表
面には、基板平滑層16が形成される。[Supporting Substrate] As shown in FIG. 3 (a), the supporting substrate 15 is made of a substrate such as ceramic, glass, or heat resistant resin. The substrate smoothing layer 16 is formed.
【0032】基板平滑層16は、有機バインダ、光硬化
なモノマー、溶剤を均質混練したスリップ材を塗布・乾
燥して塗布膜を形成し、その後、塗布膜の全面に露光処
理して硬化することによって形成する。基板平滑層16
の厚みは、少なくとも支持基板15の凹凸を吸収し得る
程度の厚み、例えば20μm以上である。The substrate smoothing layer 16 is formed by applying and drying a slip material obtained by homogeneously kneading an organic binder, a photocurable monomer, and a solvent to form a coating film, and then exposing and curing the entire surface of the coating film. Formed by. Substrate smoothing layer 16
Is at least thick enough to absorb the irregularities of the support substrate 15, for example, 20 μm or more.
【0033】ここで、 有機バインダは、比較的低温で
且つ短時間の焼成工程で焼失できるように熱分解性に優
れたものであり、同時にスリップの粘性を決めるもので
ある為、アクリル酸もしくはメタクリル酸系重合体のよ
うなカルボキシル基、アルコール性水酸基を備えたエチ
レン性不飽和化合物が好ましい。Here, the organic binder has excellent thermal decomposability so that it can be burned out at a relatively low temperature and in a short-time firing process, and at the same time, it determines the viscosity of the slip, and therefore acrylic acid or methacrylic acid is used. An ethylenically unsaturated compound having a carboxyl group and an alcoholic hydroxyl group such as an acid polymer is preferable.
【0034】光硬化可能なモノマーは、比較的低温で且
つ短時間の焼成工程で焼失できるように熱分解性に優れ
たものであり、また、スリップ材の塗布・乾燥後の露光
によって、光重合される必要があり、遊離ラジカルの形
成、連鎖生長付加重合が可能で、2級もしくは3級炭素
を有したモノマーが好ましく、例えば少なくとも1つの
重合可能なエチレン系基を有するブチルアクリレート等
のアルキルアクリレートおよびそれらに対応するアルキ
ルメタクリレートが有効である。また、テトラエチレン
グリコールジアクリレート等のポリエチレングリコール
ジアクリレートおよびそれらに対応するメタクリレート
などが挙げられる。The photo-curable monomer has excellent thermal decomposability so that it can be burned out at a relatively low temperature and in a short-time firing step, and it is photopolymerized by exposure after coating and drying of the slip material. A monomer having a secondary or tertiary carbon, which is capable of forming free radicals and chain-growth addition polymerization, is preferable, for example, an alkyl acrylate such as butyl acrylate having at least one polymerizable ethylene group. And their corresponding alkyl methacrylates are effective. In addition, polyethylene glycol diacrylates such as tetraethylene glycol diacrylate and methacrylates corresponding to them can be mentioned.
【0035】尚、光硬化可能なモノマーと有機バンダー
との比率は、1〜3:5程度に添加される。The ratio of the photo-curable monomer to the organic bander is about 1 to 3: 5.
【0036】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。尚、水系溶剤の場合、光硬化可能なモ
ノマー及び有機バインダは、水溶性である必要があり、
モノマー及び有機バインダには、親水性の官能基、例え
ばカルボキシル基が付加されている。その付加量は酸価
で表せば2〜300あり、好ましくは5〜100であ
る。As the solvent, an organic solvent or an aqueous solvent can be used. In the case of an aqueous solvent, the photocurable monomer and the organic binder must be water-soluble,
A hydrophilic functional group such as a carboxyl group is added to the monomer and the organic binder. The amount of addition is 2 to 300, preferably 5 to 100, when expressed by acid value.
【0037】上述のスリップ材は、光硬化可能なモノマ
ー及び有機バインダが上述したように積層体の焼成の過
程で完全に熱分解しなくてはならないが、特に、600
℃以下、好ましくは500℃以下で分解する材料を選択
する。In the above slip material, the photo-curable monomer and the organic binder must be completely pyrolyzed in the process of firing the laminate as described above.
A material is selected that decomposes at a temperature of ≤C, preferably of ≤500C.
【0038】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。Further, a sensitizer, a photoinitiator material and the like may be added to the slip material, if necessary. For example, examples of the photoinitiator-based material include benzophenones and acyloin ester compounds.
【0039】スリップ材の塗布方法としては、例えば、
ドクターブレード法(ナイフコート法)、ロールコート
法、印刷法などが挙げられる。特に基板平滑層16の表
面が平坦化することが容易なドクターブレード法などが
好適である。尚、塗布方法に応じて溶剤の添加量が調整
され、所定粘度に調整される。As a method of applying the slip material, for example,
A doctor blade method (knife coating method), a roll coating method, a printing method and the like can be mentioned. In particular, a doctor blade method or the like is preferable because the surface of the substrate smoothing layer 16 can be easily flattened. The amount of the solvent added is adjusted according to the coating method to adjust the viscosity to a predetermined value.
【0040】乾燥方法としては、バッチ式乾燥炉、イン
ライン式乾燥炉を用いて行われ、乾燥条件は、120℃
以下が望ましい。また、急激な乾燥は、表面にクラック
を発生される可能性があるため、急加熱を避けることが
重要となる。As a drying method, a batch type drying furnace or an in-line type drying furnace is used, and the drying condition is 120 ° C.
The following is desirable. Further, since rapid drying may cause cracks on the surface, it is important to avoid rapid heating.
【0041】露光処理としては、塗布膜中に含まれる光
硬化モノマーが光重合されるネガ型であるため、塗膜全
面に低圧、高圧、超高圧の水銀灯系の露光光を照射す
る。尚、露光条件は、10〜20mW/cm2 の露光光
を約5〜30秒程度照射して行う。これにより、塗布膜
は、光硬化可能なモノマーの光重合反応を起し、光硬化
されることになる。Since the exposure treatment is a negative type in which the photo-curable monomer contained in the coating film is photopolymerized, the entire surface of the coating film is exposed to low-pressure, high-pressure, and ultra-high-pressure mercury lamp exposure light. The exposure conditions are such that the exposure light of 10 to 20 mW / cm 2 is irradiated for about 5 to 30 seconds. As a result, the coating film is photocured by causing a photopolymerization reaction of the photocurable monomer.
【0042】〔セラミックスリップ材〕セラミックスリ
ップ材は、セラミック粉末、ガラスフリット、光硬化可
能なモノマー、バインダ、溶剤を均質混練して形成す
る。[Ceramic Slip Material] The ceramic slip material is formed by homogeneously kneading ceramic powder, glass frit, photocurable monomer, binder and solvent.
【0043】セラミック粉末は、クリストバライト、石
英、コランダム(αアルミナ)、ムライト、コージライ
トなどの絶縁セラミック材料、BaTiO3 、Pb4 F
e2Nb2 O12、TiO2 などの誘電体セラミック材
料、Ni−Znフェライト、Mn−Znフェライト(広
義の意味でセラミックという)なとの磁性体セラミック
材料などが挙げられ、その平均粒径1.0〜6.0μ
m、好ましくは1.5〜4.0μmに粉砕したものを用
いる。尚、セラミック材料は2種以上混合して用いられ
てもよい。特に、コランダムを用いた場合、コスト的に
有利となる。The ceramic powder is an insulating ceramic material such as cristobalite, quartz, corundum (α-alumina), mullite or cordierite, BaTiO 3 , Pb 4 F.
e 2 Nb 2 O 12, the dielectric ceramic material, such as TiO 2, Ni-Zn ferrite, (referred to ceramic in a broad sense) Mn-Zn ferrite Do to as magnetic ceramic material can be mentioned, its average particle size 1 0.0-6.0μ
m, preferably 1.5 to 4.0 μm. The ceramic materials may be used as a mixture of two or more kinds. In particular, the use of corundum is advantageous in terms of cost.
【0044】ガラスフリットは、焼成処理することによ
ってコージェライト、ムライト、アノーサイト、セルジ
アン、スピネル、ガーナイト、ウイレマイト、ドロマイ
ト、ペタライトやその置換誘導体の結晶やスピネル構造
の結晶相を析出するものであればよく、例えば、B2 O
3 、SiO2 、Al2 O3 、ZnO、アルカリ土類酸化
物を含むガラスフリットが挙げられる。この様なガラス
フリットは、ガラス化範囲が広くまた屈伏点が600〜
800℃付近にあるため、850〜1050℃程度の低
温焼成に適し、内部配線パターン2となる導体膜との焼
結挙動が近似しているためである。尚、このガラスフリ
ットの平均粒径は、1.0〜6.0μm、好ましくは
1.5〜3.5μmである。The glass frit is a glass frit as long as it crystallizes cordierite, mullite, anorthite, sergian, spinel, garnite, willemite, dolomite, petalite or a derivative thereof or a spinel structure crystal phase by firing treatment. Well, for example, B 2 O
Examples thereof include glass frits containing 3 , SiO 2 , Al 2 O 3 , ZnO and alkaline earth oxides. Such a glass frit has a wide vitrification range and a yield point of 600 to
This is because the temperature is around 800 ° C., so that it is suitable for low-temperature firing at about 850 to 1050 ° C., and the sintering behavior with the conductor film to be the internal wiring pattern 2 is similar. The average particle size of the glass frit is 1.0 to 6.0 μm, preferably 1.5 to 3.5 μm.
【0045】上述のセラミック材料とガラス材料との構
成比率は、850〜1050℃の比較的低温で焼成する
場合には、セラミック材料が10〜60wt%、好まし
くは30〜50wt%であり、ガラス材料が90〜40
wt%、好ましくは70〜50wt%である。The composition ratio of the above-mentioned ceramic material and glass material is such that when firing at a relatively low temperature of 850 to 1050 ° C., the ceramic material is 10 to 60 wt%, preferably 30 to 50 wt%. Is 90-40
wt%, preferably 70 to 50 wt%.
【0046】尚、セラミック材料として、誘電体セラミ
ック材料や磁性体セラミック材料とともに用いる場合に
は、セラミック材料の固有の特性を低下させることがあ
るため、ガラスフリットは必要に応じて添加する。When the ceramic material is used together with a dielectric ceramic material or a magnetic ceramic material, the characteristic peculiarity of the ceramic material may be deteriorated. Therefore, glass frit is added as necessary.
【0047】光硬化可能なモノマーは、基板平滑層16
に用いた材料ものが使用できる。これは、露光条件を略
同一とするためである。光硬化可能なモノマーは、露光
処理後の現像処理によって露光部分以外の部分が容易に
除去できるように所定量添加される。例えば、固形成分
(セラミック材料及びガラス材料) に対して5〜15w
t%以下である。バインダは、固形分との濡れ性も重視
する必要があり、基板平滑層16に用いた材料ものが使
用できる。添加量としては固形分に対して25wt%以
下が好ましい。The photocurable monomer is used for the substrate smoothing layer 16
The materials used for can be used. This is to make the exposure conditions substantially the same. The photocurable monomer is added in a predetermined amount so that the portion other than the exposed portion can be easily removed by the developing treatment after the exposure treatment. For example, 5 to 15w for solid components (ceramic material and glass material)
It is t% or less. For the binder, it is necessary to give importance to wettability with the solid content, and the material used for the substrate smoothing layer 16 can be used. The addition amount is preferably 25 wt% or less with respect to the solid content.
【0048】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。尚、水系溶剤の場合、光硬化可能なモ
ノマー及びバインダは、水溶性である必要があり、モノ
マー及びバインダには、親水性の官能基、例えばカルボ
キシル基が付加されている。As the solvent, an organic solvent or an aqueous solvent can be used. In the case of an aqueous solvent, the photocurable monomer and binder must be water-soluble, and a hydrophilic functional group such as a carboxyl group is added to the monomer and binder.
【0049】その付加量は酸価で表せば2〜300あ
り、好ましくは5〜100である。The amount of addition is 2 to 300, preferably 5 to 100, expressed in terms of acid value.
【0050】付加量が少ない場合は水への溶解性、固定
成分の粉末の分散性が悪くなり、多い場合は熱分解性が
悪くなるため、付加量は、水への溶解性、分散性、熱分
解性を考慮して、上述の範囲で適宜付加される。When the addition amount is small, the solubility in water and the dispersibility of the powder of the fixed component are poor, and when the addition amount is large, the thermal decomposability is poor. Therefore, the addition amount is the solubility and dispersibility in water, Considering the thermal decomposability, it is appropriately added within the above range.
【0051】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。If desired, a sensitizer, a photoinitiator material, etc. may be added to the slip material. For example, examples of the photoinitiator-based material include benzophenones and acyloin ester compounds.
【0052】〔導電性ペースト〕導電性ペーストは、A
g系(Ag単体、Ag−PdなどのAg合金)、Cu系
(Cu単体、Cu合金)など導体材料粉末、例えば銀系
粉末と、低融点ガラス成分と、バインダと溶剤とを均質
混練したものが用いられる。また、表面配線パターン5
にもこのペーストを用いても構わない。尚、内部配線パ
ターン2となる導体膜用の導電性ペーストにおいては、
セラミックスリップ材に用いた光硬化モノマーを添加し
ても構わない。この光硬化モノマーを添加した導電性ペ
ーストを用いる場合、各導体膜を印刷・乾燥した後、又
は各導体を充填・乾燥した後に、露光処理によって光硬
化させる。[Conductive paste] The conductive paste is A
Conductive material powder such as g-based (Ag simple substance, Ag alloy such as Ag-Pd), Cu-based (Cu simple substance, Cu alloy), for example, silver-based powder, low melting point glass component, binder and solvent homogeneously kneaded Is used. Also, the surface wiring pattern 5
Also, this paste may be used. Incidentally, in the conductive paste for the conductor film which becomes the internal wiring pattern 2,
The photocurable monomer used for the ceramic slip material may be added. When the conductive paste containing the photocurable monomer is used, the conductor film is printed and dried, or the conductor is filled and dried, and then photocured by an exposure process.
【0053】〔積層工程〕このようにして、支持基板1
5上に基板平滑層16を形成し、セラミックスリップ
材、導電性ペーストを準備した後、実質的な積層工程を
行う。尚、支持基板15は、最終的に複数の積層体が抽
出できるよう複数の積層体の領域を同時に形成するが、
ここでは、1つの積層体の領域について説明する。[Laminating Step] In this way, the supporting substrate 1
After the substrate smoothing layer 16 is formed on the substrate 5, the ceramic slip material and the conductive paste are prepared, a substantial stacking process is performed. Although the support substrate 15 simultaneously forms regions of a plurality of laminated bodies so that a plurality of laminated bodies can be finally extracted,
Here, a region of one stacked body will be described.
【0054】まず、積層工程である図2の(b)の工程
として、図3(b)に示すように、支持基板15の基板
平滑層16上に、積層体1の下面側の表面配線パターン
5となる導体膜50を形成する。具体的には、支持基板
15の各積層体となる領域内に、上述の導電性ペースト
のスクリーン印刷によって所定形状の導体膜50を形成
する。その後、必要に応じて全面の露光を行い光硬化を
行う。First, as a step of stacking step of FIG. 2B, as shown in FIG. 3B, the surface wiring pattern on the lower surface side of the stack 1 is formed on the substrate smoothing layer 16 of the supporting substrate 15. A conductor film 50 to be 5 is formed. Specifically, the conductor film 50 having a predetermined shape is formed by screen printing of the above-described conductive paste in the region of the support substrate 15 that will be each laminated body. Then, if necessary, the entire surface is exposed to light and cured.
【0055】次に、図2の(c)の工程として、図3
(c)に示すように、セラミック層1eとなるセラミッ
ク塗布膜10eを形成する。このセラミックスリップ材
の塗布膜10eは、基板平滑層16上に形成した導体膜
50を覆うように、各領域を越えて支持基板15の基板
平滑層16の全面に形成する。具体的には、上述のセラ
ミックスリップ材をドクターブレード法などで塗布し、
乾燥(バッチ式乾燥炉、インライン式乾燥炉で120℃
以下)を行う。Next, as a step of FIG.
As shown in (c), a ceramic coating film 10e to be the ceramic layer 1e is formed. The coating film 10e of the ceramic slip material is formed over the entire surface of the substrate smoothing layer 16 of the supporting substrate 15 so as to cover the conductor film 50 formed on the substrate smoothing layer 16 and beyond each region. Specifically, the above-mentioned ceramic slip material is applied by a doctor blade method or the like,
Drying (120 ° C in batch type drying furnace, in-line type drying furnace)
Do the following).
【0056】次に、図2の(d)の工程として、図3
(d)に示すように、セラミック塗布膜10eに選択的
な露光処理・現像処理を行い、貫通凹部30を形成す
る。Next, as a step of FIG.
As shown in (d), the ceramic coating film 10e is selectively exposed and developed to form the through recesses 30.
【0057】露光処理は、セラミック層1eの厚みを貫
通するビアホール導体3となる位置に貫通凹部30を形
成するため、この部分のみに露光光が照射されないよう
な所定パターンを有するフォトターゲットを塗布膜10
e上に近接又は載置して、基板平滑層16を形成した時
の露光条件(低圧、高圧、超高圧の水銀灯系の15〜2
0mW/cm2 の露光光を約5〜30秒程度照射する)
で処理を行う。In the exposure process, since the through recess 30 is formed at a position which becomes the via hole conductor 3 penetrating the thickness of the ceramic layer 1e, a photo target having a predetermined pattern so that the exposure light is not irradiated only on this portion is coated with a coating film. 10
Exposure conditions when the substrate smoothing layer 16 is formed by being placed close to or on the substrate e (15 to 2 of low-pressure, high-pressure, and ultra-high-pressure mercury lamp system).
Exposure light of 0 mW / cm 2 is irradiated for about 5 to 30 seconds)
Process.
【0058】現像処理は、選択的な露光処理を行った塗
布膜10eに有機系のクロロセン、1,1,1−トリク
ロロエタン、水系のアルカリ現像溶剤を、例えばスプレ
ー現像法やパドル現像法によって噴射したり、接触した
り現像処理を行う。その後、必要に応じて洗浄及び乾燥
を行なう。In the development process, organic chlorocene, 1,1,1-trichloroethane, and a water-based alkaline developing solvent are sprayed onto the coating film 10e subjected to the selective exposure process, for example, by a spray developing method or a paddle developing method. Or contact or develop. Then, if necessary, washing and drying are performed.
【0059】上述の選択的な露光処理・現像処理によっ
てビアホール導体3となる貫通穴30の形状、径などを
フォトターゲットの形状の制御によって、任意に設定で
きることになる。即ち、電源供給用配線やアース電位の
配線など比較的大電流が流れる配線間を接続するビアホ
ール導体3の形状を大きくすることが簡単に行える。The shape, diameter and the like of the through hole 30 which becomes the via-hole conductor 3 can be arbitrarily set by controlling the shape of the photo target by the above-mentioned selective exposure processing and development processing. That is, it is possible to easily increase the size of the via-hole conductor 3 that connects between the wires for supplying a relatively large current, such as the power supply wires and the ground potential wires.
【0060】また、フォトターゲットを用いた露光は、
一般に、半導体チップなどの微細表面加工などに用いら
れるものであるため、フォトターゲットによって制御さ
れて形成されるビアホール導体3の貫通凹部30におい
ては、位置ずれがなく、ビアホール導体3の導通信頼性
が大きく向上する。The exposure using the photo target is
Generally, since it is used for fine surface processing of a semiconductor chip or the like, there is no displacement in the penetrating recess 30 of the via hole conductor 3 formed under the control of the photo target, and the conduction reliability of the via hole conductor 3 is high. Greatly improved.
【0061】次に、図2の(e)の工程として、図3
(e)に示すように、塗布膜10eに形成した貫通凹部
30にビアホール導体3となる導体31を充填するとと
もに、セラミック塗布膜10e上に、セラミック層1e
とセラミック層1dとの層間の内部配線パターン2とな
る導体膜20を形成する。Next, as a step of FIG.
As shown in (e), the through-hole recess 30 formed in the coating film 10e is filled with the conductor 31 serving as the via-hole conductor 3, and the ceramic layer 1e is formed on the ceramic coating film 10e.
Then, the conductor film 20 to be the internal wiring pattern 2 between the ceramic layer 1d and the ceramic layer 1d is formed.
【0062】具体的には、上述の導電性ペーストをスク
リーン印刷で所定形状に印刷することにより、塗布膜1
0eの貫通凹部30内に、ビアホール導体3となる導体
31を充填する。また、この印刷と同時に、塗布膜10
e上に所定パターンの内部配線パターン2となる導体膜
20を形成する。その後、乾燥処理を行い、露光処理を
行い、光硬化を行う。Specifically, the above-mentioned conductive paste is printed in a predetermined shape by screen printing to obtain the coating film 1
The conductor 31 serving as the via-hole conductor 3 is filled in the through recess 30 of 0e. At the same time as this printing, the coating film 10
A conductor film 20 to be the internal wiring pattern 2 having a predetermined pattern is formed on the substrate e. After that, a drying process is performed, an exposure process is performed, and photocuring is performed.
【0063】尚、貫通凹部30の形状が大きい場合に
は、まず、導電性ペーストをディスペンサーなどを用い
て貫通凹部30内に導体31を充填し、その後、内部配
線パターン2となる導体膜20を印刷形成しても構わな
い。When the shape of the through recess 30 is large, first, the conductor 31 is filled in the through recess 30 with a conductive paste using a dispenser or the like, and then the conductor film 20 to be the internal wiring pattern 2 is formed. It may be formed by printing.
【0064】次に、図2の(c)の工程を繰り返して、
図3(f)に示すように、セラミック層1eとなる塗布
膜10e上に、セラミック層1dとなる塗布膜10dを
形成する。具体的には、セラミック塗布膜10eに形成
されたビアホール導体3となる導体31、セラミック塗
布膜10e上に形成された内部配線パターン2となる導
体膜20を覆うように、上述のセラミックスリップ材を
ドクターブレード法などによって塗布し、乾燥する。Next, by repeating the step of FIG. 2C,
As shown in FIG. 3F, a coating film 10d that will be the ceramic layer 1d is formed on the coating film 10e that will be the ceramic layer 1e. Specifically, the above ceramic slip material is applied so as to cover the conductor 31 serving as the via-hole conductor 3 formed on the ceramic coating film 10e and the conductor film 20 serving as the internal wiring pattern 2 formed on the ceramic coating film 10e. Apply by doctor blade method etc. and dry.
【0065】これにより、セラミック塗布膜1dの塗布
面は、塗布膜1dに覆われたビアホール導体3となる導
体31や内部配線パターン2となる導体膜20の形状や
積層状況に係わらず、均一な平坦面となることができ
る。As a result, the coating surface of the ceramic coating film 1d is uniform regardless of the shape and the laminated state of the conductor 31 which becomes the via-hole conductor 3 covered by the coating film 1d and the conductor film 20 which becomes the internal wiring pattern 2. It can be a flat surface.
【0066】次に、図2の(d)の工程、図2の(e)
の工程を塗布膜10dに対して処理し、塗布膜1dにビ
アホール導体3となる貫通凹部を形成し、その貫通凹部
にビアホール導体3となる導体31を充填形成し、同時
に内部配線パターン2となる導体膜20を形成する。さ
らに、積層体1の積層構造に応じて、図2の(c)の工
程〜図2の(e)の工程を繰り返する。このようにし
て、セラミック層1bとセラミック層1aとの層間の内
部配線パターン2となる導体膜20となる形成する。Next, the step of FIG. 2D and the step of FIG.
Is applied to the coating film 10d to form a penetrating recess which becomes the via-hole conductor 3 in the coating film 1d, and a conductor 31 which becomes the via-hole conductor 3 is filled and formed in the penetrating recess, and at the same time the internal wiring pattern 2 is formed. The conductor film 20 is formed. Further, the process of FIG. 2C to the process of FIG. 2E is repeated depending on the laminated structure of the laminated body 1. In this way, the conductor film 20 to be the internal wiring pattern 2 between the ceramic layers 1b and 1a is formed.
【0067】次に、図2の(f)の工程として、セラミ
ック層1bとなる塗布膜10b上に、セラミック層1a
となる塗布膜10aを形成する。尚、この工程は、図2
の(c)と実質的に同一工程である。Next, in the step of FIG. 2F, the ceramic layer 1a is formed on the coating film 10b to be the ceramic layer 1b.
A coating film 10a that becomes In addition, this process is shown in FIG.
The process is substantially the same as that of (c).
【0068】次に、図2の(g)の工程として、セラミ
ック層1aとなる塗布膜10a上に、ビアホール導体3
となる貫通凹部を形成する。尚、この工程は、図2の
(d)と実質的に同一工程である。Next, in the step of FIG. 2G, the via-hole conductor 3 is formed on the coating film 10a to be the ceramic layer 1a.
To form a through recess. Note that this step is substantially the same as the step shown in FIG.
【0069】次に、図2の(h)の工程として、図3
(g)に示すように、セラミック塗布膜10aに形成し
た貫通凹部にビアホール導体3となる導体31を充填す
る。尚、この工程は、貫通凹部に導電性ペーストの印刷
やディスペンサによって導電性ペーストを供給し、乾燥
して形成される。Next, as a step of FIG.
As shown in (g), the conductor 31 serving as the via-hole conductor 3 is filled in the through recess formed in the ceramic coating film 10a. In this step, the conductive paste is printed on the through recesses or the conductive paste is supplied by a dispenser and dried.
【0070】積層体1の積層工程はこれで完了するた
め、ビアホール導体3となる導体31の露光処理による
光硬化を省略することができる。Since the laminating step of the laminated body 1 is completed, the photo-curing of the conductor 31 which becomes the via-hole conductor 3 by the exposure process can be omitted.
【0071】尚、積層工程を終了した後に、各積層体1
の形状に応じて、分割溝をプレス成型などによって形成
することが望ましい。After the stacking process is completed, each stack 1
It is desirable to form the dividing groove by press molding or the like according to the shape of the above.
【0072】〔剥離工程〕次に、図2の(i)の工程と
して、図3(h)に示すように、支持基板15から基板
平滑層16、表面配線パターン5となる導体膜50を含
むセラミック塗布膜10a〜10e、内部配線パターン
2となる導体膜20、ビアホール導体3となる導体31
から成る未焼成の積層体を剥離する。[Peeling Step] Next, as a step of FIG. 2I, as shown in FIG. 3H, the supporting substrate 15 to the substrate smoothing layer 16 and the conductor film 50 to be the surface wiring pattern 5 are included. Ceramic coating films 10a to 10e, conductor film 20 to be internal wiring pattern 2, conductor 31 to be via-hole conductor 3
The unfired laminated body consisting of is peeled off.
【0073】上述のように剥離界面は、支持基板15と
基板平滑層16との界面とし、積層体側に基板平滑層1
6を残存させる。従って、剥離を機械的に、例えば支持
基板15を湾曲させてり、剥離界面にカッター刃を平面
状に摺動したりしても、積層体そのものに悪影響(剥離
による亀裂など)がなく安定して剥離することができ
る。As described above, the peeling interface is the interface between the supporting substrate 15 and the substrate smoothing layer 16, and the substrate smoothing layer 1 is provided on the laminate side.
6 is left. Therefore, even if the peeling is mechanically performed, for example, the support substrate 15 is curved, and the cutter blade is slid on the peeling interface in a planar manner, the laminate itself is not adversely affected (cracking due to peeling) and is stable. Can be peeled off.
【0074】尚、その他に、支持基板15と基板平滑層
16の界面部分に、120℃(乾燥処理の温度)以上で
発泡性反応を起こす樹脂層を設けておいたり、基板平滑
層16中に、発泡性反応を起こす部材を混入させてお
き、120℃以上で加熱処理して剥離を容易にしたり、
また、支持基板15と基板平滑層16の界面部分に有機
溶剤によって溶解するシートを介在させたり、支持基板
15自身を有機溶剤によって溶解するシートを用いたり
して、有機溶剤の浸漬により剥離を行うようにしても構
わない。尚、有機溶剤によって溶解するシートを用いる
場合には、セラミックスリップ材、導電性ペーストにバ
イダー、光硬化モノマーに水系を用い、溶剤に純水など
を用いることが重要となる。In addition, at the interface between the supporting substrate 15 and the substrate smoothing layer 16, a resin layer which causes a foaming reaction at 120 ° C. (drying temperature) or higher is provided, or in the substrate smoothing layer 16. , A member that causes a foaming reaction is mixed, and heat treatment is performed at 120 ° C or higher to facilitate peeling,
In addition, a sheet that dissolves in an organic solvent is interposed at the interface between the support substrate 15 and the substrate smoothing layer 16, or a sheet that dissolves the support substrate 15 itself in an organic solvent is used, and peeling is performed by immersion in the organic solvent. You may do so. When using a sheet that dissolves in an organic solvent, it is important to use a ceramic slip material, a conductive paste as a binder, a photocurable monomer as an aqueous system, and a solvent as pure water.
【0075】〔焼成工程〕次に、図2の(j)の工程と
して、図3(i)に示すように、支持基板15から剥離
した基板平滑層16、表面配線パターン5となる導体膜
50を含む未焼成の積層体を焼成処理する。焼成処理
は、脱バインダ過程と焼結過程からなる。[Firing Step] Next, in the step of FIG. 2 (j), as shown in FIG. 3 (i), the substrate smoothing layer 16 separated from the supporting substrate 15 and the conductor film 50 to be the surface wiring pattern 5 are formed. The unbaked laminated body containing is fired. The firing process includes a binder removal process and a sintering process.
【0076】脱バインダ過程は、セラミック塗布膜10
a〜10e、内部配線パターン2となる導体膜20、ビ
アホール導体3となる導体31、表面配線パターン5と
なる導体膜50に含まれる有機成分、及び基板平滑層1
6を焼失するためのものであり、例えば600℃以下の
温度領域で行われる。The binder removal process is performed by the ceramic coating film 10
a to 10e, the conductor film 20 serving as the internal wiring pattern 2, the conductor 31 serving as the via-hole conductor 3, the organic component contained in the conductor film 50 serving as the surface wiring pattern 5, and the substrate smoothing layer 1
6 is burned out, and is performed in a temperature range of 600 ° C. or less, for example.
【0077】また、焼結過程は、塗布膜10a〜10e
のガラス成分を結晶化させて、セラミック粉末の粒界に
均一に分散させ、積層体1に一定強度を与え、同時に、
内部配線パターン2となる導体膜20、ビアホール導体
3となる導体31、表面配線パターン5となる導体膜5
0の導電材料、例えば、銀系粉末を粒成長させて、低抵
抗化させるとともに、セラミック層1a〜1eと一体化
させるものである。これは、ピーク温度850〜105
0℃に達するまでに行われる。In the sintering process, the coating films 10a to 10e are used.
The glass component of is crystallized and uniformly dispersed in the grain boundaries of the ceramic powder to give the laminate 1 a certain strength, and at the same time,
The conductor film 20 that becomes the internal wiring pattern 2, the conductor 31 that becomes the via-hole conductor 3, and the conductor film 5 that becomes the surface wiring pattern 5.
A conductive material of No. 0, for example, a silver-based powder is grain-grown to reduce the resistance and is integrated with the ceramic layers 1a to 1e. This is the peak temperature of 850-105
It is performed until reaching 0 ° C.
【0078】焼成雰囲気は、導電性ペーストの材料など
によって異なり、上述のようにAg系導体の場合は、大
気(酸化性)雰囲気又は中性雰囲気で行われ、Cu系導
体の場合は、還元性雰囲気又は中性雰囲気で行われる。The firing atmosphere differs depending on the material of the conductive paste. As described above, in the case of the Ag-based conductor, the atmosphere (oxidizing) atmosphere or the neutral atmosphere is used, and in the case of the Cu-based conductor, the reducing atmosphere is used. It is performed in an atmosphere or a neutral atmosphere.
【0079】これにより、塗布膜10a〜10eはセラ
ミック層1a〜1eとなり、導体膜20は内部配線パタ
ーン2に、導体31はビアホール導体3に導体膜50は
表面配線パターン5となり、焼成された大型積層体基板
となる。As a result, the coating films 10a to 10e become the ceramic layers 1a to 1e, the conductor film 20 becomes the internal wiring pattern 2, the conductor 31 becomes the via-hole conductor 3 and the conductor film 50 becomes the surface wiring pattern 5, and the baked large size It becomes a laminated substrate.
【0080】〔表面処理工程〕次に、図2の(k)の工
程として、図3(h)に示すように、焼成処理された大
型積層体基板の両主面に表面処理を行う。[Surface Treatment Step] Next, as a step of FIG. 2 (k), as shown in FIG. 3 (h), surface treatment is performed on both main surfaces of the fired large-sized laminate substrate.
【0081】例えば、大型積層体基板の上面側の主面
に、セラミック層1aに形成したビアホール導体3と接
続するように、例えば銅系導電性ペーストの印刷・乾
燥、焼きつけにより、表面配線パターン4を形成する。
ここで、銅系の表面配線パターン4と銀系導体のビアホ
ール導体3とが接合することになる。このため、銀と銅
との共晶温度を考慮して、低温(例えば780℃以下)
焼成可能し、しかも、銅の酸化を防止するために還元性
雰囲気や中性雰囲気中で行うことが重要である。For example, the surface wiring pattern 4 is formed by printing, drying, and baking a copper-based conductive paste, for example, so as to connect to the via-hole conductor 3 formed in the ceramic layer 1a on the main surface on the upper surface side of the large-sized laminate substrate. To form.
Here, the copper-based surface wiring pattern 4 and the via-hole conductor 3 of a silver-based conductor are joined. Therefore, considering the eutectic temperature of silver and copper, low temperature (eg 780 ° C or lower)
It is important to carry out in a reducing atmosphere or a neutral atmosphere in order to be calcinable and to prevent the oxidation of copper.
【0082】その後、必要に応じて、厚膜抵抗膜6や保
護膜などを焼きつけを行い、各種電子部品7を搭載す
る。After that, if necessary, the thick film resistance film 6 and the protective film are baked to mount various electronic components 7.
【0083】ここで、裏面側の表面配線パターン5は、
積層体1の積層工程で形成され、その表面は積層体1の
表面と同一平面となる。従って、例えば厚膜抵抗体膜6
を形成するにあたり、厚膜抵抗体膜6の端部に段差がで
きず、抵抗体膜6の段切れが発生しない。また、ICチ
ップなどの電子部品7を搭載するにあたっても、電子部
品の接合面が、積層体1及び表面配線パターン5の表面
となるので、特に表面実装型の電子部品やフリップチッ
プ型ICチップの搭載・接合には適したものとなる。Here, the surface wiring pattern 5 on the back surface side is
It is formed in the laminating process of the laminated body 1, and its surface is flush with the surface of the laminated body 1. Therefore, for example, the thick film resistor film 6
In forming the film, a step is not formed at the end of the thick film resistor film 6, and the step of the resistor film 6 does not occur. Also, when mounting an electronic component 7 such as an IC chip, since the bonding surface of the electronic component is the surface of the laminated body 1 and the surface wiring pattern 5, especially in the case of a surface mount type electronic component or a flip chip type IC chip. It is suitable for mounting and joining.
【0084】その後、焼成前に形成した分割溝に沿っ
て、大型積層体基板を所定形状の積層体に分割する。こ
れによって、図1に示す構造の積層セラミック回路基板
が完成する。Then, the large-sized laminated substrate is divided into laminated bodies having a predetermined shape along the dividing grooves formed before firing. As a result, the laminated ceramic circuit board having the structure shown in FIG. 1 is completed.
【0085】尚、上述の実施例について、積層体1の下
面側の表面配線パターン5を積層工程の一部で形成した
が、積層体1の上面側の表面配線パターン4と同様に、
焼成処理した積層体に対して行う表面処理工程で形成す
ることもできる。また、逆に、上面側の表面配線パター
ン4を積層工程の最終工程で形成して、積層体の焼成と
一体的におこなっても構わない。Although the surface wiring pattern 5 on the lower surface side of the laminated body 1 was formed in a part of the laminating step in the above-described embodiment, the surface wiring pattern 4 on the upper surface side of the laminated body 1 is
It can also be formed by a surface treatment step performed on the fired laminate. Alternatively, conversely, the surface wiring pattern 4 on the upper surface side may be formed in the final step of the stacking step and may be performed integrally with the firing of the stack.
【0086】また、分割溝について、上述の製造工程で
は支持基板15から積層体1を剥離する前に形成した
が、要は焼成前に形成することが重要であり、支持基板
15を剥離した後に、積層体の両主面側に形成してもか
まわない。また、分割溝にそって行う分割処理につい
て、上述の製造工程は、表面処理工程の最後におこなっ
ているが、電子部品7を搭載する前に分割処理しても構
わない。Further, although the dividing grooves are formed in the above-described manufacturing process before peeling the laminated body 1 from the supporting substrate 15, it is important to form the dividing grooves before firing, and after peeling the supporting substrate 15. It may be formed on both main surface sides of the laminate. Further, regarding the dividing process performed along the dividing groove, the above-described manufacturing process is performed at the end of the surface treatment process, but the dividing process may be performed before mounting the electronic component 7.
【0087】以上のように、上述の製造方法によれば、
積層前処理工程として、支持基板15上に、焼成工程に
よって焼失される有機バインダを含むスリップ材の塗布
によって基板平滑層16を形成した後、この基板平滑層
16上に、積層体(セラミック層1a〜1gとなる塗布
膜10a〜10e、内部配線パターン2となる導体膜2
0、ビアホール導体3となる導体膜31とが積層した未
焼成状態の積層基板)を形成している。従って、支持基
板15の表面の凹凸が基板平滑層16で吸収され、積層
体1の下面側の主面に影響することなく、均一な平坦な
面とすることができる。即ち、積層体1の下面側の主面
に、表面処理を行うにあたり、厚膜抵抗体膜6の形成、
電子部品7の搭載を安定的に且つ信頼性高く行うことが
できる。As described above, according to the above manufacturing method,
As a pre-lamination treatment step, a substrate smoothing layer 16 is formed on the supporting substrate 15 by applying a slip material containing an organic binder that is burned down in the firing step, and then a laminate (ceramic layer 1a) is formed on the substrate smoothing layer 16. Coating films 10a to 10e having a thickness of ˜1 g and a conductor film 2 serving as an internal wiring pattern 2
0, and a conductor film 31 to be the via-hole conductor 3 are laminated to form an unfired laminated substrate). Therefore, the unevenness of the surface of the support substrate 15 is absorbed by the substrate smoothing layer 16, and a uniform flat surface can be formed without affecting the main surface on the lower surface side of the laminate 1. That is, in performing the surface treatment on the main surface on the lower surface side of the laminated body 1, the thick film resistor film 6 is formed,
The electronic component 7 can be mounted stably and with high reliability.
【0088】また、基板平滑層16がスリップ材のドク
タブレード法によって形成されるため、基板平滑層16
の表面は、その後のセラミックスリップ材のドクタブレ
ード法のドレード面に対して平行となるため、積層体1
の厚みにばらつきが発生しない。これにより、焼成時に
おける焼結収縮率が安定する。Further, since the substrate smoothing layer 16 is formed by the doctor blade method of the slip material, the substrate smoothing layer 16
Since the surface of the laminated body is parallel to the drape surface of the doctor blade method of the ceramic slip material thereafter, the laminated body 1
Does not vary in thickness. This stabilizes the sintering shrinkage rate during firing.
【0089】さらに、実際の支持基板15と積層体1と
の間に基板平滑層16が形成されているため、セラミッ
ク層1eとなる塗布膜10eを形成して、露光処理した
際に、露光光が支持基板15の凹凸表面で乱反射したり
することがないため、精度の高い露光処理が達成され、
安定したビアホール導体3となる貫通凹部30が形成さ
れる。Further, since the substrate smoothing layer 16 is formed between the actual supporting substrate 15 and the laminated body 1, when the coating film 10e to be the ceramic layer 1e is formed and the exposure processing is performed, the exposure light is exposed. Does not diffusely reflect on the uneven surface of the support substrate 15, so that highly accurate exposure processing is achieved,
The through recess 30 that becomes the stable via-hole conductor 3 is formed.
【0090】また、上述の製造方法では、下部の内部配
線パターン2や積層形状などに係わらず、セラミック塗
布膜10a〜10eの塗布表面が常に平坦となる。この
ため、その塗布表面に内部配線パターン2となる導体膜
20を精度よく形成することができる。また、表面配線
パターン4についても、積層体1の上部側の表面が平坦
となるため、表面配線パターン4を形成するにあたり、
安定的に形成することができる。Further, in the above-described manufacturing method, the coating surface of the ceramic coating films 10a to 10e is always flat regardless of the internal wiring pattern 2 on the lower side and the laminated shape. Therefore, the conductor film 20 to be the internal wiring pattern 2 can be accurately formed on the coated surface. Also, regarding the surface wiring pattern 4, since the surface on the upper side of the laminated body 1 becomes flat, when forming the surface wiring pattern 4,
It can be stably formed.
【0091】また、ビアホール導体3となる導体31が
選択的な露光処理・現像処理によって形成された貫通凹
部30に導電性ペーストを充填して形成されるため、ビ
アホール導体3の形状・径の制御が極めて簡単になり、
またビアホール導体3の形成位置が精度よく制御できる
ため、接続信頼性が向上する。Further, since the conductor 31 to be the via-hole conductor 3 is formed by filling the through recess 30 formed by the selective exposure process / development process with the conductive paste, the shape and diameter of the via-hole conductor 3 can be controlled. Becomes extremely easy,
Moreover, since the formation position of the via-hole conductor 3 can be controlled accurately, the connection reliability is improved.
【0092】ドクタードレード法でセラミック塗布膜を
全面に形成しているため、セラミック塗布膜の厚み制御
が容易となる。Since the ceramic coating film is formed on the entire surface by the doctor drading method, it becomes easy to control the thickness of the ceramic coating film.
【0093】上述の製造方法において、導電性ペースト
にも光硬化可能なモノマーを含有している。従って、内
部配線パターン2を形成するにあたり、全面に導体膜を
形成した後に、内部配線パターン2の形状に応じて、選
択的な露光処理・現像処理をおこなっても構わない。ま
た、セラミックスリップ材の塗布膜の形成後の現像処理
時に、貫通凹部30の下部開口から露出する内部配線パ
ターン2となる導体膜20が現像液によって侵されない
導電性ペースト又は現像液を制御すれば、導電性ペース
トにも光硬化可能なモノマーを含有させる必要はなく、
また露光処理も省略できる。In the above manufacturing method, the conductive paste also contains a photocurable monomer. Therefore, in forming the internal wiring pattern 2, a conductive film may be formed on the entire surface, and then selective exposure processing and development processing may be performed according to the shape of the internal wiring pattern 2. In addition, during the development process after the coating film of the ceramic slip material is formed, the conductive paste or the developing solution is controlled so that the conductive film 20 which becomes the internal wiring pattern 2 exposed from the lower opening of the through recess 30 is not attacked by the developing solution. , It is not necessary to include a photocurable monomer in the conductive paste,
Also, the exposure process can be omitted.
【0094】また、上述の積層工程を、光硬化可能なモ
ノマーを含有したセラミックスリップ材から光硬化可能
なモノマーを含有しないセラミックスリップ材(セラミ
ックペースト)を代え、このセラミックペーストを選択
的な形状、即ちビアホール導体となる部分を露出させる
ように、スクリーン印刷によって形成してもよい。この
場合、内部配線パターン2となる導体膜を形成するため
の導電性ペーストにも光硬化可能なモノマーを省略で
き、いずれも露光処理・現像処理は省略できる。In the laminating step described above, the ceramic slip material containing the photocurable monomer is replaced with the ceramic slip material containing no photocurable monomer (ceramic paste), and the ceramic paste is selectively shaped. That is, you may form by screen printing so that the part used as a via-hole conductor may be exposed. In this case, the photo-curable monomer can be omitted also in the conductive paste for forming the conductor film to be the internal wiring pattern 2, and the exposure process and the development process can be omitted in both cases.
【0095】[0095]
【発明の効果】以上のように本発明によれば、表面に基
板平滑層を形成した支持基板上に、積層体を形成するた
めに、積層体の表面、即ち支持基板側の主面が支持基板
の表面の凹凸に影響されず、平坦な面とすることができ
る。As described above, according to the present invention, in order to form a laminated body on a supporting substrate having a substrate smoothing layer formed on the surface thereof, the surface of the laminated body, that is, the main surface on the supporting substrate side is supported. A flat surface can be obtained without being affected by the unevenness of the surface of the substrate.
【0096】このため、この面に表面配線パターンや厚
膜抵抗体膜を形成したり、電子部品を搭載するにあた
り、安定して形成することができる。Therefore, the surface wiring pattern or the thick film resistor film can be formed on this surface, or the electronic device can be mounted stably.
【0097】また、特に、支持基板が若干傾斜されてい
ても、基板平滑層によって、矯正することができ、スク
リーン(スキージ)面、ブレード面と完全な平行とする
ことができ、塗布膜の厚み、積層体の厚みの均一化で
き、焼成における収縮率が安定する。Further, in particular, even if the supporting substrate is slightly inclined, it can be corrected by the substrate smoothing layer and can be made completely parallel to the screen (squeegee) surface and the blade surface, and the thickness of the coating film can be improved. In addition, the thickness of the laminate can be made uniform, and the shrinkage rate during firing is stable.
【0098】尚、支持基板から積層体を剥離した場合、
積層体側に基板平滑層が被着した状態であっても、積層
体を焼成処理する際に、有機バインダ成分は完全に焼失
することになまため、焼成された積層体の表面処理、例
えば表面配線などの形成において、製造工程で基板平滑
層を用いたからと言って、何等影響のないものとなる。When the laminate is peeled from the supporting substrate,
Even when the substrate smoothing layer is adhered to the side of the laminate, the organic binder component is not completely burned out when the laminate is fired, and thus the surface treatment of the fired laminate, for example, the surface The use of the substrate smoothing layer in the manufacturing process does not affect the formation of wiring or the like.
【0099】さらに、基板平滑層を形成するためのスリ
ップ材や塗布膜となるセラミックスリップ材に、光硬化
可能なモノマーを含有させて、基板平滑層となるスリッ
プ材を塗布した後、その塗膜を全面露光処理し、セラミ
ック層となるセラミックスリップ材の塗布・乾燥して、
選択的な露光処理・現像処理することにより、各露光処
理条件が実質的に同一となり、安定した露光処理ができ
るとともに、セラミック層となる塗布膜を貫くビアホー
ル導体の径・形状、位置などが精度よく、且つ安定的に
形成することができる。Further, a photo-curable monomer is contained in a slip material for forming a substrate smoothing layer or a ceramic slip material serving as a coating film, the slip material serving as a substrate smoothing layer is applied, and then the coating film is formed. The whole surface is exposed to light, the ceramic slip material to be the ceramic layer is applied and dried,
By performing selective exposure / development processing, each exposure processing condition becomes substantially the same, stable exposure processing is possible, and the diameter, shape, position, etc. of the via-hole conductor that penetrates the coating film to be the ceramic layer are accurate. It can be formed well and stably.
【図1】本発明に係る積層セラミック回路基板の断面図
である。FIG. 1 is a sectional view of a laminated ceramic circuit board according to the present invention.
【図2】本発明の積層セラミック回路基板の製造を説明
するための工程図である。FIG. 2 is a process drawing for explaining the manufacture of the laminated ceramic circuit board of the present invention.
【図3】(a)〜(j)は本発明の積層セラミック回路
基板の製造の主要工程における断面図である。3 (a) to 3 (j) are cross-sectional views in the main steps of manufacturing the laminated ceramic circuit board of the present invention.
10・・・・・・積層セラミック回路基板 1・・・・・・・積層体 1a〜1e・・・セラミック層 10a〜10e・・・塗布膜 2・・・・・・・内部配線パターン 20・・・・・・内部配線パターンとなる導体膜 3・・・・・・・ビアホール導体 30・・・・・・貫通凹部 31・・・・・・ビアホール導体となる導体 4、5・・・・・表面配線パターン 15・・・・・・支持基板 16・・・・・・基板平滑層 10 ... Multilayer ceramic circuit board 1 ... Multilayer body 1a to 1e ... Ceramic layer 10a to 10e ... Coating film 2 ... Internal wiring pattern 20 ...・ ・ ・ Conductor film that will become internal wiring pattern ・ ・ ・ ・ ・ ・ ・ ・ Via hole conductor 30 ・ ・ ・ ・ ・ ・ Through hole 31 ・ ・ ・ ・ conductor that becomes via hole conductor 4,5・ Surface wiring pattern 15 ・ ・ ・ ・ ・ ・ Supporting substrate 16 ・ ・ ・ ・ ・ ・ ・ ・ Smoothing substrate
Claims (2)
体に、ビアホール導体を含む所定の配線パターンを形成
して成る積層セラミック回路基板の製造方法において、 有機成分から成るスリップ材の塗布・乾燥処理によって
基板平滑層を形成した支持基板上に、 セラミックスリップ材の塗布又は印刷・乾燥処理によっ
てセラミック層となる塗布膜と、導電性ペーストの印刷
・乾燥処理によってビアホール導体を含む配線パターン
となる導体膜とを順次積層して積層体を形成し、 前記支持基板上から基板平滑層を含む積層体を剥離した
後、 前記積層体を焼成すると同時に基板平滑層を焼失させる
ことを特徴とする積層セラミック回路基板の製造方法。1. A method for manufacturing a laminated ceramic circuit board, comprising: forming a predetermined wiring pattern including a via-hole conductor on a laminated body formed by laminating a plurality of ceramic layers; applying and drying a slip material made of an organic component. Conductor that becomes a wiring pattern including a via-hole conductor by coating and printing / drying a ceramic slip material, and a coating film that becomes a ceramic layer on a supporting substrate on which a substrate smoothing layer has been formed by processing. A laminated ceramic characterized in that a film and a film are sequentially laminated to form a laminated body, the laminated body including the substrate smoothing layer is peeled off from the supporting substrate, and then the laminated body is fired and the substrate smoothing layer is burned off at the same time. Circuit board manufacturing method.
セラミックスリップ材は光硬化可能なモノマーを含むと
ともに、基板平滑層となるスリップ材を塗布した後、該
塗布膜に全面露光処理し、セラミックスリップ材を塗布
した後、該塗布膜の厚みを貫くビアホール導体となる部
分を除去するために、選択的な露光処理・現像処理を行
うことを特徴とする請求項1記載の積層セラミック回路
基板の製造方法。2. The slip material and the ceramic slip material for forming the substrate smoothing layer contain a photo-curable monomer, and after applying the slip material for the substrate smoothing layer, the coating film is subjected to the entire surface exposure treatment to obtain a ceramic. 2. The multilayer ceramic circuit board according to claim 1, wherein after the slip material is applied, a selective exposure treatment / development treatment is performed in order to remove a portion which becomes a via-hole conductor penetrating the thickness of the coating film. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14828394A JP3526472B2 (en) | 1994-06-29 | 1994-06-29 | Manufacturing method of multilayer ceramic circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14828394A JP3526472B2 (en) | 1994-06-29 | 1994-06-29 | Manufacturing method of multilayer ceramic circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0818237A true JPH0818237A (en) | 1996-01-19 |
| JP3526472B2 JP3526472B2 (en) | 2004-05-17 |
Family
ID=15449308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14828394A Expired - Fee Related JP3526472B2 (en) | 1994-06-29 | 1994-06-29 | Manufacturing method of multilayer ceramic circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3526472B2 (en) |
-
1994
- 1994-06-29 JP JP14828394A patent/JP3526472B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3526472B2 (en) | 2004-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3580688B2 (en) | Manufacturing method of multilayer ceramic circuit board | |
| JP3677301B2 (en) | Ceramic circuit board and method for manufacturing ceramic circuit board | |
| JP3236782B2 (en) | Ceramic substrate, method of manufacturing the same, and divided circuit board | |
| JP3231987B2 (en) | Method for manufacturing multilayer ceramic circuit board | |
| JPH0818236A (en) | Method for manufacturing laminated ceramic circuit board | |
| JP3231918B2 (en) | Manufacturing method of multilayer ceramic circuit board | |
| JP3522007B2 (en) | Manufacturing method of multilayer ceramic circuit board | |
| JP3651925B2 (en) | Manufacturing method of multilayer capacitor substrate | |
| JP2003264361A (en) | Circuit board manufacturing method | |
| JPH0818237A (en) | Method for manufacturing laminated ceramic circuit board | |
| JPH07176444A (en) | Method for manufacturing laminated inductor component | |
| JP3236769B2 (en) | Ceramic substrate, method of manufacturing the same, and divided circuit board | |
| JPH10107439A (en) | Manufacturing method of multilayer ceramic substrate | |
| JP3559310B2 (en) | Manufacturing method of multilayer ceramic circuit board | |
| JPH08213755A (en) | Capacitor built-in monolithic ceramic circuit board and manufacturing method thereof | |
| JPH0946044A (en) | Method for manufacturing laminated ceramic circuit board | |
| JP2000165048A (en) | Laminated circuit board and method of manufacturing the same | |
| JP3393676B2 (en) | Method for manufacturing multilayer ceramic circuit board | |
| JPH0742165U (en) | Laminated circuit board | |
| JPH08186379A (en) | Multilayer ceramic circuit board | |
| JP2004128522A (en) | Manufacturing method of multilayer inductor component | |
| JP3297532B2 (en) | Multilayer capacitor substrate | |
| JPH07130543A (en) | Method for manufacturing laminated inductor component | |
| JP3389383B2 (en) | High frequency composite circuit block and method of manufacturing the same | |
| JPH0715143A (en) | Method for manufacturing multilayer ceramic circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040216 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |