JPH0818425A

JPH0818425A - 半導体集積回路

Info

Publication number: JPH0818425A
Application number: JP6143554A
Authority: JP
Inventors: Takashi Tome; 隆當銘
Original assignee: Toyoda Automatic Loom Works Ltd
Current assignee: Toyota Industries Corp
Priority date: 1994-06-24
Filing date: 1994-06-24
Publication date: 1996-01-19

Abstract

(57)【要約】【目的】比較的大きな駆動電流を必要とする負荷を高
速で駆動制御するためのプッシュ・プル型出力回路を実
現する。【構成】２つのｎｐｎ型トランジスタＱ１、Ｑ２を直
列に接続し、その接続点に負荷としてｐＭＯＳを接続す
る。トランジスタＱ１のコレクタにＶ_CC1を印加し、ト
ランジスタＱ２のエミッタを接地ＧＮＤに接続する。ト
ランジスタＱ１のベースに接続させて、エミッタホロワ
としてｎｐｎ型トランジスタＱ１１を設ける。トランジ
スタＱ２のベースに接続させて、ダーリントン接続でｎ
ｐｎ型トランジスタＱ１２を設ける。トランジスタＱ１
１、Ｑ１２を交互にオン・オフさせる制御信号を入力す
ると、それらトランジスタＱ１１、Ｑ１２がオン状態に
なったときに、それぞれトランジスタＱ１、Ｑ２にベー
ス電流を供給する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、出力応答を改善したプ
ッシュ・プル型出力の半導体集積回路に関する。

【０００２】

【従来の技術】負荷を駆動制御する回路の一つとして、
プッシュ・プル型出力の構成が様々な形態で利用されて
いる。プッシュ・プル型出力回路は、２つの等価な回路
（たとえば、トランジスタなどのスイッチング素子）を
直列に接続し、その接続点を出力信号として取り出す。
また、その動作は、上記各回路に互いに逆相のスイッチ
ング制御信号を入力させて、一方をオン、他方をオフ状
態とすることによって出力電圧（または、出力電流）の
制御を行う。そして、プッシュ・プル型出力回路は、た
とえば、その出力をゲート信号としてＭＯＳトランジス
タのオン・オフ制御を行ったり、モーターの回転制御な
どを行う。

【０００３】図４は、従来の一般的なプッシュ・プル型
出力回路およびその駆動回路の一例を示す回路図であ
る。同図において、ｎｐｎ型トランジスタＱ１およびｎ
ｐｎ型トランジスタＱ２がプッシュ・プル型出力回路の
要部を構成する。トランジスタＱ１のエミッタとトラン
ジスタＱ２のコレクタとが接続されており、この接続点
の出力Ｖ_OUTを、例えばＭＯＳトランジスタのゲート信
号として利用する。また、トランジスタＱ１のコレクタ
には電圧Ｖ_cc1が印加され、トランジスタＱ２のエミッ
タは接地ＧＮＤに接続されている。そして、トランジス
タＱ１のベースには定電流源Ｉ₁が接続されており、ト
ランジスタＱ２のベースには定電流源Ｉ₂が接続されて
いる。さらに、上記構成のプッシュ・プル型出力回路を
駆動制御するために、トランジスタＱ３〜Ｑ６および定
電流源Ｉ₃Ｉ₄が設けられている。

【０００４】次に、上記回路の動作を説明する。まず、
入力信号Ｖ_inとして、トランジスタＱ３をオンさせるよ
うな電圧（オン信号）を印加すると、トランジスタＱ４
およびＱ５がオフ状態となる。そして、トランジスタＱ
４がオフ状態となることによって、トランジスタＱ６が
オン状態となる。この結果、定電流源Ｉ₁の電流はトラ
ンジスタＱ６を介して接地ＧＮＤに流れるため、トラン
ジスタＱ１はオフ状態となる。一方、定電流源Ｉ₂の電
流はトランジスタＱ２のベース電流となり、トランジス
タＱ２はオン状態となる。したがって、出力Ｖ_OUTはＧ
ＮＤレベルに近い電圧値となる。

【０００５】入力信号Ｖ_inとして、トランジスタＱ３を
オフさせるような電圧（オフ信号）を印加すると、トラ
ンジスタＱ３〜Ｑ６の状態は、入力信号Ｖ_inとしてオン
信号を入力した場合と反対の状態となり、トランジスタ
Ｑ１がオン状態となり、トランジスタＱ２がオフ状態と
なる。したがって、出力Ｖ_OUTはＶ_cc1に近い電圧値と
なる。

【０００６】このように、入力信号Ｖ_inを切り換えるこ
とによってトランジスタＱ１、Ｑ２が交互にオン／オフ
状態となるように制御し、出力Ｖ_OUTを制御する。そし
て、この出力Ｖ_OUTを用いて、たとえば、ＭＯＳトラン
ジスタのオン／オフ制御を行う。

【０００７】

【発明が解決しようとする課題】ところで、上記出力Ｖ
_OUTを用いて負荷を駆動する場合、高速の駆動が要求さ
れることがある。たとえば、上記負荷をＭＯＳトランジ
スタとし、出力Ｖ_OUTをそのゲート信号とすると、ＭＯ
Ｓトランジスタのスイッチングを高速で行いたいという
要求がある。この場合、トランジスタＱ１およびＱ２が
高速でスイッチングできることが必須要件となる。

【０００８】一方、上記負荷を駆動するために比較的大
きな電流を必要とする場合もある。この場合、トランジ
スタＱ１およびＱ２の容量を大きくする必要があり、特
にエミッタ接合面積が大きくなる。ここで、トランジス
タＱ１またはＱ２をターンオンするためには、ベース電
圧を所定の値（ベース・エミッタ間のｐｎ接合に順方向
電流が流れる程度）にまで上昇させる必要があるが、上
述のようにエミッタ接合面積が大きいと、その所定の電
圧に到達させるために十分な電荷を供給する必要があ
る。このため、定電流源Ｉ₁またはＩ₂が供給する電流
が小さいと、トランジスタＱ１またはＱ２のターンオン
時間が長くなり、結果として、負荷を高速で駆動できな
くなってしまう。また、負荷の駆動を短時間で行えない
と、トランジスタＱ１またはＱ２自体の発熱も問題にな
る。

【０００９】この問題点を解決するために、定電流源Ｉ
₁またはＩ₂が供給する電流を大きくことも考えられる
が、その場合、それら定電流源の規模を大きくしなけれ
ばならず、プッシュ・プル型出力回路とその駆動回路を
組み合わせた全体構成が大きくなってしまい、設計上、
不都合が生じることもある。

【００１０】このように、比較的大きな駆動電流を必要
とする負荷を高速で駆動制御するためのプッシュ・プル
型出力回路を、小規模に構成することは困難であった。
本発明は上記課題を解決するものであり、小規模な構成
で比較的大きな駆動電流を必要とする負荷を高速で駆動
制御するためのプッシュ・プル型出力回路を実現するこ
とを目的とする。

【００１１】

【課題を解決するための手段】本発明の半導体集積回路
は、第１のトランジスタと第２のトランジスタを直列に
接続し、該第１および第２のトランジスタの各ベースに
互いに逆相の制御信号を入力し、それら第１および第２
のトランジスタの上記接続点に接続される負荷を駆動す
る構成を前提とする。

【００１２】請求項１に記載の半導体集積回路では、上
記第１または第２のトランジスタの少なくとも一方のト
ランジスタのベースに電流を供給する電流供給手段を接
続する。電流供給手段は、例えばトランジスタや抵抗で
ある。

【００１３】請求項２に記載の半導体集積回路は、請求
項１の構成を前提とし、上記制御信号が上記第１または
第２のトランジスタをオン状態にするときに、上記電流
供給手段はそのオン状態になるトランジスタのベースに
電流を供給する。

【００１４】請求項３に記載の半導体集積回路は、請求
項１の構成を前提とし、上記第１および第２のトランジ
スタをｎｐｎ型トランジスタで構成する。そして、上記
第１のトランジスタのエミッタと上記第２のトランジス
タのコレクタとを接続する。また、上記第１のトランジ
スタのコレクタに第１の電位を設定し、上記第２のトラ
ンジスタのエミッタに上記第１の電位よりも低い第２の
電位を設定する。

【００１５】請求項４に記載の半導体集積回路は、請求
項３の構成を前提とし、上記電流供給手段をｎｐｎ型の
第３のトランジスタで構成する。そして、その第３のト
ランジスタのエミッタと上記第１または第２のトランジ
スタのベースとを接続し、その第３のトランジスタのコ
レクタと上記第１または第２のトランジスタのコレクタ
とを接続する。また、上記第３のトランジスタのベース
に上記制御信号の一方を入力する。

【００１６】請求項５記載の半導体集積回路は、請求項
４の構成を前提とし、上記第３のトランジスタを上記第
１のトランジスタに接続する場合、直列に接続された複
数の抵抗の両端をそれぞれ上記第１の電位および上記第
２の電位に設定し、上記複数の抵抗の接続点のうちの一
つを上記第３のトランジスタのベースに接続する。

【００１７】請求項６に記載の半導体集積回路は、請求
項１の構成を前提とし、上記電流供給手段をエミッタホ
ロワとする。請求項７に記載の半導体集積回路は、２つ
のダーリントン接続回路の一方のコレクタと他方のエミ
ッタとを接続した構成を前提とする。それら２つのダー
リントン接続回路の各ベースに互いに逆相の制御信号を
入力することによって、上記２つのダーリントン接続回
路の一方をオン状態、他方をオフ状態とし、上記２つの
ダーリントン接続回路の接続点に接続される負荷を駆動
する。

【００１８】

【作用】第１および第２のトランジスタの各ベースに上
記制御信号を入力することによって、一方のトランジス
タをオン状態、他方のトランジスタをオフ状態とすると
き、オンさせる側のトランジスタのベースに電流供給手
段がベース電流を供給するので、そのターンオン時間が
短くなる。したがって、上記制御信号に対して、第１お
よび第２のトランジスタの接続点の電位の応答が高速に
なり、その接続点に接続される負荷の駆動を高速で行う
ことができる。

【００１９】上記第１および第２のトランジスタをｎｐ
ｎ型トランジスタで構成すると、ｎｐｎ型トランジスタ
は、ｐｎｐ型トランジスタと比べてエミッタ接合面積が
小さく、小さい電流でオンさせることができるので、ト
ランジスタのターンオン時間が短くなる。

【００２０】上記電流供給手段を第３のトランジスタで
構成し、その駆動制御を上記制御信号で行えば、上記第
１または第２のトランジスタをオン状態にするときに、
そのオンさせるトランジスタのベースに第３のトランジ
スタを介して十分な電流を供給することができ、上記第
１または第２のトランジスタのターンオン時間が短くな
る。ここで、上記第３のトランジスタを、上記第１また
は第２のトランジスタに対してダーリントン接続または
エミッタホロワとして接続すると、該第３のトランジス
タによって増幅された電流が上記第１または第２のトラ
ンジスタのベース電流として供給される。

【００２１】

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１は、本発明の半導体集積回路の原理を説
明するブロック図である。同図において、トランジスタ
１およびトランジスタ２が直列に接続されている。トラ
ンジスタ１、２の各ベースには、互いに逆位相の制御信
号がそれぞれ入力される。この制御信号は、各トランジ
スタ１、２のオン・オフを制御する信号であり、一方の
トランジスタをオン状態、他方のトランジスタをオフ状
態にする。そして、これらトランジスタ１、２のオン・
オフ状態によって、トランジスタ１、２の接続点の電位
Ｖ_out（または電流）を制御し、そこに接続される負荷
３の駆動制御を行う。

【００２２】トランジスタ１、２の各ベースには、それ
ぞれ電流供給回路４および５が接続されている。電流供
給回路４、５は、例えばトランジスタまたは抵抗などで
構成される。したがって、このような回路を追加して
も、回路の規模は殆どかわることはない。また、電流供
給回路４、５は、上述の制御信号によって制御され、ト
ランジスタ１をオン状態にするときに、電流供給回路４
がトランジスタ１に対してベース電流を供給し、トラン
ジスタ２をオン状態にするときに、電流供給回路５がト
ランジスタ２に対してベース電流を供給する。

【００２３】負荷３の駆動電流が比較的大きな場合は、
トランジスタ１、２の容量が大きくなるので、トランジ
スタ１または２をターンオンするためにベース電圧を所
定の値（ベース・エミッタ間のｐｎ接合に順方向電流が
流れる程度）にまで変化させるときに多量の電荷を供給
する必要があるが、図１に示す構成では、この電荷の供
給を電流供給回路４、５が行う。

【００２４】このような構成にすることにより、トラン
ジスタ１、２のスイッチング速度が高速になり、制御信
号に対して出力Ｖ_outの応答が速くなる。したがって、
負荷３を高速で駆動制御することができる。

【００２５】図２は、プッシュ・プル型出力回路および
その駆動回路の一実施例を示す回路図である。同図にお
いて、ｎｐｎ型トランジスタＱ１およびｎｐｎ型トラン
ジスタＱ２がプッシュ・プル型出力回路の要部を構成す
る。トランジスタＱ１のエミッタとトランジスタＱ２の
コレクタとが接続されており、この接続点にｐ型ＭＯＳ
トランジスタのゲートが接続されている。また、トラン
ジスタＱ１のコレクタには電圧Ｖ_cc1（＋１３Ｖとす
る）が印加され、トランジスタＱ２のエミッタは接地Ｇ
ＮＤに接続されている。

【００２６】トランジスタＱ１のベースは、定電流源Ｉ
₁およびｎｐｎ型トランジスタＱ１１のエミッタに接続
されるとともに、ｎｐｎ型トランジスタＱ１７のコレク
タに接続されている。定電流源Ｉ₁はカレントミラー回
路である。トランジスタＱ１１のコレクタはトランジス
タＱ１のコレクタに接続され、電圧Ｖ_cc1が印加されて
いる。トランジスタＱ１１のベースは、電圧Ｖ_cc1を分
圧する抵抗Ｒ１およびＲ２の接続点に接続されるととも
に、ｎｐｎ型トランジスタＱ１８のコレクタに接続され
ている。このように、トランジスタＱ１１をエミッタホ
ロワとして設け、そのエミッタホロワを用いてトランジ
スタＱ１にベース電流を供給する構成としている。

【００２７】トランジスタＱ２のベースは、ｎｐｎ型ト
ランジスタＱ１２のエミッタに接続されるとともに、抵
抗Ｒ３を介して接地ＧＮＤに接続される。トランジスタ
Ｑ１２のコレクタは、トランジスタＱ２のコレクタに接
続されている。トランジスタＱ１２のベースは、定電流
源Ｉ₁₄に接続されるとともに、ｎｐｎ型トランジスタＱ
１４のコレクタに接続されている。このように、トラン
ジスタＱ２およびＱ１２をダーリントン接続とし、トラ
ンジスタＱ１２によって増幅された電流をトランジスタ
Ｑ２へのベース電流として供給する構成としている。

【００２８】さらに、上記構成のプッシュ・プル型出力
回路を駆動制御するために、トランジスタＱ１３〜Ｑ１
８および定電流源Ｉ₁₃〜Ｉ₁₆が設けられている。トラン
ジスタＱ１３〜Ｑ１８はそれぞれｎｐｎ型であり、比較
的容量が小さく、小電流で高速スイッチング可能な素子
である。定電流源Ｉ₁₃〜Ｉ₁₆はカレントミラー回路であ
り、Ｖ_CC2（＋５Ｖとする）から電流を生成する。

【００２９】次に、上記回路の動作を説明する。入力信
号Ｖ_inとしてトランジスタＱ１３をオンさせるような電
圧（オン信号）を印加すると、定電流源Ｉ₁₃が生成する
電流は、トランジスタＱ１３を介して接地ＧＮＤへ流れ
るため、トランジスタＱ１４、Ｑ１５およびＱ１６への
ベース電流が供給されなくなり、それらトランジスタＱ
１４、Ｑ１５およびＱ１６はオフ状態となる。そして、
トランジスタＱ１４がオフ状態となると、定電流源Ｉ₁₄
が生成する電流はトランジスタＱ１２のベース電流とな
り、トランジスタＱ１２がオン状態になる。そして、ト
ランジスタＱ１２を介して流れる電流はトランジスタＱ
２のベース電流となり、トランジスタＱ２のベース電位
が上昇してトランジスタＱ２がターンオンする。

【００３０】このように、入力信号Ｖ_inとしてオン信号
を入力すると、ダーリントン接続回路の１段目のトラン
ジスタＱ１２がターンオンして、そのトランジスタＱ１
２によって増幅された電流がトランジスタＱ２のベース
に振り込まれるので、トランジスタＱ２の容量が大きい
場合でも、短時間でトランジスタＱ２をオン状態にする
ことができる。

【００３１】一方、トランジスタＱ１５およびＱ１６が
オフ状態となると、定電流源Ｉ₁₅およびＩ₁₆が生成する
電流は、それぞれトランジスタＱ１８およびＱ１７のベ
ース電流となり、それらトランジスタＱ１８およびＱ１
７がオン状態になる。トランジスタＱ１７がオン状態に
なると、定電流源Ｉ₁が生成する電流はトランジスタＱ
１７を介して接地ＧＮＤへ流れるため、トランジスタＱ
１のベースには電流は供給されない。また、トランジス
タＱ１８がオン状態になると、抵抗Ｒ１を流れる電流Ｉ
_R1はトランジスタＱ１８を介して接地ＧＮＤへ流れるた
め、トランジスタＱ１１へはベース電流は供給されず、
トランジスタＱ１１はオフ状態となる。したがって、ト
ランジスタＱ１はオフ状態となる。

【００３２】このように、トランジスタＱ１がオフ状
態、トランジスタＱ２がオン状態になると、プッシュ・
プル型出力回路の出力Ｖ_outは、ＧＮＤレベルに近い電
位となる。実際は、トランジスタのｐｎ接合による順方
向電圧があるため、出力Ｖ_outの電位は１Ｖ程度にな
る。そして、この出力Ｖ_outでｐ型ＭＯＳトランジスタ
を駆動すると、ｐ型ＭＯＳトランジスタはターンオンす
る。このとき、トランジスタＱ２のターンオン動作は高
速であるので、ｐ型ＭＯＳトランジスタのスイッチング
も高速になる。

【００３３】入力信号Ｖ_inとしてトランジスタＱ１３を
オフさせるような電圧（オフ信号）を印加すると、トラ
ンジスタＱ１４、Ｑ１５およびＱ１６がオン状態とな
る。トランジスタＱ１４がオン状態となると、定電流源
Ｉ₁₄が生成する電流はトランジスタＱ１２へは供給され
なくなり、トランジスタＱ１２がオフ状態になる。した
がって、トランジスタＱ２がターンオフする。

【００３４】一方、上記入力信号Ｖ_inによってトランジ
スタＱ１５およびＱ１６がオン状態となると、定電流源
Ｉ₁₅およびＩ₁₆が生成する電流は、それぞれトランジス
タＱ１５およびＱ１６を介して接地ＧＮＤへ流れてしま
うため、トランジスタＱ１８およびＱ１７がオフ状態に
なる。トランジスタＱ１７がオフ状態になると、定電流
源Ｉ₁が生成する電流はトランジスタＱ１のベースに供
給される。また、トランジスタＱ１８がオフ状態になる
と、抵抗Ｒ１を流れる電流Ｉ_R1は、抵抗Ｒ２を介して接
地ＧＮＤへ流れる同時にトランジスタＱ１１のベースに
も供給される。ここで、抵抗Ｒ２の抵抗値は大きく、電
流Ｉ_R1の一部がトランジスタＱ１１のベース電流とな
る。このため、トランジスタＱ１１がオン状態になり、
トランジスタＱ１１によって増幅された電流がトランジ
スタＱ１のベース電流となる。そして、トランジスタＱ
１がターンオンする。

【００３５】このように、入力信号Ｖ_inとしてオフ信号
を入力すると、エミッタホロワとして設けたトランジス
タＱ１１がターンオンし、そのトランジスタＱ１１によ
って増幅された電流がトランジスタＱ１のベースに振り
込まれる。エミッタホロワでは、出力端子であるエミッ
タの電位が入力端子であるベースの電位に追従し、か
つ、駆動容量が大きいので、トランジスタＱ１の容量が
大きい場合でも、短時間でトランジスタＱ１のベース電
位を所定の値にまで上昇させることができ、トランジス
タＱ１のターンオン動作を高速に行える。

【００３６】ここで、トランジスタＱ１のターンオン動
作を詳細に説明する。トランジスタＱ１がオフ状態のと
きには、トランジスタＱ２がオン状態にあるので、トラ
ンジスタＱ１のエミッタは低電位（およそ１Ｖ程度）で
ある。ところで、抵抗Ｒ１とＲ２との抵抗比は、抵抗Ｒ
１による電圧降下が０．２〜０．３Ｖ程度になるように
構成してある。したがって、入力信号Ｖ_inをオン信号か
らオフ信号に切り換えた場合、すなわちトランジスタＱ
１７、Ｑ１８がターンオフしたときには、定電流源Ｉ₁
が生成する電流に加えてトランジスタＱ１１を介して流
れる電流もトランジスタＱ１のベース電流となるので、
短時間にトランジスタＱ１のベース電位が上昇する。

【００３７】ベース電位の上昇によってトランジスタＱ
１がターンオンした後、出力Ｖ_outは上昇するが、トラ
ンジスタＱ１１を介して流れる電流がこの出力Ｖ_outの
上昇に寄与する範囲は、Ｖ_out＝Ｖ_cc1−１．５Ｖ程度
までである。この後は、定電流源Ｉ₁が生成する電流が
トランジスタＱ１のベースに流れ込むことにより、出力
Ｖ_outは、Ｖ_out＝Ｖ_cc1−０．６Ｖ程度まで上昇す
る。

【００３８】このように、トランジスタＱ１のターンオ
ン動作の高速化および出力Ｖ_outを確実にＶ_cc1付近ま
で上昇させることを可能にしたので、この出力Ｖ_outで
ｐ型ＭＯＳトランジスタを駆動する場合、ｐ型ＭＯＳト
ランジスタを確実に、かつ高速にターンオフすることが
できる。

【００３９】なお、上記実施例においては、プッシュ側
（トランジスタＱ１）をエミッタホロワ構成とし、プル
側（トランジスタＱ２）をダーリントン接続としている
が、この組合せは任意である。

【００４０】また、図２に示す回路構成は、図４と比べ
てトランジスタＱ１１、Ｑ１２および抵抗が追加されて
いるが、トランジスタＱ１１、Ｑ１２は小容量でよく、
これら素子は小型化が容易であり、全体の回路規模を大
きくすることはない。

【００４１】さらに、負荷の駆動が高速になったので、
トランジスタＱ１、Ｑ２における発熱量が減少し、シス
テムの熱設計が容易になる。図３は、プッシュ・プル型
出力回路およびその駆動回路の他の実施例を示す回路図
である。図３において、図２で用いた符号と同じもの
は、共通のものを示している。

【００４２】図３において、図２の構成と異なる部分
は、図２のトランジスタＱ１１を抵抗Ｒ４に置き換えた
ことである。プッシュ・プル型出力回路およびその駆動
回路の動作は図２を用いて説明した動作と同じである。
このように、トランジスタＱ１（またはＱ２）をターン
オンさせるときに、そのベースに電流を供給する手段と
して設ける回路はトランジスタに限定されるものではな
く、他の回路に置き換えることが可能である。

【００４３】

【発明の効果】プッシュ・プル型出力構成の半導体集積
回路において、プッシュ・プル型出力回路の要部を構成
する２つのトランジスタのベースに、それらトランジス
タがオン状態となるときにベース電流を供給する回路を
接続したので、そのスイッチング速度が高速になり、プ
ッシュ・プル型出力回路に接続される負荷の駆動が高速
になる。

【図面の簡単な説明】

【図１】本発明の半導体集積回路の原理を説明するブロ
ック図である。

【図２】本発明の半導体集積回路の一実施例であり、プ
ッシュ・プル型出力回路およびその駆動回路の回路図で
ある。

【図３】本発明の半導体集積回路の他の実施例であり、
プッシュ・プル型出力回路およびその駆動回路の回路図
である。

【図４】従来のプッシュ・プル型出力回路およびその駆
動回路の一例を示す回路図である。

【符号の説明】

Ｑ１，Ｑ２，Ｑ１１〜Ｑ１８トランジスタＲ１〜Ｒ４抵抗Ｉ₁，Ｉ₁₃〜Ｉ₁₆ 定電流源

Claims

【特許請求の範囲】

【請求項１】第１のトランジスタと第２のトランジス
タを直列に接続し、該第１および第２のトランジスタの
各ベースに互いに逆相の制御信号を入力し、それら第１
および第２のトランジスタの上記接続点に接続される負
荷を駆動する半導体集積回路において、上記第１または第２のトランジスタの少なくとも一方の
トランジスタのベースに電流を供給する電流供給手段を
接続したことを特徴とする半導体集積回路。
【請求項２】上記電流供給手段は、上記制御信号が上
記第１または第２のトランジスタをオン状態にするとき
にのみ電流を供給することを特徴とする請求項１に記載
の半導体集積回路。
【請求項３】上記第１および第２のトランジスタはｎ
ｐｎ型トランジスタであり、上記直列接続は上記第１の
トランジスタのエミッタと上記第２のトランジスタのコ
レクタとを接続することによって構成し、上記第１のト
ランジスタのコレクタに第１の電位を設定し、上記第２
のトランジスタのエミッタに上記第１の電位よりも低い
第２の電位を設定することを特徴とする請求項１に記載
の半導体集積回路。
【請求項４】上記電流供給手段はｎｐｎ型の第３のト
ランジスタであり、該第３のトランジスタのエミッタと
上記第１または第２のトランジスタのベースとを接続
し、上記第３のトランジスタのコレクタと上記第１また
は第２のトランジスタのコレクタとを接続し、上記第３
のトランジスタのベースに上記制御信号の一方を入力す
ることを特徴とする請求項３に記載の半導体集積回路。
【請求項５】上記第３のトランジスタを上記第１のト
ランジスタに接続する場合、直列に接続された複数の抵
抗の両端にそれぞれ上記第１の電位及び上記第２の電位
を設定し、上記複数の抵抗の接続点のうちの一つを上記
第３のトランジスタのベースに接続することを特徴とす
る請求項４記載の半導体集積回路。
【請求項６】上記電流供給手段は、エミッタホロワで
あることを特徴とする請求項１に記載の半導体集積回
路。
【請求項７】２つのダーリントン接続回路の一方のコ
レクタと他方のエミッタとを接続した半導体集積回路に
おいて、それら２つのダーリントン接続回路の各ベースに互いに
逆相の制御信号を入力することによって、上記２つのダ
ーリントン接続回路の一方をオン状態、他方をオフ状態
とし、上記２つのダーリントン接続回路の接続点に接続
される負荷を駆動することを特徴とする半導体集積回
路。